Die vorliegende Erfindung betrifft ein Verfahren und eine Anordnung zur quanten- computersicheren Verschlüsselung von Daten aller Art.

Erhebliche Fortschritte in der Grundlagenarbeit zur Realisierung von Quantencomputer weisen daraufhin, dass Quantencomputer in absehbarer Zeit technisch realisiert werden können. Quantencomputer können bestimmte Aufgaben effizienter ausführen. Dies liegt darin begründet, dass die kleinste Informationseinheit nicht das Bit sondern ein Quantenbit, das so genannte Qubit, ist. Das normale Bit in der herkömmlichen Computertechnik kann während einer Zeiteinheit normalerweise nur ein Zustand 0 oder 1 annehmen, wogegen Qubits gleichzeitig 0 und 1 sein können. Unter Anwendung der Quantensuperposition ist ein Quantencomputer somit in der Lage unterschiedliche Zustände gleichzeitig ausführen zu können. Des Weiteren besitzen Qubits die Eigenschaft der Verschränkung, d. h. das bei Messung des Zustandes eines Qubits auch der Zustand des verschränkten Qubits festgelegt ist. Die Quantenkryptographie benutzt diese Eigenschaft in Verbindung mit rektilinearer und diagonaler Polarisation. Die Übertragung der Zustände von Schlüsselbits als Qubits erfolgt mit polarisierten Photonen. Da jeweils beide Zu- stände 0 und 1 gleichzeitig mehrfach übertragen werden, fehlt zur richtigen Auswahl des Schlüsselbitzustandes das Wissen über die richtige Polarisation. Benutzt man beim Schlüsselaustausch miteinander verschränkte Photonenpaare, so werden Photonenmessungen in falschen Polarisationsmodus Zustandsänderungen hervorrufen, so dass der berechtigte Empfänger anhand der Verschränkung den Lauschangriff erkennen kann. /ISBN 978-3-431 -03734-0/

Zur Lauschangriffserkennung während der Übertragung erscheint die Quantenkryptographie als ein adäquates Mittel. Für den Geheimnisschutz bei gespeicherten Daten ist sie in der obigen Form ungeeignet.

Viele gegenwärtig existierende kyptographische Algorithmen wie z. B. RSA basie- ren auf der Grundlage großer Zahlen, die in endlicher Zeit mit herkömmlicher Computertechnik in endlicher Zeit nicht berechenbar sind. Mit dem Quantencomputer ist das faktisch kein Problem mehr. Weiterhin bekannt ist die One-Time-Pad- Verschlüsselung, wo Klardaten mit einem Zufallschlüssel gleicher Länge Exklusiv- Oder verknüpft werden. Laut / ISBN 978-3-446-40971 -2 S. 507 unterer Absatz/ ist der One-Time-Pad unknackbar. Der Nachteil dieser Verschlüsselung ist die Schlüsselverwaltung. Die Unknackbarkeit des One- Time-Pads ist nur gegeben, wenn der Schlüssel nur einmal verwendet wird und wirklich zufallsbestimmt ist. Diese Forderungen stellen gleichzeitig einen weiteren Nachteil des One-Time-Pads dar. Bei Verschlüsselung von großen Datenmengen wie z. B. Videodaten müssten Schlüssellängen von mehreren Mega- bytes am Ort der Verschlüsselung zur Verfügung stehen. Diese müssten geheim mit den Daten zum Ort der Verschlüsselung übertragen werden. Einen Einsatz wie beim PayTV, wo viele Kommunikationsteilnehmer existieren, wäre aus verwaltungstechnischen und geheimen Schlüsselübertragungsgründen damit ausgeschlossen.

Ein Ausweg aus dieser Problematik ist in dem nachfolgend benannten Stand der Technik offenbart.

In DE 10 2008 010 794.8 und in DE 10 2008 010 792.1 sind Lösungen bekannt, die den Schlüsselaustausch in Form hierarchisch mehrfach berechneter permu- tierter relativer Daten vollziehen. Dabei berechnen sich die relativen Daten inner- halb dynamisch sich ändernden zufallsbestimmten Räumen durch duale vektoriel- Ie Subtraktionen von Ortvektoren und Translations- Rotationsvektoren, wobei die Ortvektoren zufallsbestimmte Teilschlüssel, Permutationssteuerinformationen, Zufallsbezugsdaten u. a. m. sein können. Mit der dortigen Übertragung werden Daten so übertragen, dass der Geheimnisschutz der Schlüssel- und Steuerinformati- onen nicht nur in der Übertragung sondern auch bei der Abspeicherung der Schlüssel- und Steuerinformationen in Verbindung mit den verschlüsselten Daten gesichert ist.

In DE 10 2008 010 789.1 ist ein Chiffrier- und Dechiffrierverfahren offenbart, das dadurch gekennzeichnet ist, dass am Ort der Verschlüsselung mindestens ein Permutationsdatum, ein Schlüsselsteuerdatum und eine Zufallszahl generiert werden. Zufallsschlüssel werden aus mindestens einem separaten Zufallsbezugsda- tum und einer Zufallszahl bestimmt. Klardaten werden in Abhängigkeit der Permutationsdaten und der Zufallsschlüssel bitpermutiert und verschlüsselt und/oder pa- ketpermutiert. Den Chiffredaten werden die Permutationsdaten, Schlüsseldaten und Zufallsdaten in Form permutierter relativer Daten zugefügt. Am Ort der Ent- schlüsselung werden aus den zugefügten Daten alle zur Entschlüsselung notwendigen Daten bestimmt und die Chiffredaten entschlüsselt. Müssen die Daten zwischen der Chiffrierung und Dechiffrierung über das Internet übertragen werden, so könnte in Abhängigkeit des verwendeten Übertragungsprotokolls (z. B. TCP/l P oder UDP) Anpassungen des dortigen Chiffrier- und Dechiffrierverfahren erforder- lieh sein, was zur Einschränkung des dortig verwendeten One-Time-Pads führen könnte.

Die Aufgabe der Erfindung besteht darin, ein Verfahren einschließlich einer Anordnung zu schaffen, mit denen quantencomputersichere Ver- und Entschlüsse- lungen von Daten aller Art in Echtzeit ausgeführt werden können. Weitere Ziele der Erfindung sind: Realisierung einer echten One-Time-Pad Verschlüsselung unabhängig von dem verwendeten Übertragungsprotokoll, Realisierung einer Chiffrierung die Quantencomputer und gleichzeitig die klassischen kryptoanalytischen Angriffe widerstehen ohne die Effizienz in Bezug auf Speicherplatz und Laufzeit zumindern. Des Weiteren soll das Chiffrier- und Dechiffrierverfahren in embedded Systemen und bei mobilen Anwendungen einsetzbar sein.

Gegenüber dem Stand der Technik erfolgt erfindungsgemäß die echtzeitfähige quantencomputersichere Verschlüsselung von Daten aller Art mit

1. am Ort der Verschlüsselung generierten zufallsbestimmten Maskenverteilungsinformation und Permutationssteuerinformationen, die in einem Permutations- steuerinformations- Look up Tabellenspeicher und zufallsverteilt in Masken- Look up Tabellenspeicher zur Verschlüsselung gespeichert werden,

2. dynamischen zufallsbestimmten Eingangsbitpermutationen innerhalb N-Bit- lan- gen Datenblöcken (N=128), wobei aufeinander folgende Datenblöcke von bis zu ca. 10 ³⁷ Datenblöcken unterschiedlich permutiert werden, - A -

3. dynamischen N- Bit- langen Blockschlüsseln von bis zu ca. 10 ³⁸ Datenblöcken, wobei ein Bitzufallsschlüssel bei 128 Bit langen Datenblöcken von bis zu ca. 10 ⁴⁰ zur Verfügung steht,

4. dynamischen Blockschlüsseln, die aus mindestens zwei Datenblock langen zu- fallsbestimmten Teilschlüsseln und rückgekoppelten verschlüsselten permutierten Daten oder aus mindestens zwei Datenblock langen zufallsbestimmten Teilschlüsseln oder rückgekoppelten verschlüsselten permutierten Daten generiert werden,

5. dynamischen Blockschlüsseln, die aus zufallsbestimmten Teilschlüsselbits und dynamisch zufallsbestimmten rückgekoppelten verschlüsselten permutierten

Datenbits oder aus zufallsbestimmten Teilschlüsselbits oder dynamisch zufallsbestimmten rückgekoppelten verschlüsselten permutierten Datenbits durch bitweise zufallsbestimmten Logikverknüpfungen wie Antivalenz oder Äquivalenz ermittelt werden,

6. dynamischer bitweise zufallsbestimmter Verschlüsselung von permutierten Klardatenbits mit den dynamisch zufallsbestimmten Blockschlüsselbits, wobei eine Bitverschlüsselung dynamisch bitweise zufallsgesteuert durch eine Antivalenz- oder Äquivalenz- Logikverknüpfung geschieht,

7. dynamischen bitweise zufallsbestimmten Vermischungen jeweils zweier N-Bit- langen Datenblöcken,

8. dynamischen zufallsbestimmten Ausgangsbit-Paketpermutationen zweier N-Bit- langer Datenblöcke, wobei aufeinander folgende N-Bit lange Datenblöcke von bis zu ca. 10 ³⁷ zweier N- Bit- langen Datenblöcken unterschiedlich permutiert werden.

Erfindungsgemäß erfolgt die echtzeitfähige quantencomputersichere Entschlüsselung mit

1. den am Ort der Verschlüsselung generierten zufallsbestimmten Maskenverteilungsinformation und Permutationssteuerinformationen, die in Form permutier- ter relativer Daten zum Ort der Entschlüsselung übertragen und am Ort der

Entschlüsselung in gleicher Weise in den Permutationssteuerinformation- Look- up Tabellenspeicher und zufallsverteilt in die Masken-Look up Tabellenspeicher zur Entschlüsselung gespeichert werden,

2. dynamischen zufallsbestimmten Eingangsbit-Paketrepermutationen

3. Entflechtungen der dynamischen bitweise zufallsbestimmten vermischten Daten der jeweiligen zweier N-Bit- langen Datenblöcke,

4. dynamisch zufallsbestimmter bitweiser Entschlüsselung der dynamisch zufallsbestimmten verschlüsselten permutierten Klardatenbits,

5. dynamisch zufallsbestimmten Ausgangsbitrepermutationen, so dass die Klardaten wieder vorliegen.

Erfindungsgemäß wird die Aufgabe durch die in den Ansprüchen dargestellte Lehre gelöst. Im Folgenden wird die Erfindung beispielhaft und detailliert anhand der Figuren 1 bis 15 näher erläutert. Im Einzelnen zeigen:

Figur 1 : ein Blockbild der erfindungsgemäßen Anordnung

Figur 2: eine Interface-Einheit 2 zum Datenaustausch von Klar- und Chiffredaten

Figur 3: eine Bit(re)permutationseinheit 3

Figur 4: eine Schleifendatenschlüsseleinheit 4

Figur 5: eine Paket- Bit(re)permutationseinheit 5

Figur 6: eine Permutations- Masken- Steuerungseinheit 6

Figur 7: eine Schlüsseleinheit 7

Figur 8: eine Schleifensteuereinheit 8

Figur 9: eine Takteinheit 9

Figur 10: ein Multiplexer 10.j

Figur 1 1 : eine Multiplexereinheit 1 1.j

Figur 12: ein Logikmodul 12.j

Figur 13: eine Logikeinheit 13.j

Figur 14: eine Maskensteuereinheit 14

Figur 15: eine Bitpaketsteuereinheit 15 In dem Blockschaltbild der erfindungsgemäßen Anordnung in Figur 1 sind dargestellt Interfaceeinheiten (1 , 2), eine Bit(re)permutationseinheit 3, eine Schleifenda- tenschlüsseleinheit 4, eine Paket- Bit(re)permutationseinheit 5, eine Permutations- Masken- Steuerungseinheit 6, eine Schlüsseleinheit 7, eine Schleifensteuereinheit 8, eine Takteinheit 9 und ein Multiplexer 10.1 und deren Signalverbindungen untereinander.

Die Interfaceeinheit 1 steht über Datenleitungen 1.0 mit einem nicht dargestellten MikroController MC1 in Verbindung. Die Aufgabe des MikroControllers MC1 ist die Bereitstellung und Verwaltung geheimer zufallsbestimmter Teilschlüsseldaten und Steuerinformationen wie einer 6Bit breiten Maskenverteilungssteuerinformation und den 128 Permutationssteuerinformationen. Interfaceeinheit 1 steuert über die Signale STC (Start der Chiffrierung) und STD (Start der Dechiffrierung) das Schreiben und Lesen in der Interfaceeinheit 2.

Die Interfaceeinheit 2 steht mit den Datenleitungen 2.0 mit einem Mikrokontroller in Verbindung. Über die Datenleitungen 2.0 werden am Ort der Verschlüsselung die Klardaten zur Verschlüsselung bereitgestellt und die Chiffredaten nach der Verschlüsselung entnommen. Am Ort der Entschlüsselung stellt der Mikrokontroller die Chiffredaten zur Verfügung und nimmt die Klardaten in Empfang.

Vorzugsweise ist der mit den Datenleitungen 2.0 verbundene nicht dargestellte MikroController MC2 nicht mit dem Interface 1 verbunden. Ebenfalls existiert keine Verbindung zwischen den Datenleitungen 2.0 und dem MC1. Der MikroController MC2 steht über weitere Interfaces mit der Außenwelt in Verbindung. Der Mikrokontroller MC1 ist mit einem ihn zugeordneten lokalen Zufallsgenerator und mit einer MINI-SD- Karte verschalten. MikroController MC1 und MC2 stehen über min- destens ein separates Interface untereinander in Verbindung.

Die Verwendung zweier MikroController, bei dem MC2 für den Kontakt mit der Außenwelt wie dem Internet und der Datenbereitstellung und MC1 für sicherheitsrelevante Arbeiten und Daten benutzt werden, ermöglicht eine Trennung des Hochsicherheitsbereichs MC1 vom mit der Außenwelt verbundenen Bereich MC2.

Das Interface 2 besteht im Wesentlichen, wie in Figur 2 dargestellt, aus einem Empfangs- FIFO (First In First Out) 2.1 , einem Parallel-Seriell-Schieberegister 2.2, einem Ausgangs- FIFO 2.3, einem Seriell-Parallel-Schieberegister 2.4 und einer Registersteuereinheit 2.5. Empfangs- FIFO 2.1 und Ausgangs- FIFO 2.3 zeigen über die Füllzustandssignale F1 und F2 der Interface-Einheit 1 den Füllzustand der FIFO ^' s an. Die Steuersignale STS, ST2, STP und ST1 steuern in Verbindung mit dem Start der Chiffrierung STC, dem Start der Dechiffrierung STD und dem zentralen Bittakt ZT den Datentransport in 2.1 bis 2.4. Das Interface 2 steht mit dem seriellen Ausgang KCD (Klar-Chiffre-Daten) mit den Eingängen KCD der Bit(re)permutationseinheit 3 und der Paket- Bit(re)permutationseinheit 5 in Verbindung. Das Interface 2 empfängt den seriellen Chiffredatenbitstrom oder den seriel- len Klardatenbitstrom am Eingang CKD (Chiffre-Klar-Daten).

Die nicht im Detail dargestellte Interface- Einheit 1 stellt über ein Datenregister am seriellen Ausgang DIS die Teilschlüssel bitweise für die Teilschlüssel- Look up Tabellenspeicher 7.1 und 7.2 der Schlüsseleinheit 7 zur Verfügung. Über den Ausgang SBWR (Schlüsselbitschreiben) steuert die Interface-Einheit 1 in Verbin- düng mit dem Übertragssignal Z1 Ü des 7Bit- Rückwärtszählers 9.2 und dem zentralen Bittakt ZT über das Schreibsignalsteuermodul 7.3 der Schlüsseleinheit 7 das Einschreiben der Schlüsselbits. Die Interface Einheit 1 enthält weiterhin ein weiteres Datenregister, das ausgangsseitig mit dem Eingang DAT der Permutations- Masken- Steuerungseinheit 6 und somit mit den Masken- Look up Tabellenspei- ehern (6.0, 6.1 , 6.2, 6.3, 6.4), dem Permutationssteuerinformation- Look up Tabellenspeicher 6.5 sowie dem Programmiermaskensteuerregister 14.15 verbunden ist. Des Weiteren enthält die Interface-Einheit 1 Befehlsregister für Start der Chiffrierung STC, Start der Dechiffrierung STD, Chiffrierung- Dechiffrierung- Signal CDS, Programmierungsumschaltung für Teilschlüsselspeicherung PUS, Start des Taktgenerators STG und Software RESET. In Verbindung mit F1 , F2 und Lesesignal Lese steuert es über CDS, STG, STC und STD den Datendurchlauf.

Die Bit(re)permutationseinheit 3 enthält, wie in Figur 3 gezeigt, zwei 128 Bit große Bit(re)permutationsdatenspeicher (16.1 , 16.2), die Multiplexereinheiten (11.1 , 1 1.2) und einen M ulti plexer 10.2.

Mit dem Steuersignal CDS zeigt der MC1 über das Befehlsregisterbit CDS an, ob es sich um eine Chiffrierung oder Dechiffrierung handelt. Bei aktiver Chiffrierung ist der Multiplexer 10.2 auf Eingang 11 geschaltet, wogegen bei aktiver Dechiffrierung der Eingang 12 zum Ausgang A geschaltet ist. Die Datenbits des Bitdatenstroms KCD (Klar-Chiffre- Daten) liegen über den Ausgang A des Multiplexers 10.2 an beiden Eingängen Dl der Bit(re)permutationsdatenspeicher (16.1 , 16.2). Durch die Steuersignale PBWR 1 , PBWR 2 (Permutationsbit- Schreiben) werden wechselnd 128 Bitdatenblöcke in einem der beiden Bit(re)permutationsdaten- speicher eingelesen und parallel aus dem anderen Bit(re)permutationsdatenspei- cher ausgelesen. Beide Bit(re)permutationsdatenspeicher besitzen Output Enable gesteuerte Datenausgänge. Bei aktivem Permutations- Output Enable PBUS1 oder PBUS2 sind die zugeordneten Multiplexereinheiten 11.1 oder 1 1.2 so geschaltet, dass die maskengesteuerte Permutationssteuerinformation PI am Adresseingang des auszulesenden Bit(re)permutationsdatenspeichers liegt. Die dem inaktiven Permutations- Output Enable zugeordnete Multiplexereinheit schaltet den Datenausgang Z1 DO des 7Bit Zählers 9.2 auf den Adresseingang des einzu- lesenden Bit(re)permutationsdatenspeichers.

Figur 4 zeigt die Schleifendatenschlüsseleinheit 4. Sie besteht aus einem Multiplexer 10.3 den Logikmodulen (12.1 , 12.2) und einem weiteren Multiplexer 10.4. In Abhängigkeit vom Chiffrierung- Dechiffrierung- Signal CDS wird der Ausgang PBIT der Bit(re)permutationseinheit 3 oder der Ausgang PVPBIT der Paket- Bit(re)- permutationseinheit 5 über den Ausgang des Multiplexer 10.3 an den Eingang E2 des Logikmoduls 12.1 und an den Eingang E1 des Logikmoduls 12.2 geschaltet. Am Eingang E1 des Logiksmoduls 12.1 liegt der vom Ausgang RVPBIT der Paket- Bit(re)permutationseinheit 5 rückgekoppelte verschlüsselte permutierte Bitdatenstrom RVPBIT als möglicher Blockschlüssel an. Der Eingang E2 des Logikmoduls 12.2 ist mit dem Ausgang SL der Schlüsseleinheit 7 verbunden.

Die Ausgänge der Logikmodule (12.1 , 12.2) liegen je an einem Eingang des aus- gangsseitigen Multiplexer 10.4 der Schleifendatenschlüsseleinheit 4.

Mit dem Steuersignal SDUS werden die Logikeinheiten (12.1 , 12.2) so gesteuert, dass die am Eingang PBIT seriell anliegenden eingangsbitpermutierten Klardaten- bits oder die am Eingang PVPBIT seriell anliegenden eingangsbitpaketrepermutierten verschlüsselten bitpermutierten Datenbits mit den entsprechenden seriell anliegenden Blockschlüsselbits antivalent oder äquivalent verknüpft werden. Mit dem ausgangsseitigen Multiplexer 10.4 wird eine zufallsbestimmte bitgesteuerte Auswahl getroffen, welche der Bitverschlüsselung oder Bitentschlüsselung von den Logikmodulen (12.1 , 12.2) bei der Chiffrierung oder De- chiffrierung benutzt wird.

In Figur 5 dargestellt, ist die Paket-Bit(re)permutationseinheit 5. Sie besteht aus den M u Iti plexern (10.5, 10.6), den Multiplexereinheiten (11.3, 1 1.4, 1 1.5, 1 1.6), den Paket-Bit(re)permutationsdatenspeicher (16.3, 16.4, 16.5, 16.6), einer Paket- Bit(re)permutationsteuereinheit 15 und einem seriellen, 128Bit-langen Schiebere- gister 17. Je ein der Paket-Bit(re)permutationsdatenspeicherpaare (16.3, 16.4) und (16.5, 16.6) werden wechselnd beschrieben oder ausgelesen. Das Beschreiben eines Paket-Bit(re)permutationsdatenspeicherpaares wird bei aktiver Chiffrierung (Multiplexer 10.5 und 10.6 schalten ihren Eingang 11 auf ihren Ausgang A) bitwechselnd in Verbindung mit der Zähleradressierung des 7Bit Zählers 9.3 und den zugeordneten Schreibsignalen (WR1 , WR2) oder (WR3, WR4) vorgenommen. Jedes zweite Bit eines 128Bit langen verschlüsselten, permutierten Datenstrom wird in einem der Paket-Bit(re)permutationsdatenspeicher des Paket-Bit(re)- permutationsdatenspeicherpaares eingeschrieben, wobei der Beginn des Ein- schreibens zufallsbestimmt durch die Paket-Bit(re)permutationsteuereinheit 15 vorgegeben wird. Das Auslesen des anderen Paket-Bit(re)permutations- datenspeicherpaares geschieht Paket-Bit(re)permutationsdatenspeicher bezogen, d. h. dass zuerst der eine Paket-Bit(re)permutationsdatenspeicher und dann der andere Paket-Bit (re)permutationsdatenspeicher vollständig ausgelesen werden. Welches der beiden Paket-Bit(re)permutationsdatenspeicher als erstes ausgele- sen wird, steuert die Paket-Bit(re)permutationsteuereinheit 15. Das Auslesen der Paket-Bit(re)permutattionsdatenspeicher erfolgt bei Chiffrierung mit der PAP- und PAPI- maskengesteuerten Permutationsteuerinformationsadressierung.

Die Verwendung der verschiedenen zufallsbestimmten maskengesteuerten Permutationsteuerinformationen PAP und PAPI garantieren in Verbindung mit dem Vermischen von verschlüsselten, permutierten Datenbits zweier 128Bit- langer Datenblöcke, deren Datenbits verschieden bitpermutiert sind und mit unter- schiedlichen zufallsbestimmten Blockschlüsseln verschlüsselt werden, innerhalb eines 256Bit langen Datendoppelblockes eine quantencomputersichere Verschlüsselung einzelner Datenblöcke. Die Verschlüsselung aller Datenblöcke wird durch die dynamisch zufallsbestimmten Veränderungen aufeinander folgender Paketbitpermutationen nochmals erhöht.

Das Beschreiben eines Paket-Bit(re)permutationsdatenspeicherpaares wird bei aktiver Dechiffrierung (Multiplexer 10.5 und 10.6 schalten ihren Eingang 12 auf ihren Ausgang A) zuerst mit der PAP- und PAPI- maskengesteuerte Permutationsteuerinformationsadressierung vorgenommen. Das Auslesen des eingelesenen Datendoppelblockes erfolgt bitwechselnd in Verbindung mit der Zähleradressierung des 7Bit Zählers 9.3 und den zugeordneten Output Enable- Signalen (OE1 , OE2) oder (OE3, OE4). Der paket-bitrepermutierte verschlüsselte permutierte Bitdatentrom PVPBIT wird als Blockschlüssel über den Multiplexer 10.6 in das serielle 128 Bit lange Schieberegister 17 eingeschoben und gleichzeitig zum Eingang des Multiplexers 10.3 der Schleifendatenschlüsseleinheit 4 geführt.

Figur 6 zeigt eine Blockschaltung der Permutations- Masken- Steuerungseinheit 6. Dargestellt sind: Masken- Look up Tabellenspeicher (6.0, 6.1 , 6.2, 6.3, 6.4), Per- mutationssteuerinformation- Look up Tabellenspeicher 6.5, Logikeinheiten (13.1 , 13.2, 13.3, 13.4, 13.5), die 5Bit- Zähler (18.0, 18.1 , 18.2, 18.3, 18.4), Multiplexer (10.7, 10.8, 10.9, 10.10, 10.1 1 ) und Maskensteuereinheit 14. Der Masken- Look up Tabellenspeicher 6.0 ist ein Spiegelspeicher (Speicher mit gleichen Maskeninhalt) des Masken- Look up Tabellenspeichers 6.3. Er wird während der Programmierung gleichzeitig mit den gleichen 7Bit breiten Permutationssteuerinformatio- nen beschrieben.

Die Masken- Look up Tabellenspeicher (6.0, 6.1 , 6.2, 6.3, 6.4) werden mit Hilfe der Zähler (18.0, 18.1 , 18.2, 18.3, 18.4) adressiert. Zur Programmierung der Masken- Look up Tabellenspeicher sind die Zähler (18.0, 18.1 , 18.2, 18.3, 18.4) mit Hilfe eines RESET auf 0x1 F gesetzt. Über das Programmiermaskenregistersteu- ersignal PMR werden die Multiplexer (10.7, 10.8, 10.9, 10.10, 10.11 ) auf Eingang 11 geschaltet, so dass die von der Maskensteuereinheit 14 bereitgestellten zufalls- bestimmten Programmiertakte (PT1 , PT2, PT3, PT4) mit ihrem zugeordneten Takteingang der Zähler (18.0, 18.1 , 18.2, 18.3, 18.4) verbunden sind.

Die Permutationssteuerinformationen werden über den Dateneingang DAT in Verbindung mit dem Schreibsignal WRO der Maskensteuereinheit 14 und den Zähler- ausgang Z1 DO adressiert in den Permutationssteuerinformation- Look up Tabellenspeicher 6.5 geschrieben. Gleichzeitig werden die einzelnen 7Bit breiten Per- mutationssteuerinformationen zufallsverteilt in einen der Masken- Look up Tabellenspeicher (6.0, 6.1 , 6.2, 6.3 6.4) gespeichert.

Die Zähler (18.2, 18.4) sind dynamisch einstellbare Zähler, deren Voreinstellwerte am Ausgang der Logikeinheiten (13.3, 13.5) abgegriffen werden. Diese Verschaltungen ermöglichen eine dynamisch gesteuerte zufallsbestimmte Maskenauswahl.

Im Betriebsfall (Chiffrierung oder Dechiffrierung) sind die Multiplexer (10.7, 10.8, 10.9, 10.10, 10.1 1 ) auf Eingang 12 geschaltet. An den Multiplexereingängen 12 der Multiplexer 10.9 und 10.1 1 liegen die Zähltakte T2 und TA. Der Zähltakt T2 wird bitblockbezogen in Verbindung mit dem Zählerübertrag Z1 Ü des 7Bit Zählers 9.2 generiert. Der Zähltakt T4 wird doppelblockbezogen mit dem Zählerübertrag des 7Bit Zählers 9.3 gebildet. Der Zähltakteingang vom Zähler 18.0 ist an dem Übertragsausgang des Zählers 18.1 , dessen Zähltakteingang am Übertragsausgang des Zählers 18.2 geschalten ist. Der Zähltakteingang des Zählers 18.3 ist über den Multiplexer 10.10 mit dem Übertragsausgang des Zählers 18.4 verbunden.

Die 7Bit- Ausgänge DO der Masken- Look up Tabellenspeicher (6.0, 6.1 , 6.2, 6.3 6.4) sind mit ihren zugeordneten Eingängen der Logikeinheiten (13.1 , 13.2, 13.3, 13.4, 13.5) so verschaltet, dass eine Vielzahl von zufälligen Masken zur Permutationsteuerung und Schlüsselsteuerung gebildet werden. Die parallelen Bits der Ausgänge der Masken- Look up Tabellenspeicher (6.0, 6.1 , 6.2, 6.3 6.4) werden entweder antivalent oder äquivalent mit den parallelen Bits der Permutationssteu- erinformationen des Permutationssteuerinformation- Look up Tabellenspeicher 6.5 verknüpft oder zur Steuerung der Verknüpfungsauswahl benutzt. Der Ausgang PI der Permutations- Masken- Steuerungseinheit 6 ist mit dem Pl- Eingang der Bit(re)permutationseinheit 3 verbunden. Dort werden die 7Bit bei Chiffrierung zum zufallsbestimmten adressierten Auslesen eines der beiden Bit(re)permutationsdatenspeicher (16.1 , 16.2) verwendet. Bei Dechiffrierung die- nen die 7Bit Pl-Daten zum adressierten repermutierten Einlesen der entschlüsselten permutierten Klardaten.

Die Ausgänge (PAPI, PAP) der Permutations- Masken- Steuerungseinheit 6 sind mit der Paket- Bit(re)permutationseinheit 5 verschaltet, wo sie bei Chiffrierung zum zufallsbestimmten permutierten Auslesen und bei Dechiffrierung zum repermutierten Einlesen in die Paket-Bit(re)permutationsdatenspeicherpaare (16.3, 16.4) und (16.5, 16.6) dienen.

Die Permutationsbitschreibsignale (PBWR1 , PBWR2) steuern das N- Bitblock alternierende Einschreiben der Klarbitdaten oder entschlüsselten permutierten Bitdaten in die Bit(re)permutationsdatenspeicher (16.1 , 16.2) der Bit(re)permutations-einheit 3. Die Permutations- Output Enablesignale (PBUS1 , PBUS2) steuern das N- Bitblock alternierende permutierte Auslesen der Klarbitdaten oder der repermutierten Klardaten aus den Bit(re)permutationsdatenspeichern (16.1 , 16.2).

Die Ausgänge (AD1 , AD2) der Permutations- Masken- Steuerungseinheit 6 sind mit den jeweiligen Eingängen (AD1 , AD2) der Schlüsseleinheit 7 verschalten, wobei der Ausgang AD2 noch mit dem Eingang AD2 der Schleifensteuereinheit 8 in Verbindung steht.

Figur 7 zeigt einen Aufbau der Schlüsseleinheit 7. Dargestellt sind zwei Teilschlüssel- Look up Tabellenspeicher (7.1 , 7.2), zwei Multiplexereinheiten (1 1.7, 11.8), ein Logikmodul 12.3 und ein Schreibsignalsteuermodul 7.3. Bei der Programmierung der Teilschlüssel- Look up Tabellenspeicher (7.1 , 7.2) werden die Multiplexereinheiten (1 1.7, 11.8) mit dem Programmiersteuersignal PUS auf die Eingänge M B geschalten, so dass die Adressierung der Teilschlüssel- Look up Tabellenspeicher (7.1 , 7.2) mit Z1 O geschieht. Im Betriebsfall (Chiffrierung oder Dechiffrierung) schaltet das Programmiersteuersignal PUS die Multiplexereinheiten (11.7, 1 1.8) auf die Eingänge I2B um. Damit werden der Teil- schlüssel- Look up Tabellenspeicher 7.1 mit AD1 und der Teilschlüssel- Look up Tabellenspeicher 7.2 mit AD2 zufallsbestimmt adressiert. Der Ausgang des Teilschlüssel- Look up Tabellenspeichers 7.1 ist mit dem Eingang E1 des Logikmoduls 12.3 verschaltet, wobei der Ausgang des Teilschlüssel- Look up Tabellen- Speichers 7.2 mit dem Eingang E2 verbunden ist. Das Logikmodul verknüpft die Eingänge bitweise antivalent oder äquivalent. Welche Verknüpfung benutzt an den Ausgang SL (Schlüssel) erscheint, wird zufallbestimmt durch das Schlüsselumschaltsignal SUS gesteuert.

Figur 8 zeigt eine Ausführungsart einer Schleifensteuereinheit 8. Im Einzelnen be- steht die Schleifensteuereinheit 8 aus den voreinstellbaren Zählern (18.5, 18.6, 18.7, 18.8), den Multiplexern (10.12, 10.13) und einem Schleifentakttor 8.1. Nach einem RESET sind die Zähler (18.5, 18.6, 18.7, 18.8) auf 0x01 gesetzt. Die Multi- plexer 10.12 und 10.13 sind dann so geschaltet, dass 12 an den Ausgang A erscheint.

Mit dem Schleifentakttor 8.1 wird bei aktivem Schleifenschlüsseltaktsignal SST das Übertragsignal Z1 Ü des Zählers 9.2 an die Takteingänge der Zähler (18.6, 18.8) geschalten. Mit den jeweiligen Übertragssignalen der Zähler (18.5, 18.6, 18.7, 18.8) werden die Zähler (18.5, 18.6) mit je einem Nibble des zufallsbestimmten Pl-Wertes und die Zähler (18.7, 18.8) mit je einem Nibble des zufallsbestimm- ten AD2-Wert voreingestellt. In Abhängigkeit der Nibble- Werte steuern die Bif s 0 der Zähler (18.6, 18.8) die Umschalteingänge der Multiplexer (10.12, 10.13). Dabei werden zwischen den BitO- Ausgängen der Zähler (18.5, 18.7) und dem BitO des Zählers 9.2 bitblockbezogen umgeschaltet. Das hat zur Folge, dass die Blockschlüssel aufeinander folgender Blöcke über die Logikmodule (12.1 , 12.2) und Multiplexer 10.4 unterschiedlich zufallsbestimmt logikverknüpft sind.

Figur 9 zeigt exemplarisch ein Blockbild von der Takteinheit 9. Sie setzt sich zusammen aus einem Taktgenerator 9.1 , den 7Bit-Zählern (9.2, 9.3), einem Taktteiler 9.4 und einer Torschaltung 9.5. Mit dem Signal STG (Start Taktgenerator) initiiert der MikroController MC1 über das entsprechende Befehlsregister der Interfa- ceeinheit 1 den Taktgenerator. Die Torschaltung 9.5 hat die Aufgabe bei Chiffrierung das Durchgreifen des ersten Übertragssignals Z1 Ü zusperren, so dass mit dem ersten Auslesen eines der Bit(re)permutationsdatenspeicher (16.1 , 16.2) das zugeordnete zufallsbestimmte Einlesen in das Paket-Bit(re)permutationsdaten- speicherpaares (16.3, 16.4) erfolgen kann.

Figur 10 zeigt prinzipiell den Multiplexer 10.j, wobei in Figur 1 1 die Multiplexereinheit 1 1.j dargestellt ist. Wie aus Figur 1 1 erkennbar, besteht die Multiplexereinheit MUXi aus i-parallelen Multiplexern 10.j.

Das Logikmodul 12.j ist in Figur 12 gezeigt. Das Logikmodul besteht aus einem Multiplexer 10.14, einem Antivalenzgatter 12a und einem Äquivalenzgatter 12ä, die ausgangsseitig an einen der beiden Eingänge des Multiplexers 10.14 geführt sind. In Figur 13 ist eine Logikeinheit 13.j abgebildet. Sie besteht aus sieben parallelen Logikmodulen 12.j.

Figur 14 veranschaulicht die Maskensteuereinheit 14. Bestandteile sind AND- Gatter (14.1 bis 14.10), AND- Gatter (14.1 1 , 14.12) mit negiertem Eingang, Logikmodule (12.4, 12.5), Steuersignaleinheit 14.13, Oder- Gatter 14.14, 6Bit-breites Pro- grammiermaskensteuerregister 14.15, eine Voreinstelleinheit 14.16, 2Bit- Zähler 14.17, Zähler-Adressen-Decodermodul 14.18 und D-Flipflop 14.19. Mit dem Aktivwerden des Programmiermaskenregistersteuersignals PMR wird die zufallsbestimmte Maskenverteilungssteuerinformation in das Programmiermaskensteuerregister 14.15 geschrieben. Nach der Übernahme der Maskenverteilungssteuerin- formation wird der Zähler 14.17 auf den Wert der unteren zwei Bits von 14.15 gesetzt. Je zwei Bits vom Programmiermaskensteuerregister 14.15 sind mit den E2- Eingängen und die verbleibenden zwei Bits mit den Umschalteingängen der Logikmodule (12.4, 12.5) verschalten. Bit 0 und Bit 1 des Zählers 14.17 sind mit je einem Eingang E1 der Logikmodule (12.4, 12.5) verbunden. Ihre Ausgänge gehen zum Adressdecoder 14.18, der in Abhängigkeit der anliegenden Werte eine Taktperiode eines der Zähltakte (PT1 -PT4) aktiviert. Die Zähltakte (PT1 bis PT4) werden dabei zu Beginn der Taktperiode von ZT und die Schreibsignale in der zweiten Hälfte der Taktperiode ZT aktiviert. Über das Oder- Gatter 14.14 wird parallel dazu das Schreibsignal WRO generiert. Mit dem Aktivwerden des Zähltaktes wird der zugeordnete Zähler in Figur 6 um Eins reduziert. Das D-Flipflop 14.19 dient dem blockbezogenen alternierenden Ein- und Auslesen der Bit(re)permuta- tionsdatenspeicher (16.1 , 16.2). Die Steuersignaleinheit 14.13 generiert während der Chiffrierung oder Dechiffrierung aus ihren Eingangssignalen die Zähltakte (T2, T4), das Schleifenschlüsseltaktsignal SST, das Paketbitsetzsignal PBSET und das Lesesignal LESE. Der Zähltakt T2 ist bitblockbezogen und der Zähltakt T4 ist bit- doppelblockbezogen getaktet. Das Paketbitsetzsignal ist ein kurzer Impuls, der den Beginn der Paketbit(re)permutation charakterisiert und die eindeutige Übernahme der Maskensteuerinformationen (PAPBITO-2, PAPIBITO-2) steuert. Das Lesesignal zeigt im zugeordneten nicht dargestellten Befehlsflag der Interfaceeinheit 1 den Startpunkt des Einlaufens des Bitstromes in der Interfaceeinheit 2 an. In Figur 15 ist die Bitpaketsteuereinheit 15 blockbildmäßig abgebildet. Bestandteile sind AND- Gatter (15.1 bis 15.1 1 ), AND- Gatter (15.12 bis 15.16) mit negiertem Eingang, D-Flipflops (15.17 bis 15.21 ), doppelblockbezogene Schreib-Lese- Steuereinheiten (15.22, 15.23) und Multiplexereinheiten (15.24, 15.25). Die Multiplexereinheiten (15.24, 15.25) bestehen aus 4 parallelen Multiplexer 10.j. Sie werden durch das Chiffrierung- Dechiffrierung- Signal CDS umgeschaltet. Bei aktiver Chiffrierung sind die Eingänge M B auf die Ausgänge AB durchgeschaltet. Bei aktiver Dechiffrierung liegen die Eingänge I2B an den Ausgängen AB an. Die D- Flipflops (15.20, 15.21 ) werden durch den zentralen Bittakt getaktet und dienen der bitbezogenen alternierenden Steuerung des Ein- und Auslesens der Paket- Bit(re)permutations-datenspeicherpaare (16.3, 16.4) und (16.5, 16.6). Die D- Flipflops (15.17, 15.18) werden mit Z1 Ü bitblockbezogen getaktet und dienen dem bitblockbezogenen Aus- und Einlesen des Bitdatenstromes. Bei aktiver Chiffrierung wird der verschlüsselte permutierte Bitdatenstrom bitalternierenden in eines der Paket-Bit(re)-permutationsdatenspeicherpaare (16.3, 16.4) oder (16.5, 16.6) eingelesen, wobei aus dem anderen Paket-Bit(re)permutationsdatenspeicherpaar bitblockbezogen permutiert ausgelesen wird. Der Beginn des bitalternierenden Einlesens wird bitblockbezogen durch die doppelblockbezogenen Schreib-Lese- Steuereinheiten (15.22, 15.23) gesteuert. Bei aktiver Dechiffrierung wird der permutierte verschlüsselte permutierte Bitdatenstrom bitblockbezogen, durch PAPI und PAP adressiert, in den entsprechenden Paket-Bit(re)permutationsdaten- speicher eines mit (WO1 , WO2) oder (WO3, WO4) ausgewählten Paket- Bit(re)permutationsdatenspeicherpaares eingelesen. Parallel dazu erfolgt das bitalternierende doppelblockbezogene Schreib-Lese- gesteuerte Auslesen aus dem anderen Paket-Bit(re)permutationsdatenspeicherpaar. Das D- Flopflop 15.19 dient der Umschaltsteuerung der Multiplexerpaare (1 1.3, 1 1.4) und (11.5, 1 1.6). In Ab- hängigkeit des Aktivzustandes von CDS wird es mit dem aktiven Paketbitsetzsig- nal PBSET gesetzt oder rückgesetzt. Wie aus Figur 15 hervorgeht, wird das Flipflop 15.19 bei Chiffrierung gesetzt und bei Dechiffrierung rückgesetzt.

Die doppelblockbezogenen Schreib-Lese- Steuereinheiten (15.22, 15.23) dienen bei der Chiffrierung dem eindeutigen durch (PAPIBITO, PAPBITO), (PAPIBIT1 , PAPBIT1 ) bitweise zufallsbestimmt gesteuerten Einlesen des Bitdatenstromes in die Paket-Bit(re)permutationsdatenspeicherpaare (16.3, 16.4) und (16.5, 16.6). Die Übernahme der Zufallssteuerinformationsbits (PAPIBITO, PAPBITO), (PAPIBIT1 , PAPBIT1 ) erfolgt in Abständen vierer Bitblöcken, wobei die Zufalls- steuerinformationsbitpaare (PAPIBITO, PAPBITO) und (PAPIBIT1 , PAPBIT1 ) um zwei Bitblöcken versetzt übernommen werden. Diese Steuerinformationsbits werden in den Einheiten (15.22, 15.23) zwischengespeichert und beim Einlesen herangezogen. Bei der Dechiffrierung dienen die Zufallssteuerinformationsbitpaare zum eindeutigen bitweise gesteuerten Auslesen der Paket-Bit(re)permutations- datenspeicherpaare (16.3, 16.4) und (16.5, 16.6).

Am Ort der Verschlüsselung generiert der nicht dargestellte MikroController MC1 Zufallszahlen und/ oder entnimmt Zufallszahlen aus zufallsbestimmten Daten, die an einem anderen Ort generiert und vom MikroController MC2 bereitgestellt wurden. Mit den von mehreren Quellen bestimmten Zufallszahlen werden zufallsbe- stimmte Teilschlüssel, mindestens eine Maskenverteilungssteuerinformation und Permutationssteuerinformationen errechnet, wobei die Permutationssteuerinfor- mationen den Bitort im permutierten Bitdatenblock kennzeichnen. Der Mikrocon- troller MC1 sendet die Maskenverteilungssteuerinformation über die Interfaceeinheit 1 zum Programmiermaskensteuerregister 14.15. Mit dem Aktivwerden des Programmiermaskenregistersteuersignals PMR wird die Maskenverteilungssteuer- information in das Register 14.15 übernommen. Nach der Übernahme erfolgt das Setzen des Zählers 14.17. Der MikroController MC1 schreibt über die Interfaceeinheit 1 die Permutationssteuerinformationen in den Permutationssteuerinformation- Look up Tabellenspeicher 6.5 und zufallsverteilt in die Masken- Look up Tabellenspeicher (6.0, 6.1 , 6.2, 6.3, 6.4). Vorteilhaft wird parallel dazu der erste Teilschlüs- sei in einen der Teilschlüssel- Look up Tabellenspeicher 7.1 oder 7.2 eingelesen. Danach wird der zweite Teilschlüssel in den anderen Teilschlüssel- Look up Tabellenspeicher geschrieben. Die echtzeitfähige quantencomputersichere Verschlüsselung ist somit einsatzbereit. Der nicht dargestellte MikroController MC1 aktiviert mit CDS die Chiffrierung, der nicht dargestellte Mikrokontroller MC2 sen- det Klardaten an den FIFO_1 (2.1 ). Die Klardaten werden im Parallel-Seriell- Schieberegister 2.2 in einen seriellen Bitstrom überführt, der bitweise bittaktperio- denbezogen und bitblockbezogen in einen der Bit(re)permutationsdatenspeicher (16.1 , 16.2) durch Z1 DO adressgesteuert eingeschrieben wird. Nach dem Einschreiben erfolgt die blockbezogene Bitpermutation durch PI- adressiertes Ausle- sen vom beschriebenen Bit(re)permutationsdatenspeicher. Parallel dazu wird der andere Bit(re)permutationsdatenspeicher analog eingelesen. Der ausgelesene permutierte Bitdatenstrom des ersten Bitdatenblocks wird bitweise zufallsbestimmt mit einem maskengesteuerten zufallsbestimmten Blockschlüssel verschlüsselt. Der dazu verwendete Blockschlüssel wird durch zufallsbestimmte Antivalenz- oder Äquivalenzverknüpfungen der zufallsbestimmten Teilschlüsselbits generiert. Alle Bits folgender bitpermutierter Bitblöcke werden blockbezogen bitweise zufallsbestimmt mit Blockschlüsselbits von antivalent- oder äquivalentverknüpften Teilschlüsselbits oder mit rückgekoppelten verschlüsselten permutierten Datenbits durch Antivalenz- oder Äquivalenzverknüpfungen verschlüsselt. Der so verschlüs- selte permutierte Bitdatenstrom wird doppelblockbezogen zufallsbestimmt bitweise wechselnd und mit Z2DO adressgesteuert in die Paket- Bit(re)permutations- datenspeicher eines Paket-Bit(re)permutationsdatenspeicherpaares geschrieben. Durch das PAP und PAPI adressgesteuerte Auslesen erfolgt eine Bitpermutation zwischen den Bits beider Bitblöcke des Doppelbitblockes.

Der nicht dargestellte MikroController MC1 berechnet mit der Maskenverteilungs- steuerinformation und mit den Permutationssteuerinformationen relative Daten, wobei die Berechnungen hierarchisch in dynamisch sich ändernden Räumen verschiedener zufallsbestimmter Dimensionen in Bezug auf zufallsbestimmten Bezugspunkten und Translations- Rotationsvektoren erfolgen. Mehrfache zufallsbestimmte Datenbytepermutationen in unterschiedlichen Hierarchieebenen heben die Zuordnung eines permutierten relativen Datenbytes zum relativen Datum auf. Die permutierten relativen Daten werden in Form eines zusätzlichen Headers vor den verschlüsselten Daten angeordnet und in Verbindung mit den quantencompu- tersicheren Chiffredaten für den Ort der Entschlüsselung zur Verfügung gestellt. Die erfindungsgemäße Lösung der echtzeitfähigen quantencomputersicheren Verschlüsselung stellt durch die bis zu 10 ³⁸ x128Bit langen dynamischen zufallsbestimmten Blockbitschlüsseln ein echte One-Time-Pad- Verschlüsselung dar. Durch bitblockbezogene Bit(re)permutationen, durch Begrenzung der maximal dynamischen Blockschlüsselrückkopplungen und durch doppelblockbezogene Paket- Bit- permutationen ist die quantencomputersichere Verschlüsselung ohne Anpassungen auch bei UDP- Protokollen einsetzbar.

Der hierarchische Aufbau der erfindungsgemäßen Lösung erhöht den Aufwand eines Kryptoangriffes datendoppelblockbezogen auf über 10 ⁸⁵⁰ Kombinationen. Die echtzeitfähige quantencomputersicheren Verschlüsselung von Daten aller Art widersteht durch die bis zu 10 ³⁷ x128Bit- datenblockbezogenen dynamischen zu- fallsinformationengesteuerten Bitpermutationen, durch die echte One-Time-Pad- Verschlüsselung mit bis zu ca. 10 ³⁸ x 128Bit- langen dynamischen zufallsbestimmten Blockschlüsseln und durch die bis zu ca. 10 ³⁷ x128Bit- datendoppelblockbezo- genen dynamischen zufallsinformationengesteuerten Paket- Bitpermutationen Quantencomputerangriffe und klassische Kryptoangriffe. Ein Effizienzverlust in Bezug auf Speicherplatz und Laufzeit tritt dabei nicht auf.