図1は、この発明の一実施形態による抵抗 記憶素子1を示す断面図である。

 抵抗記憶素子1は、一般式:{(Sr _1-x M _x ) _1-y A _y }(Ti _1-z B _z )O ₃ (ただし、Mは、BaおよびCaの少なくとも一方で あり、Aは、Yおよび希土類元素から選ばれる� ��なくとも1種の元素であり、Bは、NbおよびTa� ��少なくとも一方である。)で表される半導体 セラミックからなる素体2を備えている。

 上記一般式において、0<x≦0.5のとき、0 .001≦y+z≦0.02(ただし、0≦y≦0.02、0≦z≦0.02)� �あり、0.5<x≦0.8のとき、0.003≦y+z≦0.02(た� �し、0≦y≦0.02、0≦z≦0.02)であり、および0.8& lt;x≦1.0のとき、0.005≦y+z≦0.01(ただし、0≦y� �0.02、0≦z≦0.02)であるという条件を満たすよ うに組成比が選ばれる。

 抵抗記憶素子1は、また、素体2の少なく� �も一部を介して対向する少なくとも1対の対� ��電極3および4を備えている。この実施形態� �は、素体2は積層構造を有していて、対向電� ��3および4は、素体2の内部に位置されながら� ��素体2の少なくとも一部を挟むように対向し ており、素体2を得るための焼成と同時に焼� �されて形成される。このような同時焼成を� �較的高温で実施することによって、対向電� �3および4と素体2との界面を強固な状態とす� �ことができ、抵抗記憶素子1の耐電圧特性を� ��めることができる。

 対向電極3および4は、Pd、Pt、Ag-Pd、Au、Ru� ��よびIrから選ばれる1種の金属を含むことが� ��ましい。対向電極3および4において、上述� �ような金属を用いることにより、素体2との� ��にショットキー接合を形成することができ� ��。

 抵抗記憶素子1は、さらに、端子電極5お� �び6を備えている。端子電極5および6は、素� �2の各端部上に形成され、それぞれ、対向電� ��3および4と電気的に接続される。端子電極5� ��よび6は、たとえば銀を含む導電性ペースト の焼き付けによって形成される。

 このような抵抗記憶素子1において、端子 電極5および6を介して対向電極3および4間に� �1方向のスイッチング電圧を印加したとき、� ��体2の、対向電極3および4に挟まれた部分が� ��抵抗化し、その後、この第1方向のスイッチ ング電圧を除去しても、素体2の低抵抗状態� �保持され、他方、対向電極3および4間に第1� �向とは逆の第2方向のスイッチング電圧を印� ��したとき、素体2の、対向電極3および4に挟� ��れた部分が高抵抗化し、その後、この第2方 向のスイッチング電圧を除去しても、素体2� �高抵抗状態が保持される。この発明に係る� �抗記憶素子1では、上述したスイッチング電� ��がたとえば5V以上と高くなり、そのため、� �較的高い駆動電圧環境下にあっても、安定� �て正常に動作させることができ、また、た� �えば5000%以上といった高い抵抗変化率を実現 することができる。

 素体2を構成する前述した半導体セラミッ クが、前述の一般式において、0<x≦0.5のと き、0.005≦y+z≦0.01(ただし、0≦y≦0.02、0≦z≦ 0.02)であるという、より限定的な条件を満た� ��場合には、たとえば10000%以上というように� ��より高い抵抗変化率を実現することができ� ��。

 素体2を構成する半導体セラミックは、対 向電極3および4に挟まれた部分に存在する結� ��粒界数によって前述したスイッチング電圧� ��変わる特性を有している。したがって、対� ��電極3および4に挟まれた部分に存在する結� �粒界数、すなわち対向電極3および4間の間隔 を制御することにより、スイッチング電圧を 制御することができる。

 以上のような抵抗記憶素子1が有する特性 が発現されるメカニズムについては完全に解 明されていない。一般に、半導体と金属との 界面では抵抗スイッチング効果が発現し、そ の抵抗変化自体は半導体側に起因するものと 考えられている。この発明では、素体2が、� �定的な組成の半導体セラミックからなり、1� ��の電極3および4間に少なくとも1つの結晶粒� ��が存在する構成であること、好ましくは多� ��晶体であることが大きく関与しているもの� ��思われる。これは、セラミック自体は半導� ��化されているため、その抵抗は低いが、結� ��粒界部分は高抵抗となっており、スイッチ� ��グ現象が引き起こされる電極3および4にか� �る電圧は、電極界面、結晶粒界面に分散し� �各界面にかかる実効電圧が低下することに� �り、非特許文献1に記載されるものと比較し� ��高いスイッチング電圧を実現できているも� ��と考えられる。

 この発明に係る特定の半導体セラミック� ��らなる多結晶体において、結晶粒界が高抵� ��化している理由としては、単に、結晶粒界� ��伝導電子が散乱され移動度が低下するため� ��高抵抗となっているだけでなく、浅い結晶� ��界準位が自然に生成し、それらが電子のト� ��ップとなり、低い結晶粒界障壁が形成され� ��いるものと推測される。

 すなわち、上述のように、単に、結晶粒界� ��の伝導電子の散乱が原因で抵抗が高くなっ� ��いると仮定すれば、非特許文献1に記載の抵 抗記憶素子に直列に抵抗体を接続したような 形となり、その抵抗変化率は、
抵抗変化率={(直列抵抗成分+高抵抗状態での� �子の抵抗)-(直列抵抗成分+低抵抗状態での素� ��の抵抗)}/(直列抵抗成分+低抵抗状態での素� �の抵抗)
の式で表される。

 本素子においても、電極界面の抵抗のみ� ��化し、抵抗スイッチングが発現していると� ��ると、上記式においては、素子の抵抗が結� ��粒界の抵抗に相当し、直列抵抗成分がセラ� ��ック自体に相当することになるが、セラミ� ��ク自体の抵抗が高いため、抵抗変化率も低� ��してしまうはずである。たとえば、直列抵� ��成分が1Mωであり、これが変化しないとする と、素子の抵抗が低抵抗状態で1ω、高抵抗状 態で1Mωというように6桁抵抗変化したとして� ��、直列抵抗成分があるため、低抵抗状態で� ��1Mω+1ω、高抵抗状態では1Mω+1Mωというよう� �、ほぼ2倍しか抵抗変化しない。このことか� ��、この発明に係る抵抗記憶素子1では、単に 結晶粒界で伝導電子が散乱され移動度が低下 するために高抵抗となっているだけではない ことが説明できる。

 このように、この発明に係る抵抗記憶素� ��1によれば、比較的高い電圧で抵抗スイッチ ングが可能であり、非特許文献1に記載のも� �と比較して、同等以上の高い抵抗変化率を� �現できるのは、結晶粒界に形成されている� �い結晶粒界障壁などが大きく影響している� �のと考えられる。つまり、スイッチング電� �の印加により、結晶粒界の障壁の高さなど� �変化し、このことが高い抵抗変化率をもた� �している可能性があると推測される。なぜ� �ら、前述したように、単に結晶粒界抵抗が� �くなり、電極3および4との界面にかかる電圧 が低下することにより、抵抗スイッチング現 象が生じていると考えると、抵抗変化率が高 いことまで説明することができないためであ る。

 次に、この発明に係る抵抗記憶素子1の抵 抗スイッチング特性について、より具体的に 説明する。

 図2は、この発明に係る抵抗記憶素子1の典� �的な電流-電圧特性(I-V特性)を示している。� �お、図2に示したI-V特性が有する抵抗記憶素� ��1は、素体を構成する半導体セラミックがBa _0.992 La _0.008 TiO ₃ の組成を有するものであって、後述する実験 例において、表1に示された、この発明の範� �内の特定の試料と同等のものである。図2に� ��したI-V特性を求めるため、パルス幅0.1secの� ��圧パルスを1V刻みで印加し、流れる電流を� �定した。

 図2を参照して、まず、0Vから40Vまで電圧� ��印加していくと、約20Vのところで、電流が� ��12mAまで上昇し[1]、さらに約40Vまで電圧を印 加していくと、電流が約10mAまで低下する[2]� �その後、40Vから0Vへ電圧を印加していくと、 行き帰りで同じI-V特性を示さず[3]、低抵抗状 態から高抵抗状態へ変化する。

 次に、0Vから-40Vへ電圧を印加していくと[ 4]、-40Vのところで、電流が100mA(電流リミット )に達する[5]。その後、-40Vから0Vへ電圧を印� �していくと、高抵抗状態から抵抗がスイッ� �ングし、行き帰りで同じI-V特性を示さず[6]� �高抵抗状態から低抵抗状態へ変化する。

 以上のように、+方向の電圧では、低抵抗 状態から高抵抗状態へ抵抗がスイッチングし 、他方、-方向の電圧では、高抵抗状態から� �抵抗状態へ抵抗がスイッチングして、何度� �定しても、同様の抵抗スイッチング現象が� �現する。

 図2に示されるように、この発明に係る抵 抗記憶素子1では、数十Vといったスイッチン� ��電圧を有している。非特許文献1では、3V以� ��のスイッチング電圧が記載されているため� ��数十Vといったスイッチング電圧は、非特許 文献1に記載の抵抗記憶素子のスイッチング� �圧より高い。

 次に、図2に示したI-V特性を有する、この 発明に係る抵抗記憶素子1に対して、50Vの電� �を、1msec、10msec、100msecというようにパルス� �を変えながら印加し、抵抗変化のパルス幅� �存性を調査したところ、パルス幅が1msecのパ ルス電圧やパルス幅が10msecのパルス電圧を印 加しても、抵抗は変化せず、パルス幅が100mse cのパルス電圧を印加して初めて抵抗が変化� �ることが確認されている。他方、非特許文� �1に記載の抵抗記憶素子では、3Vの電圧を印� �するとき、パルス幅が1msecで高抵抗化し(電� �値が低下し)、さらに長い10msecのパルス幅を� ��って、3Vの電圧を印加すると、さらに高抵� �化することが確認されている。

 このようなことから、この発明に係る抵� ��記憶素子1では、抵抗スイッチング現象を生 じさせるためには、一定値以上の電圧を加え る必要があり、さらに、非特許文献1に記載� �抵抗記憶素子に比べて、より長いパルス幅� �持つ電圧を印加する必要があることがわか� �。

 そのため、この発明に係る素子を信号回� ��もしくは電源回路等のスイッチング素子と� ��て用いた場合、回路中に存在するスパイク� ��イズ(電圧もしくは電流のパルスノイズ)に� �して抵抗状態が非常に安定である。よって� �たとえ回路中のスパイクノイズが素子に進� �したとしても素子の抵抗状態は変化せず、� �路の誤作動が生じにくい。

 図1に示した抵抗記憶素子1では、対をな� �対向電極3および4が、素体2の厚み方向での� �央部に配置されたが、厚み方向での一方端� �に偏った位置に配置されてもよく、極端な� �合には、対向電極3および4のいずれか一方に ついては、素体2の外表面上に形成されても� �い。また、1対の対向電極3および4が、とも� �、素体2の外表面上で所定の間隔を隔てて並� ��ように配置され、互いの端縁で対向するよ� ��にされてもよい。さらに、1対の対向電極3� �よび4が、互いの端縁で対向するように、素� ��2の内部における同一面上に並んで配置され てもよい。

 なお、上述のように、対向電極3および4� �素体2の内部に配置し、対をなす対向電極3お よび4に挟まれる部分が素体2のごく一部とさ� ��るのは、対向電極3および4間の間隔を小さ� �しながらも、素体2において所定以上の機械� ��強度を確保するためである。したがって、� ��械的強度の問題を考慮する必要がないなら� ��、薄板状の素体の各主面上に対向電極をそ� ��ぞれ形成するようにしてもよい。

 また、対をなす対向電極3および4は、ス� �ッチング電圧を印加するために用いられる� �かりでなく、電流測定用(抵抗測定用)として も用いられるが、対向電極3および4を専ら電� ��印加用として用い、別に電流測定用の電極� ��設けてもよい。この場合、典型的には、互� ��に対向する状態で第1、第2および第3の電極� ��この順序で形成され、たとえば、第1の電極 を共通にしながら、第1および第2の電極を用� ��て電流測定を行ない、第1および第3の電極� �用いて電圧を印加すること、あるいは、第1� ��よび第2の電極を用いて電圧を印加し、第1� �よび第3の電極を用いて電流を測定すること� ��考えられる。

 次に、この発明による効果を確認するた� ��、あるいは、この発明の好ましい範囲を求� ��るために実施した実験例について説明する� ��

 [実験例1]
 素体を構成する半導体セラミックの出発原� ��として、炭酸ストロンチウム(SrCO ₃ )、炭酸バリウム(BaCO ₃ )、炭酸カルシウム(CaCO ₃ )、酸化チタン(TiO ₂ )、ならびに、ドナーとしての酸化ランタン(L a ₂ O ₃ )、酸化サマリウム(Sm ₂ O ₃ )、酸化ガドリニウム(Gd ₂ O ₃ )、酸化ディスプロシウム(Dy ₂ O ₃ )、酸化イットリウム(Y ₂ O ₃ )、酸化ニオブ(Nb ₂ O ₅ )および酸化タンタル(Ta ₂ O ₅ )の各粉末を用いた。そして、焼成後におい� �表1~表6に示すような組成になるように、上� �出発原料を秤量した。

 なお、表1に示す各試料は、{(Sr _1-x M _x ) _1-y A _y }(Ti _1-z B _z )O ₃ において、MとしてBaおよびCaの各々を用い、� ��つAとしてLaを用いながら、Bを添加せず(z=0)� ��ドナーであるAすなわちLaの添加量yおよびSr� ��イトでのMの置換量xを種々に変えたもので� �る。

 表2に示す各試料は、{(Sr _1-x M _x ) _1-y A _y }(Ti _1-z B _z )O ₃ において、MとしてBaおよびCaの各々を用い、� ��つBとしてNbを用いながら、Aを添加せず(y=0)� ��ドナーであるBすなわちNbの添加量zおよびSr� ��イトでのMの置換量xを種々に変えたもので� �る。

 表3に示す各試料は、{(Sr _1-x M _x ) _1-y A _y }(Ti _1-z B _z )O ₃ において、MとしてBaを用い、かつAとしてSm、 Gd、DyおよびYの各々を用いながら、Bを添加せ ず(z=0)、ドナーであるAすなわちSm、Gd、Dyおよ びYの各々の添加量yおよびSrサイトでのMの置� ��量xを種々に変えたものである。

 表4に示す各試料は、{(Sr _1-x M _x ) _1-y A _y }(Ti _1-z B _z )O ₃ において、MとしてCaを用い、かつAとしてSm、 Gd、DyおよびYの各々を用いながら、Bを添加せ ず(z=0)、ドナーであるAすなわちSm、Gd、Dyおよ びYの各々の添加量yおよびSrサイトでのMの置� ��量xを種々に変えたものである。

 表5に示す各試料は、{(Sr _1-x M _x ) _1-y A _y }(Ti _1-z B _z )O ₃ において、MとしてBaおよびCaの各々を用い、� ��つBとしてTaを用いながら、Aを添加せず(y=0)� ��ドナーであるBすなわちTaの添加量zおよびSr� ��イトでのMの置換量xを種々に変えたもので� �る。

 表6に示す各試料は、{(Sr _1-x M _x ) _1-y A _y }(Ti _1-z B _z )O ₃ において、MとしてBaおよびCaの各々を用い、A としてLaを用い、かつBとしてNbを用いながら� ��ドナーであるAおよびBすなわちLaおよびNbの� ��々の添加量yおよびzならびにこれら添加量� �和y+zを種々に変え、かつSrサイトでのMの置� �量xを種々に変えたものである。

 次に、焼成後の組成が表1~表6に示す組成� ��なるように秤量された出発原料を分散剤と� ��もに純水に加え、直径2mmのPSZボールを用い� ��24時間湿式混合粉砕を行なった。混合粉砕� �、得られたスラリーを乾燥し、大気中にお� �て1200℃の温度で4時間仮焼を行なった。得ら れた仮焼粉末を分散剤とともに純水に加え、 直径5mmのPSZボールを用いて24時間粉砕し、そ� ��後、アクリル系バインダ、可塑剤および消� ��剤等を加え、再度、12時間混合し、グリー� �シート成形用スラリーを得た。

 次に、得られたスラリーにドクターブレー� ��法を適用してシート状に成形し、グリーン� ��ートを得た。このグリーンシートの厚みは� ��40μmになるように調整した。次に、グリー� �シートを短冊状にカットし、対向電極を形� �するため、Pdを含む導電性ペーストをスクリ ーン印刷した。その後、対向電極となるべき 導電性ペースト膜が形成されたグリーンシー トを含む複数のグリーンシートを積層し、圧 着し、カットすることにより、2.0mm×1.2mm×1.2m mの寸法を有するグリーンチップを得た。各� �リーンチップにおいて、対向電極の対向面� �は約1mm ² になるように調整した。

 次に、上記グリーンチップを、大気中に� ��いて550℃の温度で脱脂処理し、その後、大� ��中において、1300~1400℃の温度で2時間焼成し た。なお、焼成温度は、BaおよびCaの添加量� �よって異なるため、各試料の粒径が約3~5μm� �なる焼成温度を選択した。その後、水素を3% 含有する窒素雰囲気下において、600~1200℃の� ��囲の適当な温度で4時間還元処理を行なった 。

 上記のようにして得られた焼成後の素体� ��、端子電極を形成するため、Agを含む導電� �ペーストを塗布し、大気中において、750℃� �温度で焼き付け処理を行ない、評価用試料� �した。

 このようにして得られた各試料について� ��より正確な評価を行なえるようにするため� ��100~200V、パルス幅100msecのパルス電圧を正方� ��および逆方向の各々に10~50回印加して、エ� �クトロフォーミング処理を行なった上で、I- V特性を評価した。

 このI-V特性の評価には、「ADVANTEST R6246 � ��ルスソースメーター」を用い、電圧を、0V� �所定電圧(プラス側)→0V→所定電圧(マイナス 側)→0Vとスイープさせた。また、このとき、 電圧は電圧パルスで印加し、パルス幅0.1secで 測定を行なった。このようにして求められた I-V特性の一例が前述した図2に示したもので� �る。なお、図2は、前述したように、表1に示 された、この発明の範囲内の特定の試料、す なわち、MとしてBaを用い、AとしてLaを用い、 AすなわちLaの添加量yが0.008であり、かつMす� �わちBaの置換量xが1.000である試料のI-V特性を 示している。

 上記のようにして求められたI-V特性に基づ� ��、最大抵抗変化率を求めた。最大抵抗変化� ��は、低抵抗状態から高抵抗状態になる極性( 図2ではマイナス)における5Vより高い電圧で� �低抵抗状態と高抵抗状態との差が最も大き� �なる電圧で抵抗変化率を算出したもので、� �抵抗状態にあるときの抵抗ρ _H とし、低抵抗状態にあるときの抵抗をρ _L として、抵抗変化率[%]=(ρ _H -ρ _L )/ρ _L ×100の式から求めたものである。たとえば、� ��2に示した試料について言えば、-5V以下(絶� �値5V以上)で抵抗変化率が最も大きくなる電� �での値を求めた。このようにして最大抵抗� �化率を求めたのは、抵抗記憶素子の抵抗は� �圧依存性があるためである。

 表1~表6には、上述のようにして求められ� ��最大抵抗変化率(単位は%)が示されている。� ��お、表1~表6において、最大抵抗変化率の数� ��が記入されていない欄については、抵抗ス� ��ッチング現象が生じなかったこと、あるい� ��抵抗変化率が測定できない程度に低すぎた� ��とを示している。

 素体を構成する半導体セラミックの組成� ��関して、Srサイトで置換されるMすなわちBa� �よびCaの各々の置換量xが、0<x≦0.5のとき� �0.001≦y+z≦0.02であり、0.5<x≦0.8のとき、0.0 03≦y+z≦0.02であり、0.8<x≦1.0のとき、0.005� �y+z≦0.01である、という条件を満足すれば、5 000%以上の抵抗変化率を実現することができ� �。

 これに対して、AすなわちLa、Sm、Gd、Dyお� ��びYの各々の置換量yが0.001未満の試料では、 ドナーが不足して半導体セラミックが半導体 化せずに、対向電極との界面にショットキー 障壁ができないため、図2に示したようなI-V� �性のヒステリシスは確認できなかったり、� �抗変化率が5000%より低くなったりした。

 また、AすなわちLa、Sm、Gd、DyおよびYの各 々の置換量yが0.02を超える試料では、ドナー� ��過剰となり、セラミックの抵抗が低下しす� ��ることにより、ショットキー障壁高さが低� ��なり抵抗変化率が5000%より低かった。

 なお、MすなわちBaおよびCaの各々の置換� �xを0<x≦0.5とし、AすなわちLa、Sm、Gd、Dyお� ��びYの各々の置換量yを0.005≦y+z≦0.01とする� �10000%以上といった、より高い抵抗変化率を� �現している。このことから、MすなわちBaお� �びCaの各々の置換量x、ならびに/またはAすな わちLa、Sm、Gd、DyおよびYの各々の置換量yを� �り適正に制御することにより、最適なショ� �トキー障壁および結晶粒界構造を形成でき� �ことがわかる。

 [実験例2]
 実験例1における表1~表6に示された試料のう ち、後掲の表7および表8に示される組成のも� ��を取り出し、それぞれの試料について、ス� ��ッチング電圧の絶対値を求めた。なお、こ� ��でのスイッチング電圧は、I-V特性の低抵抗� ��態から高抵抗状態にスイッチングする極性� ��おいて、印加電圧を0Vから大きくしていっ� �いるのにも関わらず、電流量が低下し始め� �電流の変曲点部分、すなわち図2でいう電圧� ��+20Vに相当する部分をスイッチング電圧と規 定した。

 表7および表8から明らかなように、Srサイ トで置換されるMすなわちBaおよびCaの各々の� ��換量xが、0<x≦0.5のとき、0.001≦y+z≦0.02で あり、0.5<x≦0.8のとき、0.003≦y+z≦0.02であ� ��、0.8<x≦1.0のとき、0.005≦y+z≦0.01である� �という条件を満足すれば、5V以上といった高 いスイッチング電圧を実現でき、このような 高い駆動電圧環境において、5000%以上の高い� ��抗変化率が得られていることがわかる。

 以上、実験例1および2では、SrおよびMに� �するドナーとしてLa、Sm、Gd、DyおよびYを用� �たが、これらに代えて、Ce、Pr、Nd、Eu、Tb、H o、Er、Tm、YbまたはLuが用いられても、同様の 作用効果が奏される。また、これらのYおよ� �希土類元素、さらにはTiに対するドナーとし てのNbおよびTaは、それぞれが組み合わされ� �も、同様の作用効果が奏される。

 また、実験例において、エレクトロフォ� ��ミング処理において、所定のパルス電圧を� ��方向および逆方向に各々複数回印加したが� ��たとえば、片方向のみに複数回印加したり� ��片方向側に大きな電圧をスイープしながら� ��加したりしていってもよい。