Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
RESISTIVE RANDOM ACCESS MEMORY AND MANUFACTURING METHOD THEREOF
Document Type and Number:
WIPO Patent Application WO/2014/036837
Kind Code:
A1
Abstract:
Provided are a resistive random access memory having a leakage-restraining feature, and a manufacturing method thereof. The resistive random access memory can restrain Sneak current in a cross-shaped array of a large-sale RRAM. A memory unit forming the resistive random access memory comprises a lower electrode (35), a first semiconductor oxide layer (34), a resistive random access material layer (33), a second semiconductor oxide layer (32), and an upper electrode (31) stacked in sequence. A semiconductor oxide may be a semiconductor metallic oxide or semiconductor nonmetallic oxide. The resistive random access memory can effectively reduce the Sneak current through a Schottky barrier formed by the semiconductor oxide and metal electrodes, is simple in the manufacturing process and can achieve a high integration level of a device.

Inventors:
HUANG, Ru (No. 5 Yiheyuan Road, Haidian District, Beijing 1, 100871, CN)
HUANG, Yinglong (No. 5 Yiheyuan Road, Haidian District, Beijing 1, 100871, CN)
CAI, Yimao (No. 5 Yiheyuan Road, Haidian District, Beijing 1, 100871, CN)
WANG, Yangyuan (No. 5 Yiheyuan Road, Haidian District, Beijing 1, 100871, CN)
YU, Muxi (No. 5 Yiheyuan Road, Haidian District, Beijing 1, 100871, CN)
Application Number:
CN2013/074760
Publication Date:
March 13, 2014
Filing Date:
April 26, 2013
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
PEKING UNIVERSITY (No. 5 Yiheyuan Road, Haidian District, Beijing 1, 100871, CN)
International Classes:
H01L45/00; H01L27/00
Foreign References:
CN102903845A
CN1691334A
CN101978496A
CN102593351A
CN101030622A
Attorney, Agent or Firm:
CHINABLE IP (620 Room, 35-10-2 the 6th floor, No.35 Anding Road, Chaoyang District, Beijing 9, 100029, CN)
Download PDF:
Claims:
权 利 要 求

1. 一种阻变存储单元, 其特征在于, 包括依次叠加的下电极、 第一半导体 型氧化物层、 阻变材料层、 第二半导体型氧化物层和上电极。 2. 如权利要求 1 所述的阻变存储单元, 其特征在于: 所述半导体型氧化物 是半导体型金属氧化物或者半导体型非金属氧化物。

3. 如权利要求 1 所述的阻变存储单元, 其特征在于: 所述阻变材料层是具 有阻变特性的过渡金属氧化物、 钙钛矿氧化物、 稀有金属氧化物或者铁磁材料。

4. 如权利要求 1 所述的阻变存储单元, 其特征在于: 所述电极是金属电极 或者多晶硅电极。

5. 如权利要求 1所述的阻变存储单元, 其特征在于: 所述上电极是氮化钛, 下电极是铂。

6. 一种阻变存储器, 其特征在于, 包括多个如权利要求 1至 5任一项所述 的阻变存储单元。 7. 一种阻变存储单元的制备方法, 其步骤包括:

1 ) 制备衬底;

2) 在所述衬底表面淀积金属下电极;

3 ) 在所述下电极上淀积第一半导体型氧化物层;

4) 在所述第一半导体型氧化物层上淀积阻变材料层, 并进行退火处理; 5 ) 在所述阻变材料层上淀积第二半导体型氧化物层;

6) 在所述第二半导体型氧化物层上淀积金属上电极。

8. 如权利要求 7所述的方法, 其特征在于: 歩骤 2) 和步骤 6) 采用磁控溅 射方法进行所述淀积; 步骤 3 ) 至步骤 5 ) 使用反应溅射方法进行所述淀积。

9. 如权利要求 7 所述的方法, 其特征在于: 所述下电极为 Pt, 其厚度为 100-200nm;所述上电极为 TiN,其厚度为 100nm-200nm;所述阻变材料为 TaOx, 其厚度为 10-60nm; 所述半导体型氧化物为 TiOx, 其厚度为 5nm-10nm。

10. 如权利要求 7或 9所述的方法, 其特征在于, 步骤 4) 所述退火的工艺 为: 400°C, 氧气气氛, lh。

Description:
一种阻变存储器及其制备方法 相关申请的交叉引用

本申请要求于 2012年 9月 10日提交的中国专利申请 (201210333457.5 ) 的优先 权, 其全部内容通过引用合并于此。 技术领域 本发明属于 CMOS超大规模集成电路 (ULSI) 中的非挥发存储器 (Nonvolatile memory) 技术领域, 具体涉及一种具有抑制漏电特性的阻变存储器 及其制备方法。 背景技术 固态存储器件在现代信息社会中扮演着非常重 要的角色,我们日常使用的电子产 品中大都有它的存在。现有的存储器主要为 DRAM和 FLASH, 随着半导体工业的不 断发展,器件尺寸不断地缩小,存储器将会缩 小到它的物理极限,特别是进入到 22nm 技术节点以后, 已不能满足存储发展的需求。 阻变存储器(RRAM) 因其具有结构简 单、 可高密度集成、 制备温度低、 与 CMOS后端兼容、 高速度操作、 低功耗等优点 而成为下一代存储器强有力的竞争着。 对于 RRAM的高密度存储, 人们倾向于使用 交叉阵列结构集成, 以使得阻变存储器的超高密度三维存储能够实 现。

传统的交叉阵列结构如图 1所示, 是由 M个相互平行的下电极 13(位线)和 N个 相互平行的上电极 11 (字线) 垂直交叉而形成, 每个相互交叉处都是一个 RRAM存 储单元 12。 图 2为现有技术中 RRAM存储单元的结构示意图, 包括金属上电极 21、 阻变材料 22和金属下电极 23。 其工作原理为: 初始状态下, 阻变材料呈高阻态。 当 两极板之间打到一定电压时, 极板之间的电流急剧增大, 阻变材料变为低阻, 此时的 电压称为 Vset。 当所加电压为某一值后, 两极板之间的电流又急剧变小, 此时的电压 称为 V reS et。 其存储信息的 2个状态为高阻 ("0") 和低阻 (" 1 ")。 因为器件阻值读 取主要靠的是加相同电压读出流经该器件的电 流大小来确定器件是处于高阻还是低 阻值状态。假如十字交叉阵列中的一个器件处 于高阻值状态且它周围的器件处于低阻 状态时,对这个高阻值器件阻值的正确读取就 会造成影响。这是由于对高阻器件进行 读取时, 所加电压会绕过这个高阻在低阻值器件上形成 Sneak电流, 此低阻器件上的 Sneak电流要远远大于流过高阻器件上的电流, 此时, 读取电阻上的读取电流实际为 它周围低阻值器件的 Sneak电流,因此,会把高阻值电阻器件判断为 阻值电阻器件, 会造成器件的误读和和误操作。该阵列中的 Sneak电流限制了该架构阵列集成密度的 进一步提高; 并且该电流不仅会造成阵列中器件阻态的误读 , 而且会增加阵列整体的 功耗。

目前, 为了解决这个问题, 人们提出利用 1D1R ( 1个二极管加一个 RRAM) 结 构来抑制 Sneak电流的产生。二极管主要分为硅基二极管 金属氧化物基二极管。但 是硅基二极管制备温度高,金属氧化物二极管 容易转变为 RRAM而失去其整流特性。 此外, 二极管的驱动电流较低, 满足不了 RRAM器件的使用需求, 因此有必要提出 一种新的结构来抑制 Sneak电流。 发明内容 本发明的目的在于针对上述问题,提出一种具 有抑制漏电特性的阻变存储器及其 制备方法, 可以抑制大规模 RRAM十字交叉阵列中的 Sneak电流。

为达到上述目的, 本发明采用如下技术方案:

一种阻变存储单元, 包括依次叠加的下电极、第一半导体型氧化物 层、 阻变材料 层、 第二半导体型氧化物层和上电极。

所述半导体型氧化物可以是半导体型金属氧化 物, 例如氧化钛 (TiOx)、 氧化镍 (NiOx), 也可以是半导体型非金属氧化物。

所述阻变材料层是具有阻变特性的过渡金属氧 化物、钙钛矿氧化物、稀有金属氧 化物或者铁磁材料等。

所述电极是金属电极或者多晶硅电极, 例如, 上电极选择为氮化钛(TiN), 下电 极选择为铂 (Pt)。

一种阻变存储器, 包括多个如上所述的阻变存储单元。

一种阻变存储单元的制备方法, 其步骤包括:

1 ) 制备衬底;

2) 在所述衬底表面淀积金属下电极;

3 ) 在所述下电极上淀积第一半导体型氧化物层;

4) 在所述第一半导体型氧化物层上淀积阻变材料 层, 并进行退火处理;

5 ) 在所述阻变材料层上淀积第二半导体型氧化物 层;

6) 在所述第二半导体型氧化物层上淀积金属上电 极。

优选地, 步骤 2)和步骤 6)采用磁控溅射方法进行所述淀积; 步骤 3 )至步骤 5 ) 使用反应溅射方法进行所述淀积。

本发明提出的 RRAM结构与平板电容结构一致, 分别在阻变材料和上电极和下 电极之间增加了一层半导体型氧化物,通过在 半导体型氧化物和金属电极间形成的肖 特基势垒可以有效降低 Sneak电流。 本发明的 RRAM结构其制作工艺容易实现, 可 以采用下电极与上电极形成垂直交叉 (cross-bar) 的结构, 每个顶电极与底电极的交 叉处形成 RRAM存储单元, 可实现器件的高集成度。 附图说明

图 1为现有技术中 RRAM十字交叉阵列结构的示意图,其中: 11.字线; 12.RRAM 单元; 13.位线。

图 2为现有技术中 RRAM存储单元的结构示意图, 其中: 21.金属上电极; 22. 阻变材料层; 23.金属下电极。

图 3为本发明实施例中 RRAM存储单元的结构示意图, 其中: 31.金属上电极; 32.第一半导体型金属氧化物层; 33.阻变材料; 34.第二半导体金属氧化物; 35.金属下 电极。 具体实施方式 下面通过具体实施例, 并配合附图, 对本发明做进一步的说明。

图 3为本实施例中阻变存储器的 RRAM存储单元的结构示意图,该 RRAM存储 单元包括金属上电极 31 ; 半导体型金属氧化物 32; 阻变材料 33 ; 半导体金属氧化物 34; 金属下电极 35。 由于半导体型金属氧化物为半导体型, 在金属上电极 31与半导 体金属氧化物 32之间以及半导体金属氧化物 34与金属下电极 35之间会形成肖特基 势垒。 当 RRAM器件处于低阻时, 由于肖特基势垒的存在, 使得在较小的电压下流 过的器件电流变小, 因此有效减小了 Sneak电流的产生。

下面具体说明上述 RRAM存储单元的制备过程。 该 RRAM存储单元以 TaOx作 为阻变材料, 其器件结构为 (TiN/TiOx/TaOx/TiOx/Pt) :

1. 衬底制备: 使用 Si ( 100)衬底, 上面通过氧化生长一层厚约 1000埃的 Si02。

2. 制备下电极: 在锯齿状衬底表面旋涂一定厚度的光刻胶, 曝光定义下电极结 构图形。 显影后用磁控溅射淀积金属下电极 Pt (35 ), 电极厚度为 100-200nm。 然后 剥离形成铂金属电极。

3. 淀积第一半导体型金属氧化物层:下电极完成 后,接着在使用反应溅射在 Si02 薄膜上淀积 TiOx (34), 厚度为 5nm-10nm。

4. 淀积阻变材料: TiOx (34) 完成后, 接着在使用反应溅射在其上淀积阻变材 料 TaOx (33), 阻变材料厚度为 10-60nm, 然后在 400°C, 氧气气氛中退火 lh。

5. 淀积第二半导体型金属氧化物层: TaOx (33) 完成后, 接着在使用反应溅射 在其上淀积 TiOx (32), 厚度为 5nm-10nm。

6. 淀积上电极: 在 TiOx (32) 上旋涂光刻胶, 曝光定义中间电极结构图形。 显 影后使用磁控溅射设备淀积金属上电极电极 TiN (31), 电极厚度为 100nm-200nm。 用丙酮去除光刻胶。 然后剥离形成 TiN金属电极。

上述实施例仅是为了便于说明而举例,本发明 的保护范围应以权利要求书所述为 准, 而非仅限于上述实施例。