[0001] 本发明属于纳米电子器件技术领域， 尤其涉及一种高峰谷电流比的共振隧穿二 极管晶圆结构及其制备方法。

背景技术

[0002] 太赫兹波因其独特性能， 如脉宽窄、 高带宽、 低光子能量， 以及能穿透大部分 干燥、 非金属、 非极性物质和电介质材料， 可以用于检测、 成像以及集成高宽 带无线通讯系统， 在各大领域 （航空航天、 海工装备、 安防、 医疗、 文化遗产 等） 都有广泛的应用。 然而， 由于缺乏有效的太赫兹辐射源和检测方法， 太赫 兹频段的电磁波一直未能得到充分研究与应用 。 在许多太赫兹实际应用中， 都 需要使用高功率辐射源照射在目标物体上， 以此开展检测、 成像等应用。 因此 ， 有效的高功率太赫兹辐射源成为技术攻关的重 中之重。 以共振隧穿二极管 （re sonant tunneling diode , RTD） 为基础的单片太赫兹集成电路 （TMIC） 的高功率 辐射源具有室温工作、 高度集成化、 体积小、 功耗小、 频率高、 成本低等优势 ， 成为最有潜力的集成太赫兹辐射源。

[0003] 共振隧穿二极管的峰谷电压比 （AV=V _P -V _v ） 和峰谷电流比 （AI=I _P -I _V ） 的性 能直接影响单片太赫兹集成电路辐射源的功率 输出。 峰谷电压比和峰谷电流比 越高， 单片太赫兹集成电路辐射源的功率输出越大， 它们之间的关系大体可用 以下公式来表示，

[0004] P output max=（3/l6）（AI）（AV）。

[0005] 用于制备该器件的磷化铟基晶圆材料的双势垒 量子阱结构对共振隧穿二极管的 峰谷电压比 （AV） 和峰谷电流比 （AI） 有直接影响。 常用的 InP基用于制备 RTD 器件晶圆具有的双势垒量子阱结构一般由两层 未掺杂的 AlAs材料作为势垒层， 具有较宽的带间隙 （Eg=2.16eV， 室温条件下） ， 而未掺杂的 InGaAs材料作为势 阱层， 具有较窄的带间隙 （Eg=0.71eV， 室温条件下） ， 从而形成双势垒量子阱 结构。 这种结构在不同工作偏压下的导带位置变化及 其相应的 RTD器件的 I-V曲 线响应电流的增加是有限的。

发明概述

技术问题

[0006] 本发明的目的在于提供一种高峰谷电流比的共 振隧穿二极管晶圆结构及相应的 制备方法， 旨在解决现有的 RTD在不同工作偏压下的导带位置变化及响应电 流 的增加有限的技术问题。

问题的解决方案

技术解决方案

[0007] 为实现上述发明目的， 本发明采用的技术方案如下：

[0008] 本发明提供了一种共振隧穿二极管晶圆结构， 包括层叠设置的收集层、 双势垒 量子阱结构和发射层， 所述双势垒量子阱结构包括依次层叠设置的第 一 AlAs势 垒层、 第一 InGaAs势阱层、 第二 InGaAs势阱层和第二 AlAs势垒层， 且所述第一 I nGaAs势阱层和所述第二 InGaAs势阱层之间设置有 InAs亚势阱层；

[0009] 其中， 所述第一 AlAs势垒层靠近所述收集层， 所述第二 AlAs势垒层靠近所述发 射层； 或所述第一 AlAs势垒层靠近所述发射层， 所述第二 AlAs势垒层靠近所述 收集层。

[0010] 本发明还提供了上述共振隧穿二极管晶圆结构 的制备方法， 包括如下步骤：

[0011] 提供衬底；

[0012] 利用微纳加工技术在所述衬底上生成上述共振 隧穿二极管晶圆结构的所述收集 层、 所述双势垒量子阱结构和所述发射层。

发明的有益效果

有益效果

[0013] 本发明提供的共振隧穿二极管晶圆结构中， 因在第一 InGaAs势阱层和所述第二 InGaAs势阱层之间设置有 InAs亚势阱层， 而 InAs具有比 InGaAs更窄的带间隙 （E g=0.36eV, 室温条件下） ， 从而形成具有亚势阱层的双势垒量子阱结构， 增加 的 InAs亚势阱层形成的 InGaAs-InAs-InGaAs三层结构减少了电子有效质量， 从而 增加了量子约束束缚态之间的能量间隔， 同时也减少了量子阱的基态能量。 因 此， 在相同工作偏压下， 有更多的电子实现迁移， 电流响应更大， 增加了峰谷 电流比值 (AI)， 同时增加的亚势阱层里的谐振能级也增加了器 件的偏置工作电压 ， 增大峰谷电压比值 (AV)。 另外， InAs亚势阱层的压缩应变抵消了 AlAs拉伸应 变， 这个特性也许能成为发展多层 RTD异质结构重要的考虑因素。

[0014] 本发明提供的上述共振隧穿二极管晶圆结构的 制备方法， 利用微纳加工技术在 所述衬底上生成上述共振隧穿二极管晶圆结构 ， 方法简单易行， 成本低， 最终 制得的共振隧穿二极管晶圆结构， 在相同工作偏压下， 有更多的电子实现迁移 ， 电流响应更大， 增加了峰谷电流比值 (AI)， 同时增加的亚势阱层里的谐振能级 也增加了器件的偏置工作电压， 增大峰谷电压比值 (AV)。

对附图的简要说明

附图说明

[0015] 图 1为双势垒量子阱结构图； 其中 (a) 为现有技术共振隧穿二极管的双势垒量 子阱结构， (b) 为是本发明的共振隧穿二极管晶圆结构中具有 InAs亚势阱层的 双势垒量子阱结构；

[0016] 图 2为共振隧穿二极管在不同偏置工作电压下， 其双势垒量子阱结构能带的变 化原理图；

[0017] 图 3是本发明实施例 1的共振隧穿二极管在不同偏置工作电压下， 其具有 InAs亚 势阱层的双势垒量子阱结构能带的变化图；

[0018] 图 4是本发明实施例 1的共振隧穿二极管的横截面层结构图；

[0019] 其中， 附图标记说明如下：

[0020] 1-双势垒量子阱结构， 11-第二 AlAs势垒层， 12 -第二 InGaAs势阱层， 13-InAs亚 势阱层， 14 -第一 InGaAs势阱层， 15 -第一 AlAs势垒层， 2 -收集层， 21 -第三 InGaA s掺杂层， 22 -第四 InGaAs掺杂层， 3 31 -第二 InGaAs掺杂层， 32 -第一 InGaAs掺杂 层， 4 -第二间隔层， 41 -第六 InGaAs掺杂层， 42 -第二 InGaAs间隔层， 5 -第一间隔 层， 51第一 InGaAs间隔层， 52 -第五 InGaAs掺杂层， 6 -缓冲层， 7-InP衬底。 发明实施例

本发明的实施方式

[0021] 为了使本发明的目的、 技术方案及优点更加清楚明白， 以下结合附图及实施例 ， 对本发明进行进一步详细说明。 应当理解， 此处所描述的具体实施例仅仅用 以解释本发明， 并不用于限定本发明。

[0022] 在本发明的描述中， 需要理解的是， 术语“第一”、 “第二”仅用于描述目的， 而 不能理解为指示或暗示相对重要性或者隐含指 明所指示的技术特征的数量。 由 此， 限定有“第一”、 “第二”的特征可以明示或者隐含地包括一个 或者更多个该特 征。 在本发明的描述中， “多个”的含义是两个或两个以上， 除非另有明确具体的 限定。

[0023] 一方面， 本发明实施例提供一种共振隧穿二极管晶圆结 构， 包括层叠设置的收 集层、 双势垒量子阱结构和发射层， 所述双势垒量子阱结构包括依次层叠设置 的第一 AlAs势垒层、 第一 InGaAs势阱层、 第二 InGaAs势阱层和第二 AlAs势垒层 ， 且所述第一 InGaAs势阱层和所述第二 InGaAs势阱层之间设置有 InAs亚势阱层

[0024] 其中， 所述第一 AlAs势垒层靠近所述收集层， 所述第二 AlAs势垒层靠近所述发 射层； 或所述第一 AlAs势垒层靠近所述发射层， 所述第二 AlAs势垒层靠近所述 收集层。

[0025] 本发明实施例提供的共振隧穿二极管的晶圆结 构中， 因在第一 InGaAs势阱层和 所述第二 InGaAs势阱层之间设置有 InAs亚势阱层， 而 InAs具有比 InGaAs更窄的 带间隙 （Eg=0.36eV， 室温条件下） ， 从而形成具有亚势阱层的双势垒量子阱结 构， 增加的 InAs亚势阱层形成的 InGaAs-InAs-InGaAs三层结构 （见图 lb） 相对于 现有双势垒量子阱结构 （见图 la） ， 减少了电子有效质量， 从而增加了量子约束 束缚态之间的能量间隔， 同时也减少了量子阱的基态能量。 因此， 在相同工作 偏压下， 有更多的电子实现迁移， 电流响应更大， 增加了峰谷电流比值（AI）， 同 时增加的亚势阱层里的谐振能级也增加了器件 的偏置工作电压， 增大峰谷电压 比值（AV）。 另外， InAs亚势阱层的压缩应变抵消了 AlAs拉伸应变， 这个特性也 许能成为发展多层 RTD异质结构重要的考虑因素。

[0026] 为了更清楚地描述本发明实施例， 在本实施例的后续具体描述中， 一般指所述 第一 AlAs势垒层靠近所述发射层， 所述第二 AlAs势垒层靠近所述收集层。

[0027] 具体地， RTD器件在 DC直流偏压下的工作模式以及负阻区的形成过� ��可用图 2 RTD器件的双势垒量子阱结构能带的变化的简图 表示。 图 2 (a) - (e) 表示在不 同偏压下， RTD器件双势垒量子阱结构能带的变化， 各个阶段的 I-V直流响应在 最后图 2 (f) 中一一对应。 本发明的共振隧穿二极管晶圆结构， 在增加了亚势阱 层以后， 图 2 (f) 中峰电流的位置可从 c位置变化到 c’的位置。 具体原理如下：

[0028] 图 2 (a) 当没有直流偏压的情况下 (Vbias = 0V) ， 发射区的费米能级 (E _fe ) 和接收区的费米能级 (E _FC ) 在共振能级 (Erl和 Er2) 对齐。 在这种情况下， 因 为热平衡， 没有电流的流动。

[0029] 图 2 (b) 当在接收区加入一个小的偏置电压 (Vbias > 0V) ， 势阱中的能级往 下移。 当第一个共振能级 (Erl) 下降到发射区的费米能级处， 电子就能穿过阻 碍结构， 电流就会增加。

[0030] 图 2 (c) 当偏置电压继续增加的时候， 在某个偏置点 (峰值电压 Vp) ， 第一个 共振能级 (Erl) 下降到发射区导带 ( _{E CE} ) 的底端。 电流在这个偏置电压点达 到最大值 (Ip) 。

[0031] 图 2 (d) 当偏置电压进一步增加， 第一个共振能级 (Erl) 下降到发射区导带

(E _CE ) 的底端以下， 电流开始减小， 负阻区 (NDR， negative differential resistance) 开始形成。

[0032] 图 2 (e) 当偏置电压再进一步增加的时候， 第二个共振能级 (Er2) 继续下移 ， 从而形成另一个电子遂穿过程， 热发射电子的增加引起阻碍层里电流的迅速 增加。 电流又开始增加的这个点的偏置电流是峰谷电 压 (Vv) 。

[0033] 本发明实施例中， 创新性地在现有 InGaAs作为势阱层的双势垒量子阱结构 (如 图 la所示) 基础上额外添加了一层 InAs亚势阱层 (如图 lb所示) ， 此处的 InAs也 未经掺杂， InAs具有比 InGaAs更窄的带间隙 (Eg=0.36eV， 室温条件下) ， 从而 形成具有亚势阱层的双势垒量子阱结构。 增加的亚势阱层形成 InGaAs-InAs-InGa As三层结构减少了电子有效质量， 从而增加了量子约束束缚态之间的能量间隔 ， 同时也减少了量子阱的基态能量。 因此， 在相同工作偏压下， 有更多的电子 实现迁移， 电流响应更大， 增加了峰谷电流比值 (AI)， 同时增加的亚势阱层里的 谐振能级也增加了器件的偏置工作电压， 增大峰谷电压比值 (AV)。

[0034] 进一步地， 本发明实施例的共振隧穿二极管中， 所述 InAs亚势阱层的厚度为 10 -45 A。 所述第一11^八 ₈ 势阱层的厚度为10-25人； 所述第二 InGaAs势阱层的厚度 为 10-25 A， 当势阱层厚度太厚时， 峰电压 Vp会向左移动， 而在本发明实施例的 所述厚度范围内更有益于将 Vp保持在合适的范围。

[0035] 进一步地， 所述第一 AlAs势垒层的厚度为 10-25人； 所述第二 AlAs势垒层的厚 度为 10-25人， 当势垒层厚度太厚时， 峰电流密度会减少， 而在本发明实施例的 所述厚度范围内更有益于将峰电流密度保持在 较高水平。

[0036] 进一步地， 所述发射层包括 Si掺杂浓度为 2-3x10 ¹⁹ cm ¹

的第一 InGaAs掺杂层和 Si掺杂浓度为 2-3x 10 ¹⁸ cm ¹ 的第二 InGaAs掺杂层， 所述 收集层包括 Si掺杂浓度为 2-3x10 ¹⁹ cm ¹ 的第三 InGaAs掺杂层和 Si掺杂浓度为 2-3 xlO ¹⁸ cm - ¹ 的第四 InGaAs掺杂层； 其中， 所述第二 InGaAs掺杂层和第四 InGaAs掺 杂层靠近所述双势垒量子阱结构。

[0037] 进一步地， 所述第二 InGaAs掺杂层的厚度为 800~ 1000人， 第四 InGaAs掺杂层的 厚度为 800~1000 A 和 /或

[0038] 所述第一 AlAs势垒层靠近所述发射层， 所述第二 AlAs势垒层靠近所述收集层， 且所述第一 InGaAs掺杂层的厚度为 2000~4000

A， 第三 InGaAs掺杂层的厚度为 350~450人， 以上四层厚度的选取范围可满足收 集区 /发射区高掺杂浓度的需求， 有利于电子的遂穿与电流的导通。

[0039] 进一步地， 所述第一 AlAs势垒层靠近所述发射层， 所述第二 AlAs势垒层靠近所 述收集层； 所述发射层与所述双势垒量子阱结构之间设置 有第一间隔层， 所述 收集层与所述双势垒量子阱结构之间设置有第 二间隔层。 第一间隔层和第二间 隔层的作用主要是隔离发射层 /接收层与未掺杂的双势垒区。

[0040] 进一步地， 为了使发射层川女集层与未掺杂的双势垒区隔 离效果更好， 所述第 一间隔层包括 Si掺杂浓度为 2-5x10 ¹⁶ cm ¹

的第五 InGaAs掺杂层和未掺杂的第一 InGaAs间隔层， 所述第二间隔层包括 Si掺 杂浓度为 2-5x10 ¹⁶ cm ¹ 的第六 InGaAs掺杂层和未掺杂的第二 InGaAs间隔层； 其 中， 所述第一 InGaAs间隔层和第二 InGaAs间隔层靠近所述双势垒量子阱结构。 更优选地， 所述第一 InGaAs间隔层的厚度为 20-50人， 所述第二 InGaAs间隔层的 厚度为 20-50 A。 [0041] 进一步地， 所述第五 InGaAs掺杂层的厚度为 500-1200人， 所述第六 InGaAs掺杂 层的厚度为 500- 1200 A， 第一 InGaAs间隔层和第五 InGaAs掺杂层的厚度组成的 第一间隔层足以减少第四 InGaAs掺杂层掺杂渗透到第二 AlAs势垒层， 可防止高 掺杂浓度层对势垒层的掺杂浓度的扩散。 同样， 第二 InGaAs间隔层和第六 InGaA s掺杂层的厚度组成的第二间隔层足以减少第� � InGaAs掺杂层掺杂渗透到第一 A1 As势垒层， 也可防止高掺杂浓度层对势垒层的掺杂浓度的 扩散。

[0042] 进一步地， 所述第一 AlAs势垒层靠近所述发射层， 所述第二 AlAs势垒层靠近所 述收集层， 所述发射层与所述双势垒量子阱结构的相对面 设置有 InP衬底。

[0043] 进一步地， 为防止 InP衬底上面一层的掺杂渗透到衬底中， 所述 InP衬底与所述 发射层之间还设置有缓冲层。 优选地， 所述缓冲层为未掺杂的 InP层或未掺杂的 I nAlAs层。 更进一步地， 所述缓冲层的厚度为 2000人， 该厚度足以杜绝上面一层 高浓度掺杂层掺杂浓度的扩散。

[0044] 另一方面， 本发明实施例还提供了上述共振隧穿二极管晶 圆结构的制备方法， 包括如下步骤：

[0045] S01： 提供衬底；

[0046] S02： 利用微纳加工技术在所述衬底上生成上述共振 隧穿二极管晶圆结构的所 述收集层、 所述双势垒量子阱结构和所述发射层。

[0047] 本发明实施例提供的上述共振隧穿二极管晶圆 结构的制备方法， 利用微纳加工 技术在衬底上生成上述共振隧穿二极管晶圆结 构， 该方法简单易行， 成本低， 最终制得的共振隧穿二极管晶圆结构， 在相同工作偏压下， 有更多的电子实现 迁移， 电流响应更大， 增加了峰谷电流比值 (AI)， 同时增加的亚势阱层里的谐振 能级也增加了器件的偏置工作电压， 增大峰谷电压比值 (AV)。

[0048] 本发明实施例还提供一种含有本发明上述共振 隧穿二极管晶圆结构的共振隧穿 二极管； 该共振隧穿二极管含有 InGaAs-InAs-InGaAs三层结构的双势垒量子阱结 构， 可减少了电子有效质量， 从而增加了量子约束束缚态之间的能量间隔， 同 时也减少了量子阱的基态能量， 使共振隧穿二极管具有高峰谷电流比。

[0049] 本发明实施例还提供一种单片太赫兹集成电路 辐射源， 该单片太赫兹集成电路 辐射源包括本发明实施例的上述共振隧穿二极 管。 本发明实施例提供的单片太 赫兹集成电路辐射源， 因含有本发明特有的共振隧穿二极管， 该共振隧穿二极 管在相同工作偏压下， 有更多的电子实现迁移， 电流响应更大， 增加了峰谷电 流比值 (AI)， 同时增加的亚势阱层里的谐振能级也增加了器 件的偏置工作电压， 增大峰谷电压比值 (AV)， 因此该单片太赫兹集成电路辐射源与现有技术 相比具 有更小的功耗和成本。

[0050] 实施例 1

[0051] 图 4为具有亚势阱层的双势垒量子阱结构的磷化� �晶圆制备形成的 RTD器件的 横截面层结构， 各层如表 1所示。

[0052] 表 1

[]

[]

[表 1]

[0053] 制备方法包括： 首先按照表 1所提供的层厚度及掺杂浓度与顺序从下往上� �用 MBE （分子束外延技术） 生长磷化铟基晶圆， 从下往上分别为 InP衬底层， InP缓 冲层或 InGaAs缓冲层， 重度掺杂的 n ⁺⁺ -InGaAs层和轻度掺杂的 n ⁺ -InGaAs层 （作 为发射层 Afe集层， 本实施例优选为发射层， 其 n -InGaAs层上沉积金属形成金 属接触， 以放置工作偏压电极） ， 更轻度掺杂的 InGaAs层和未掺杂的 InGaAs层 作为间隔层， 双势垒量子阱结构 （包括两层 u-AlAs势垒层、 两层 u-InGaAs势阱层 、 一层 u-InAs亚势阱层） ， 双势垒量子阱结构上面的四层结构与其下四层 结构形 成对称结构， 具有相应的相同的参数及作用， 在最上一层为重度掺杂的 n

-InGaAs层 （可作为发射层 Afe集层， 本实施例优选为收集层， 其上沉积金属形成 金属接触， 以放置工作偏压电极） ， 这样可在两极加正负工作偏压。 此后使用 微纳加工过程形成图 4所示 RTD器件结构。 具体微纳加工过程为首先在第一层 n -InGaAs层上特定的区域面上沉积金属， 形成金属欧姆接触。 随后利用酸湿法刻 蚀腐蚀直到最上层 n ⁺ MnGaAs层， 并在其表面上特定的区域面上沉积金属， 形成 金属欧姆接触。 最后进行第二次湿法刻蚀腐蚀至无掺杂的 InP衬底， 从而隔离相 邻的器件， 隔绝器件之间由于导电层互联而造成的影响。

[0054] 图 3呈现了该实施例 RTD器件在不同工作偏压下， 具有亚势阱层的双势垒量子 阱结构能带能级的变化。 和图 2的双势垒量子阱结构能带能级的变化相比较� � 在 峰值电压 Vp偏压下， 由于亚势阱层的加入， 使更多的电子实现渡越， 从而使峰 值电流 Ip的位置从 c增加到 c’， 如图 2 （f） 所示。 另外 InAs层压缩应变抵消了 AlAs 拉伸应变， 这个特性也许能成为发展多层 RTD异质结构重要的考虑因素。

[0055] 以上仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在本发明的精神 和原则之内所作的任何修改、 等同替换和改进等， 均应包含在本发明的保护范 围之内。