Halbleiterbauelement sowie zugehöriges Herstellungsverfahren

Die vorliegende Erfindung bezieht sich auf ein Halbleiterbau¬ element sowie ein zugehöriges Herstellungsverfahren und ins¬ besondere auf einen Feldeffekttransistor mit einem sogenann¬ ten High-k-Gate-Dielektrikum mit verringerten Streufeldern (fringing fields) .

In der Halbleitertechnik besteht grundsätzlich das Bedürfnis, eine steigende Anzahl von Bauelementen in einer integrierten Schaltung bei verringerter Fläche zu realisieren, um bei¬ spielsweise die Kosten zu senken und andererseits die elek- trischen Eigenschaften zu verbessern. Insbesondere bei in integrierten Schaltungen (Integrated Circuits, IC) verwende¬ ten Halbleiterbauelementen, wie beispielsweise Feldeffekt¬ transistorstrukturen, werden daher jeweilige Kanallängen zunehmend verringert, wobei mittlerweile Kanallängen weit unterhalb von 100 nm erreicht werden.

In heutigen und zukünftigen CMOS-Technologien haben daher parasitäre Kapazitäten, wie beispielsweise derartige „Frin- ge„-Kapazitäten zwischen einem Transistor-Gate und den Sour- ce-/Draingebieten oder zwischen einem Gate und den Source- /Drainkontakten aber auch zwischen benachbarten Gates bzw. Steuerschichten einen negativen Einfluss, insbesondere auf die Wechselstromeigenschaften und den Leistungsverbrauch der Halbleiterbauelemente. Insbesondere können auch die parasitä- ren Kapazitäten zwischen einem High-k-Gate-Dielektrikum und den Source-/Draingebieten sowie den Source-/Drainkontakten einen starken negativen Einfluss auf die Leistungsfähigkeit bzw. Performance der Halbleiterbauelemente haben.

Herkömmliche Halbleiterbauelemente verwenden üblicherweise

Spacer aus Siliziumoxid oder Siliziumnitrid. Ein wesentlicher Nachteil dieser Materialien sind jedoch die hohen Dielektri-

zitätskonstanten von ca. k = 4 für Oxid und k = 7 bis 8 für Nitrid, was sich negativ in den parasitären Kapazitäten be¬ merkbar macht. Über den Transistor wird üblicherweise ein dünner Nitridfilm abgeschieden, der als Diffusionsbarriere zum Schutz der Halbleiterbauelemente gegen Metall-Kontamina¬ tionen oder andere Umwelteinflüsse dient. Diese Nitridschicht kann auch gezielt zur Einstellung eines bestimmten mechani¬ schen Stresses bzw. einer mechanischen Beanspruchung auf das Halbleiterbauelement genutzt werden, wodurch sich eine Mobi- lität von Ladungsträgern und somit wiederum die elektrischen Eigenschaften des Halbleiterbauelements gezielt beeinflussen lassen.

Für das darüberliegende Zwischendielektrikum wird üblicher- weise BPSG (Bor-Phosphorsilikatglas) oder PSG (Phosphorsili¬ katglas) mit einer Dielektrizitätskonstante von ca. k = 4 verwendet. Alle diese Materialien tragen jedoch stark zu den parasitären Kapazitäten bei.

Zur Vermeidung derartiger parasitärer Kapazitäten ist bei¬ spielsweise aus der Druckschrift US 6 093 612 ein MOSFET sowie ein zugehöriges Herstellungsverfahren bekannt, bei dem sogenannte Luftspalt-Spacer an den Seitenwänden eines Gate¬ stapels ausgebildet sind.

Figur 1 zeigt eine vereinfachte Schnittansicht eines derarti¬ gen herkömmlichen MOSFETs, wobei in einem Halbleitersubstrat 100 voneinander beabstandete Source-/Draingebiete S, D zum Festlegen eines Kanalgebiets ausgebildet sind. An der Ober- fläche des Kanalgebiets ist ein Gate-Dielektrikum 103a ausge¬ bildet, an dessen Oberfläche ein Gatestapel mit zumindest einer Steuerschicht 105a ausgebildet ist. An den Seitenwänden des Gatestapels ist ferner eine Spacerstruktur ausgebildet, die jeweils einen Luftspalt-Spacer 104a aufweist, wodurch die vorstehend beschriebenen Streufelder und die damit einherge¬ henden parasitären Kapazitäten wesentlich verringert werden können. Ferner sind Kontakt-Spacer 109a und 109b zum An-

schließen der Source-/Draingebiete S und D sowie zugehörige Kontaktvias 113 zu einer Metallisierungsschicht 114 vorhan¬ den, die an der Oberfläche eines Zwischendielektrikums 112 ausgebildet ist. Obwohl auf diese Weise die Streufelder sowie die zugehörigen parasitären Kapazitäten wesentlich verringert werden können, ist eine derartiges Halbleiterbauelement, insbesondere aufgrund seiner schwierigen Kontaktierung und der komplexen Ätzvorgänge sehr teuer in der Herstellung.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Halblei¬ terbauelement sowie ein zugehöriges Herstellungsverfahren zu schaffen, mit dem auf kostengünstige Art und Weise die elek¬ trischen Eigenschaften verbessert und weiterhin Streufelder und parasitäre Kapazitäten verhindert werden können.

Erfindungsgemäß wird diese Aufgabe hinsichtlich des Halblei¬ terbauelements durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Herstellungsverfahrens durch die Maßnahmen des Patentanspruchs 11 gelöst.

Insbesondere durch die Verwendung von jeweils einem Abschat- tungs-Spacer innerhalb der Spacerstruktur, der zumindest einen Bodenbereich des Luftspalt-Spacers abschattet, können bei verringerten Kosten die elektrischen Eigenschaften weiter verbessert und insbesondere die parasitären Kapazitäten sowie die zugehörigen Streufelder weiter verringert werden.

Vorzugsweise erstreckt sich der Abschattungs-Spacer bogenför¬ mig von einem oberen Bereich der Steuerschicht bis zur Ober- fläche des Trägersubstrats. Der Abschattungs-Spacer und/oder der Luftspalt-Spacer ragen hierbei bezogen auf die Oberfläche des Trägersubstrats über die Steuerschicht hinaus. Dadurch ergibt sich eine optimale Verringerung der von der Steuer¬ schicht ausgehenden Streufelder bzw. "fringing fields".

Die Spacerstruktur kann ferner einen Schutz-Spacer aufweisen, der unmittelbar an den Seitenwänden des Gate-Dielektrikums

und der Steuerschicht ausgebildet ist, wodurch eine An- schluss-Dotierung ermöglicht ist.

Vorzugsweise besteht das Gate-Dielektrikum aus einem High-k- Dielektrikum, wie z.B. HfO ₂ , ZrÜ2 oder AI2O3. In gleicher Weise können auch deren Silikate und Nitrate sowie ternäre oder quarternäre Verbindungen aus Hf, Zr, Al, Si, N und O verwendet werden, wodurch insbesondere für Sub-100-Nanometer- Halbleiterbauelemente eine ausreichende kapazitive Kopplung bei minimalen Leckströmen realisiert werden kann.

Vorzugsweise wird für das Trägersubstrat und die Steuer¬ schicht ein Ξilizium-Halbleitermaterial verwendet und an der Oberfläche der Source-/Draingebiete sowie der Steuerschicht eine selbstjustierende Halbleiter-Metallverbindung, insbeson¬ dere ein Silizid, ausgebildet, wodurch sich die elektrischen Eigenschaften des Halbleiterbauelements weiter verbessern lassen und darüber hinaus eine Kontaktierung vereinfacht wird.

Ferner kann an der Oberfläche des Gatestapels und der Spacer- struktur sowie des Trägersubstrats eine dielektrische Diffu¬ sionsbarrierenschicht ausgebildet werden, die aus dem glei¬ chen Material wie der Abschattungs-Spacer besteht und vor- zugsweise SiC oder SiCN aufweist.

Vorzugsweise wird für das Zwischendielektrikum ein Low-k- Material und insbesondere SiCOH verwendet. Dadurch können die Streufelder sowie die zugehörigen parasitären Kapazitäten weiter verringert werden, wodurch sich die elektrischen Ei¬ genschaften insbesondere für Halbleiterbauelemente mit einer Kanallänge unterhalb von 100 nin wesentlich verbessern lassen.

Hinsichtlich des Verfahrens zur Herstellung eines Halbleiter- bauelements wird nach dem Vorbereiten des Trägersubstrats ein Gate-Dielektrikum, eine Steuerschicht und eine Maskenschicht an der Oberfläche des Trägersubstrats ausgebildet und an-

schließend unter Verwendung der strukturierten Maskenschicht ein Gatestapel ausgebildet. An den Seitenwänden des Gatesta¬ pels werden daraufhin Opfer-Spacer ausgebildet und auf eine Höhe unterhalb der Höhe des Gatestapels zurückgebildet und ferner ein Abschattungs-Spacer an den Seitenwänden des Gate¬ stapels und an der Oberfläche des rückgebildeten Opfer- Spacers ausgebildet. Nach dem Durchführen einer Source- /Drain-Dotierung und dem zumindest teilweisen Entfernen der Maskenschicht zum zumindest teilweisen Freilegen des Opfer- Spacers wird zum Ausbilden eines Luftspalt-Spacers der Opfer- Spacer entfernt, wodurch sich die verbesserten elektrischen Eigenschaften des Halbleiterbauelements ergeben.

Vorzugsweise wird als Opfer-Spacer ein zersetzbares Material, insbesondere Polyester, Polyether wie Polyethylenglykol,

Polypropylenglykol, Polyethylenoxid oder Polypropylenoxid, Polyacrylate, Polymethacrylate, Polyacetale, Polyketale, Polycarbonate, Polyurethane, Polyetherketone, cycloaliphati- sche Polymere wie Polynorbornen, aliphatische Polyamide, Novolake, Polyvinylphenole und Epoxy-Verbindungen sowie Co- oder Ter-Polymere ganzflächig abgeschieden und mittels aniso¬ troper Ätzung als Opfer-Spacer ausgebildet. Durch eine ther¬ mische Behandlung bei 35O ⁰ C bis 45O ⁰ C kann demzufolge der Opfer-Spacer zersetzt und über die freigelegte Öffnung ein Ausgasen der Zersetzungsprodukte durchgeführt werden, wobei gleichzeitig eine Aktivierung der Source-/Draingebiete er¬ folgt. Ein derartiges Verfahren ist daher sehr effektiv und besonders kostengünstig.

In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.

Die Erfindung wird nachstehend an Hand eines Ausführungsbei¬ spiels unter Bezugnahme auf die Zeichnung näher beschrieben.

Es zeigen:

Figur 1 eine vereinfachte Schnittansicht eines herkömmli¬ chen Halbleiterbauelements; und

Figuren 2A bis 2G vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung eines erfindungsgemäßen Halbleiterbauelements.

Figuren 2A bis 2G zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Verfahrensschritte bei der Herstellung eines erfindungsgemäßen Halbleiterbauelements.

Zur Realisierung insbesondere von Sub-IQO-Nanometer- Halbleiterbauelementen, bei denen eine Kanallänge weit unter- halb von 100 nm liegt, werden vorzugsweise sogenannte High-k- Dielektrika bzw. dielektrische Materialien mit hohem k-Wert bzw. hoher Dielektrizitätskonstante als Gate-Dielektrikum verwendet. Eine physikalische Dicke dieses Gate-Dielektrikums ergibt sich hierbei aus der sogenannten "Äquivalenz-Oxid- dicke" EOT (Equivalent Oxid Thickness) , welche sich auf SiO ₂ als Referenzmaterial bezieht. Halbleiterbauelemente mit glei¬ cher äquivalenter Oxiddicke haben die gleiche Koppelkapazität zum Kanalgebiet und verhalten sich damit weitgehend gleich.

Die äquivalente Oxiddicke wird hierbei durch die Beziehung festgelegt

EOT = (k _o /k) x Tphy _S ,

wobei ko die Dielektrizitätskonstante von Siliziumdioxid ist und ca. 3,9 beträgt, während k die Dielektrizitätskonstante des jeweils verwendeten High-k-Materials bezeichnet und T _phys eine tatsächliche physikalische Schichtdicke des Gate- Dielektrikums darstellt.

Mit zunehmender Dielektrizitätskonstante kann demzufolge eine tatsächliche Schichtdicke des Gate-Dielektrikums wesentlich vergrößert werden, wodurch insbesondere ein Tunnel-Leckstrom

vom Gate in das Substrat bzw. Kanalgebiet wesentlich verrin¬ gert wird.

Basierend auf dieser Erkenntnis werden vorzugsweise die in Tabelle 1 dargestellten High-k-Materialien zur Realisierung des Gate-Dielektrikums verwendet und mit einer entsprechenden Schichtdicke abgeschieden.

Tabelle 1

High-k-Material k-Wert ( ca . )

HfO ₂ 20-30

HfSiO ₄ 10 - 14 HfSiN

HfON

HfSiON

HfAlO 10 - 25

ZrO ₂ 22 - 28 ZrAlO

ZrSiO ₄ 10 - 15

ZrSiON

La ₂ O ₃ 20

LaAlO ₃ 20 - 30 LaSiO

CeO2 15 - 25

CeHfO ₄ 10 - 20

Pr ₂ O ₃ 30

PrAlO 9 - 15 Y ₂ O ₃ 8 - 12

Gd ₂ O ₃ 11 - 14

Yb ₂ O ₃ 12 - 132

Al ₂ O ₃ 8 - 12

Ta ₂ O ₅ 25 - 45 TiO ₂ 80 -100

In Tabelle 1 stellen insbesondere HfO ₂ , ZrO ₂ und/oder Al ₂ O ₃ sowie deren Silikate und Nitrate oder ternäre und quarternäre Verbindungen aus Hf, Zr, Al, Si, N und 0 bevorzugte Kandida¬ ten für das Gate-Dielektrikum dar. In allen in Tabelle 1 genannten Materialien ist die genaue chemische Zusammenset¬ zung abhängig von den Verhältnissen der abgeschiedenen Mengen der einzelnen Komponenten. Die angegebenen k-Werte hängen daher von den verwendeten Quellenmaterialien und den Abschei¬ deprozessen ab und variieren zum Teil erheblich.

Grundsätzlich sind jedoch eine Vielzahl von weiteren soge¬ nannten High-k-Materialien denkbar, wie auch Kombinationen verschiedener High-k-Schichten miteinander oder Schichtfolgen bestehend aus Siliziumdioxid oder Siliziumnitrid und einer oder mehrerer High-k-Schichten.

Zur Vergleichbarkeit sei darauf hingewiesen, dass das übli¬ cherweise als Referenzmaterial verwendete SiO ₂ eine Dielek¬ trizitätskonstante von k = 3,9 aufweist. Unter High-k- Materialien werden daher Materialien verwendet, deren Dielek¬ trizitätskonstante k größer 8 ist und insbesondere in einem Bereich von k = 10 bis 30 liegt.

Andererseits werden unter sogenannten Low-k-Materialien nach- folgend Materialien bezeichnet, deren Dielektrizitätskonstan¬ te k kleiner 3 ist.

Die Dielektrizitätskonstante von Luft stellt hierbei den in der Praxis realisierbaren kleinsten Wert dar und beträgt etwa k = 1. Als weiteres Low-k-Material ist beispielsweise mittels eines chemischen Abscheideverfahrens (CVD, Chemical Vapor Deposition) abgeschiedenes SiCOH bekannt, wie es bei den Herstellern als "Black Diamond™", „Coral™", „Aurora™" usw. vertrieben wird.

Gemäß Figur 2A wird zunächst ein Trägersubstrat 1, welches beispielsweise ein Halbleitermaterial und vorzugsweise ein

einkristallines Silizium-Halbleitermaterial aufweist, vorbe¬ reitet. Hierbei erfolgen beispielsweise die Definition von Dotier-Wannen sowie das Festlegen von aktiven Bereichen mit¬ tels beispielsweise flacher Grabenisolation (STI, Shallow Trench Isolation) .

Nach einem derartigen Vorbereiten des Trägersubstrats 1 er¬ folgt zunächst ein Ausbilden eines Gate-Dielektrikums 2 an der Oberfläche des Trägersubstrats 1, wobei vorzugsweise eines der vorstehend beschriebenen High-k-Materialien ganz¬ flächig abgeschieden wird. Beispielsweise wird mittels eines chemischen Dampfabscheideverfahrens (CVD, Chemical Vapor Deposition oder MOCVD, Metal Organic Vaporphase Deposition) , einer Atomlagenabscheidung (ALD, Atomic Layer Deposition) , eines Sputterverfahrens (PVD, Physical Vapor Deposition) oder mittels ähnlicher Verfahren das Gate-Dielektrikum 2 an der Oberfläche des Trägersubstrats 1 vorzugsweise konform abge¬ schieden, wobei optional ein chemisches Reinigen vorab durch¬ geführt werden kann.

Anschließend wird eine Steuerschicht 3 an der Oberfläche des Gate-Dielektrikums 2 ausgebildet, wobei beispielsweise ein Halbleitermaterial und insbesondere polykristallines Silizium wiederum mittels eines Abscheideverfahrens ganzflächig ausge- bildet wird. Hierbei kann bereits zu diesem frühen Zeitpunkt die Steuerschicht 3 beispielsweise durch ein in-situ- Dotierverfahren als elektrisch leitende Schicht ausgebildet werden, wobei sie jedoch im vorliegenden bevorzugten Ausfüh¬ rungsbeispiel erst zu einem späteren Zeitpunkt in eine elek- trisch leitende Schicht umgewandelt wird.

Abschließend wird eine Maskenschicht 4 an der Oberfläche der Steuerschicht 3 ausgebildet und strukturiert, wobei vorzugs¬ weise Siliziumdioxid als Hartmaskenschicht mittels eines CVD- Verfahrens abgeschieden und anschließend mittels eines foto- lithografischen Verfahrens strukturiert wird.

Unter Verwendung der strukturierten Maskenschicht 4 wird nunmehr ein Gatestapel bestehend aus dem Gate-Dielektrikum 2, der Steuerschicht 3 und der Hartmaskenschicht 4 ausgebildet, wobei beispielsweise Standardätzverfahren und insbesondere anisotrope Ätzverfahren verwendet werden. Nach dem Ausbilden des Gatestapels kann optional ein Schutz-Spacer 5 vorzugswei¬ se aus Siliziumdioxid unmittelbar an den Seitenwänden des Gatestapels ausgebildet und eine Anschluss-Dotierung zum Erzeugen von Anschluss-Dotiergebieten LDD (Lightly Doped Drain) unter Verwendung des Gatestapels und der Schutz-Spacer 5 als Maske durchgeführt werden. Beispielsweise wird hierbei eine Siliziumdioxidschicht konform mittels eines CVD- Verfahrens ganzflächig abgeschieden und anschließend mittels eines anisotropen, d.h. gerichteten Ätzverfahrens, so lange zurückgeätzt, bis lediglich an den Seitenwänden des Gatesta¬ pels die üblichen Spacerformen entstehen. Alternative kann dieser Schutz-Spacer 5 auch mittels eines thermischen Verfah¬ rens, z.B. einer thermischen Oxidation, selektiv an den Sei¬ tenwänden des Gatestapels bzw. der Steuerschicht 3 ausgebil- det werden. Die Anschluss-Dotiergebiete LDD (Lightly Doped

Drain) werden hierbei vorzugsweise mittels Ionenimplantation ausgebildet.

Gemäß Figur 2B erfolgt nunmehr das Ausbilden eines Opfer- Spacers 6 an den Seitenwänden des Gatestapels, wobei er im bevorzugten Ausführungsbeispiel unmittelbar an der Oberfläche des Schutz-Spacers 5 ausgebildet wird. Genauer gesagt, wird hierbei ein vorzugsweise thermisch zersetzbares Material, wie bei einem Spacer-Verfahren üblich, zunächst konform abge- schieden und anschließend anisotrop zurückgeätzt, bis die typisch spacerförmigen Schichten an den Seitenwänden des Gatestapels bzw. des Schutz-Spacers 5 ausgebildet sind.

Geeignete Materialien bzw. Materialklassen für ein derartiges zersetzbares Material bzw. den zersetzbaren Opfer-Spacer 6 sind beispielsweise Polyester, Polyether wie Polyethylengly- kol, Polypropylenglykol, Polyethylenoxid oder Polypropyleno-

xid, Polyacrylate, Polymethacrylate, Polyacetale, Polyketale, Polycarbonate, Polyurethane, Polyetherketone, cycloaliphati- sche Polymere wie Polynorbornen, aliphatische Polyamide, Novolake, Polyvinylphenole und Epoxy-Verbindungen sowie Co- oder Ter-Polymere.

Vorzugsweise sollte es sich um ein Low-k-Polymer handeln, welches beispielsweise bei ca. 350 bis 45O ⁰ C zersetzbar ist, wodurch in einem späteren Schritt gleichzeitig sowohl die Zersetzung des Opfer-Spacers als auch eine Temperaturbehand¬ lung bzw. eine Teil-Aktivierung von Source-/Draingebieten erfolgen kann.

Bei der anisotropen Spacerätzung wird beispielsweise ein O ₂ -, H ₂ /He-, oder ein H2/N2-Plasmaätzen durchgeführt.

Gemäß Figur 2B wird dieses Spacerätzen auch dann noch ange¬ wendet, wenn bereits ein Niveau bzw. eine Höhe des Opfer- Spacers 6 ein Niveau bzw. Höhe der Hartmaskenschicht 4 er- reicht hat, wodurch der Opfer-Spacer 6 weiter zurückgebildet wird. Vorzugsweise erfolgt dieses Rückbilden des Opfer- Spacers 6 bis auf eine Höhe Hl, die zwischen der Höhe H2 des Gatestapels mit der Hartmaskenschicht 4 und einer Höhe H3 des Gatestapels ohne Hartmaskenschicht 4 liegt. Vorzugsweise wird der Opfer-Spacer 6 bis etwa auf die halbe Höhe der Masken¬ schicht 4 zurückgebildet, d.h. Hl = H3 + (H2-H3)/2, wodurch in einem nachfolgenden Spacerschritt der Opfer-Spacer 6 auch in seinem oberen Bereich vollständig abgedeckt werden kann.

Genauer gesagt stellt dieses Rückbilden sicher, dass ein nachfolgend ausgebildeter Abschattungs-Spacer 7 sich bogen¬ förmig von einem oberen Bereich der Steuerschicht bis zur Oberfläche des Trägersubstrats 1 erstreckt und zumindest den Bodenbereich des Opfer-Spacers 6 zuverlässig insbesondere hinsichtlich eines Sputter-Verfahrens abschattet.

Gemäß Figur 2B erfolgt nunmehr ein Ausbilden des Abschat- tungs-Spacers 7 an den Seitenwänden des Gatestapels bzw. an der Oberfläche des zurückgebildeten Opfer-Spacers 6 sowie im oberen Teil an der Oberfläche des Schutz-Spacers 5, wobei vorzugsweise SiC oder SiCN ganzflächig abgeschieden und mit¬ tels anisotroper Spacerätzung zurückgebildet wird. Im Gegen¬ satz zum üblicherweise verwendeten Siliziumnitrid mit seiner Dielektrizitätskonstante von k = 7 bis 8, weisen derartige Materialien eine wesentlich geringere Dielektrizitätskonstan- te von k = 4 bis 5 auf, weshalb sie besonders geeignet sind, um die störenden Streufelder und die dadurch resultierenden parasitären Kapazitäten zu verringern. Darüber hinaus sind derartige Materialien besonders als Diffusionsbarriereschich¬ ten geeignet, um ein Ausdiffundieren insbesondere von metal- lischem Material in das Halbleitersubstrat 1 oder in andere Schichtebenen zu verhindern.

Abschließend wird gemäß Figur 2B eine Source-/Drain-Dotierung zum Ausbilden von Source-/Draingebieten S, D unter Verwendung des Gatestapels und der Spacer 5, 6 und 7 als Maske durchge¬ führt. Vorzugsweise wird eine Ionenimplantation I _Ξ/D durchge¬ führt, wobei auch die Steuerschicht 3, sofern sie aus Halb¬ leitermaterial besteht, und die Hartmaskenschicht 4 bereits zu diesem frühen Zeitpunkt entfernt wurde, gleichzeitig do- tiert und somit in elektrisch leitendes Material umgewandelt werden kann.

Gemäß Figur 2C kann jedoch auch zu einem späteren Zeitpunkt die Hartmaskenschicht 4 zumindest teilweise entfernt werden, wodurch der Opfer-Spacer 6 in seinem oberen Bereich zumindest teilweise freigelegt wird. Insbesondere bei Verwendung eines gleichen Materials wie beispielsweise Siliziumdioxid für die Maskenschicht 4 und den Schutz-Spacer 5 kann dieses zumindest teilweise Entfernen mit einem herkömmlichen Nass- oder Trok- kenätzverfahren in einem Schritt durchgeführt werden. Das teilweise oder vollständige Rückätzen der Maskenschicht 4 muss jedoch so lange erfolgen, bis zumindest ein Spalt zum

Opfer-Spacer 6 geöffnet wird. Gemäß Figur 2C kann beispiels¬ weise ein Teil der Maskenschicht 4a an der Oberfläche der Steuerschicht 3 bestehen bleiben.

Gemäß Figur 2D erfolgt nunmehr das Entfernen des Opfer- Spacers 6 zum Ausbilden eines Luftspalt-Spacers βa, wobei vorzugsweise eine Temperaturbehandlung in einem Bereich von 350 ⁰ C bis 450 ⁰ C zur thermischen Zersetzung des Opfer-Spacers 6 durchgeführt wird, der über den im oberen Bereich des Gate- stapeis ausgebildeten Spalt ausgasen kann. Gleichzeitig wird bei dieser thermischen Behandlung auch ein Ausheilen der Source-/Draingebiete S, D durchgeführt, und die S/D-Implan- tationen aktiviert. Somit werden mittels eines Temperatur¬ schritts sowohl der Luftspalt-Spacer 6a als auch die Teil- Aktivierung bzw. das Ausheilen der Source-/Draingebiete S und D durchgeführt. Zur vollständigen Aktivierung kann nach der Zersetzung des Opfer-Spacers 6 eine weitere thermische Be¬ handlung bei ca. BOO ⁰ C bis 1200 ⁰ C z.B. durch RTP (Rapid Ther¬ mal Processing) oder im Ofen durchgeführt werden.

Gemäß Figur 2E kann nach der Temperaturbehandlung ein eventu¬ ell noch vorhandenes Hartmaskenoxid 4a vollständig entfernt werden. Anschließend kann nach der thermischen Behandlung ferner eine Metallschicht 8 ganzflächig abgeschieden und an den freiliegenden Halbleiterbereichen in eine Metall- Halbleiterverbindung 3a und 8a thermisch umgewandelt werden, wobei die nicht umgewandelte Metallschicht anschließend ent¬ fernt wird. Als Metallschicht 8 wird insbesondere Ti, Ni oder Co mittels eines PVD-Verfahrens (Physical Vapor Deposition) abgeschieden, wobei bei der thermischen Umwandlung auf Sili¬ zium insbesondere TiSi _x , NiSi oder CoSi _x als selbstjustierte hochleitende Suizide ausgebildet werden. Alternativ kann hierbei die aus einem Halbleitermaterial bestehende Steuer¬ schicht 3 vollständing, d.h. in ihrer gesamten Dicke, in eine Metall-Halbleiterverbindung umgewandelt werden. Als weitere Alternative könnte die Steuerschicht 3 auch als sogenanntes Metall-Gate, d.h. vollständig aus metallischem Material (z.B.

für n-FET Ti, Ta, Zr, TaN, W oder für p-FET Ir, Pt, Rh, Re, W) , ausgebildet werden. Da sich der Abschattungs-Spacer 7 derart über den Luftspalt-Spacer 6a erstreckt bzw. diesen abdeckt, dass zumindest der Bodenbereich BB des Luftspalt- Spacers 6a vollständig abgeschattet ist, kann eine uner¬ wünschte Abscheidung von metallischem Material am Bodenbe¬ reich BB des Luftspalt-Spacers 6a zuverlässig verhindert werden, wodurch die Funktionsfähigkeit insbesondere bei Ver¬ wendung des beschriebenen selbstjustierenden Silizidierungs- Verfahrens weiterhin gewährleistet ist.

Da sich der Abschattungs-Spacer 7 bogenförmig von einem obe¬ ren Bereich der Steuerschicht 3 bis zur Oberfläche des Trä¬ gersubstrats 1 erstreckt und bezogen auf die Oberfläche des Trägersubstrats 1 ferner über die Steuerschicht 3 hinausragt, ergibt sich eine besonders effektive Verringerung der von der Steuerschicht 3 ausgehenden Streufelder bzw. "fringing fields", wodurch sich die elektrischen Eigenschaften des Halbleiterbauelements wesentlich verbessern lassen.

Optional kann vor dem Ni- oder Co-Sputtern auch eine selektiv abgeschiedene Si-Epi-Schicht (epitaktisch ausgebildete Schicht) aufgewachsen werden. Diese (nicht dargestellte) Epi¬ Schicht wächst nur auf der freiliegenden Poly-Si-Steuer- schicht 3 und auf den freiliegenden Source-/Draingebieten S und D auf. Insbesondere kann diese Epi-Si-Schicht den Luft¬ spalt zwischen der Steuerschicht 3 und dem Abschattungs- Spacer 7 schließen, um ein unerwünschtes Abscheiden von me¬ tallischem Material in den Bereich des Luftspalt-Spacers βa vollständig zu verhindern.

Gemäß Figur 2F kann anschließend eine dielektrische Diffusi¬ onsbarrierenschicht 9 ganzflächig ausgebildet werden, wobei an Stelle des üblicherweise verwendeten Si ₃ N ₄ insbesondere SiC oder SiCN mit kleinerem k = 4 bis 5 mittels z.B. mittels eines CVD-Verfahrens abgeschieden wird. Auf diese Weise kann ein Ausdiffundieren insbesondere von metallischem Material

aus der Leitbahnebene z.B. einer Cu-Metallisierung in angren¬ zende Schichten und insbesondere in das Halbleitersubstrat 1 zuverlässig verhindert werden, wodurch sich die elektrischen Eigenschaften des Halbleiterbauelements weiter verbessern. Da die Dielektrizitätskonstante insbesondere von SiC oder SiCN wesentlich unterhalb der von Siliziumnitrid liegt, welches einen Wert von k = 7 bis 8 aufweist, werden wiederum die Streufelder wesentlich verringert.

Gemäß Figur 2G werden nunmehr ein Zwischendielektrikum 10 auf dem Gatestapel sowie dem Trägersubstrat 1 bzw. an der Ober¬ fläche der dielektrischen Diffusionsbarrierenschicht 9 ausge¬ bildet. Vorzugsweise wird hierbei ein Low-k-Material mittels eines CVD-Verfahrens abgeschieden. Obwohl grundsätzlich BPSG oder PSG verwendet werden kann, wird vorzugsweise als Materi¬ al für dieses Zwischendielektrikum 10 SiCOH verwendet, wel¬ ches unter den Markennamen "Black Diamond™", „Coral™", „Auro¬ ra™" usw. vertrieben wird.

Abschließend erfolgt eine Planarisierung des Zwischendielek¬ trikums 10 sowie das Ausbilden der Kontakte bzw. Vias 11, welche beispielsweise Wolfram-Vias darstellen. An der Ober¬ fläche des Zwischendielektrikums 10 befindet sich eine struk¬ turierbare elektrisch leitende Schicht 12, welche beispiels- weise als erste Metallisierungsebene die Source-/Drain-, und in einem nicht dargestellten Bereich auch die Steuerschicht 3 über die Vias 11 kontaktiert.

Obwohl die Schichtdicken wesentlich von den verwendeten Mate- rialien abhängig sind, seien sie für die beschriebenen Sub-

100-Nanometer-Halbleiterbauelemente beispielhaft angegeben.

Demzufolge besitzt das high-k-Gate-Dielektrikum 2 eine

Schichtdicke von 2 bis 10 nm und typischerweise von ca. 5 nm.

Die Schichtdicke des Schutz-Spacers 5 beträgt ca. 2 bis 10 nm. Die Schichtdicke des Abschattungs-Spacers 7 liegt zwischen 20 bis 50 nm und die Schichtdicke des Luftspalt-

Spacers 6a in einem Bereich von 10 bis 50 nm.

Die Erfindung wurde vorstehend an Hand eines Feldeffekttran¬ sistors auf einem Silizium-Halbleitermaterial beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in glei¬ cher Weise alternative Halbleiterbauelemente wie z.B. nicht- flüchtige Speicherelemente mit alternativen Halbleitermate¬ rialien.