Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
SEMICONDUCTOR ARRANGEMENT WITH A PIN DIODE
Document Type and Number:
WIPO Patent Application WO/2019/020255
Kind Code:
A1
Abstract:
A semiconductor arrangement with a PIN diode is proposed, comprising a heavily n-doped layer (1), a lightly n-doped layer (2) arranged on the heavily n-doped layer (1) and a p-doped layer (3) arranged on the lightly n-doped layer (2), wherein the p-doped layer (3) forms an ohmic contact with a first metallization (5) and the heavily n-doped layer (1) forms an ohmic contact with a second metallization (7). During operation in the forward direction, a high injection takes place, in which the lightly n-doped layer (2) is flooded with charge carriers. At least two trench structures (4) are incorporated in the lightly n-doped layer (2), wherein the trench structures (4) have a dielectric layer (6) on a surface that is in contact with the n-doped surface. The surface (10) of the lightly n-doped layer (2) that is in contact with the dielectric layer (6) has an increased surface recombination velocity for charge carriers.

Inventors:
GOERLACH ALFRED (DE)
FEILER WOLFGANG (DE)
Application Number:
PCT/EP2018/065301
Publication Date:
January 31, 2019
Filing Date:
June 11, 2018
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
BOSCH GMBH ROBERT (DE)
International Classes:
H01L29/868; H01L21/329; H01L29/06; H01L29/32; H01L29/16
Domestic Patent References:
WO2003043091A12003-05-22
Foreign References:
JPH10163469A1998-06-19
US20150255629A12015-09-10
JP2008047565A2008-02-28
JP2008282839A2008-11-20
US9006858B22015-04-14
US9006858B22015-04-14
Other References:
A. PORST; F. AUERBACH; H. BRUNNER; G. DEBOY; F. HILLE: "Improvement of the Diode Characteristics using Emitter-Controlled Principles (EMCON-DIODE", POWER SEMICONDUCTOR DEVICES AND IC'S, 1997. ISPSD '97, 1997
Download PDF:
Claims:
Ansprüche

1. Halbleiteranordnung mit einer PIN-Diode mit einer stark n-dotierten Schicht

(1) , einer auf der stark n-dotierten Schicht (1) angeordneten schwach n- dotierten Schicht (2) und einer auf der schwach n-dotierten Schicht (2) angeordneten p-dotierten Schicht (3), wobei die p-dotierte Schicht (3) mit einer ersten Metallisierung (5) einen ohmschen Kontakt bildet und die stark n- dotierte Schicht (1) einen ohmschen Kontakt zu einer zweiten Metallisierung (7) bildet, wobei bei einem Betrieb in Vorwärtsrichtung eine Hochinjektion erfolgt bei der die schwach n-dotierte Schicht (2) mit Ladungsträgern überflutet wird, dadurch gekennzeichnet, dass in der schwach n-dotierten Schicht

(2) mindestens zwei Grabenstrukturen (4) eingebracht sind, wobei die Grabenstrukturen (4) auf einer mit der n-dotierten Oberfläche in Kontakt stehenden Oberfläche eine dielektrische Schicht (6) aufweisen, und dass die mit der dielektrischen Schicht (6) in Kontakt stehende Oberfläche (10) der schwach n-dotierten Schicht (2) eine erhöhte Oberflächenrekombinationsgeschwindigkeit aufweist.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die mit der dielektrischen Schicht (6) in Kontakt stehende Oberfläche (10) der schwach n-dotierten Schicht (2) eine erhöhte Oberflächenrekombinationsgeschwindigkeit nur in einem Teilbereich insbesondere im Bereich eines Bodens der Grabenstruktur (4) aufweist.

3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Verhältnis von Breite der Grabenstrukturen (4) zum Abstand der Grabenstrukturen in einem Bereich zwischen 0,1 bis 10 liegt.

4. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Tiefe der Grabenstrukturen (4) zwischen 2 bis 20% der Dicke der schwach n-dotierten Schicht (2) beträgt.

5. Halbleiteranordnung nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass die Tiefe der Grabenstrukturen (4) zwischen 20% bis 98% der Dicke der schwach n-dotierten Schicht (2) beträgt.

6. Halbleiteranordnung nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass die Tiefe der Grabenstrukturen (4) die Dicke der schwach n-dotierten Schicht übertrifft.

7. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Grabenstrukturen (4) durch die p-dotierte Schicht (3) hindurch in die schwach n-dotierte Schicht eingebracht sind oder durch die stark n-dotierte Schicht (1) hindurch in die schwach n-dotierte Schicht (2) eingebracht sind.

8. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, das die starke n-Dotierung (1) durch ein Substrat, die schwach n-dotierte Schicht (2) durch eine Epitaxieschicht und die p-dotierte Schicht (3) durch eine Implantation in die Epitaxieschicht gebildet ist.

9. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, das der Dotierungstyp p gegen n und n gegen p ausgetauscht ist.

Description:
Beschreibung

Titel

Halbleiteranordnung mit einer PIN-Diode Die Erfindung geht aus von einer Halbleiteranordnung mit einer PIN-Diode nach der Gattung der unabhängigen Patentansprüche.

Stand der Technik Bei PIN-Dioden befindet sich zwischen der p-dotierten Anodenzone und dem hoch n-dotierten Kathodenbereich eine annähernd undotierte oder intrinsiche Schicht, in der im Sperrfall die Spannung abfällt. Herstellungsbedingt ist die intrinsiche Schicht meist schwach n-dotiert. Bei Betrieb in Flussrichtung dagegen werden Elektronen und Löcher in das schwach dotierte Gebiet injiziert deren Konzentration dann die geringe Dotierung der I-Schicht übersteigt (Hochinjektion), so dass der Widerstand und damit der Spannungsabfall reduziert ist. Je höher die injizierte Ladung ist, desto geringer ist die Flussspannung. Beim Abschalten, z. B. bei einer abrupten Stromkommutierung, hingegen müssen die Ladungsträger (Elektronen und Löcher), die während des Betriebs in Flussrichtung in das schwach dotierte Gebiet injiziert und dort gespeichert werden zuerst abgebaut werden, bevor die Hochspannungs-PIN-Diode überhaupt in der Lage ist wieder Sperrspannung zu übernehmen. Daher fließt der Strom bei einer abrupten Stromkommutierung in Sperrrichtung zuerst weiter, bis die gespeicherten Ladungsträger abgebaut bzw. ausgeräumt sind. Dieser Vorgang, also die Höhe und die Dauer des Ausräumstroms zum Abbau der gespeicherten Ladungsträger, wird in erster Linie von der Menge der im schwach dotierten Gebiet gespeicherten Ladungsträger bestimmt. Ein höherer und länger dauernder Ausräumstrom bedeutet eine höhere Abschaltverlustleistung. Daher muss immer ein Kompro- miss zwischen geringen Fluss-, bzw. Durchlassspannungen und geringen Schaltverlusten geschlossen werden.

Dies hat zu Entwicklung verschiedener Konzepte für schnelle, verlustarme Hochvolt-Dioden (HV-Dioden) geführt.

Bei der CAL-Diode (Controlled Axial Lifetime) [J. Lutz, U. Scheuermann,„Advan- tages of the new Controlled Axial Lifetime Diode", Power Conversion,

June 1994 Proceedings, pp. 163] wird neben der üblichen homogenen Reduzierung der Ladungsträgerlebensdauern mittels Schwermetallen wie Platin oder Elektronenbestrahlung zusätzlich eine lokale Erhöhung der Rekombinationszentren in der Nähe des PN- bzw. Pl-Übergangs durch Bestrahlung mit Helium- Ionen vorgenommen. Dadurch wird das Ladungsträgerprofil am Rand der hochohmigen Zone zum p-dotierten Gebiet hin abgesenkt, was ein weiches oder softes Abschalten (geringe Stromänderung pro Zeit) ermöglicht.

Ein ähnliches Trägerprofil erhält man mit den sogenannten EMCON-Dioden (Emitter Controlled Diode) [A. Porst, F. Auerbach, H. Brunner, G. Deboy, F. Hille, Jmprovement of the Diode Characteristics using Emitter-Controlled Principles (EMCON-DIODE)", Power Semiconductor Devices and IC's, 1997. ISPSD '97., 1997]. Neben einer Lebensdauerreduktion mittels Platin wird bei ihnen der Anoden-Emitterwirkungsgrad durch ein geeignetes Dotierprofil der Anode reduziert.

Ähnlich vorteilhafte Strukturen, die auch ganz ohne Lebensdauerbeinflussung auskommen sind Strukturen, die eine Kombination von Schottky und PIN-Dioden bilden. Exemplarisch sei die Trench-Merged-PIN-Schottkydiode (TMPS) die in der US 9006858 offenbart wird genannt.

Vorteile der Erfindung

Die erfindungsgemäße Halbleiteranordnung einer PIN-Diode mit den Merkmalen des unabhängigen Patentanspruchs hat den Vorteil, dass eine besonders einfache und kostengünstig hergestellte Diode geschaffen wird, bei der sehr einfach die Lebensdauer und entsprechend der Strom bei einem dynamischen Abschal- ten eingestellt wird. Es lässt sich so eine hochsperrende Diode mit definierten Eigenschaften zu einem günstigen Preis realisieren. Durch die Wahl einer entsprechend angepassten Oberflächenrekombinationsgeschwindigkeit an der Oberfläche von Grabenstrukturen kann die Lebensdauer der Ladungsträger entsprechend beeinflusst werden und es kann so insbesondere das Umschalt- bzw. Abschaltverhalten der Diode beeinflusst werden. Dabei kann durch Wahl der Oberflächenrekombinationsgeschwindigkeit die Höhe des Abschaltstromes entsprechend beeinflusst werden. Es kann so eine Hochvoltdiode mit definierten Verlusten im dynamischen Betriebsfall der Abschaltung der Diode geschaffen werden. Auf Grund des einfachen Herstellungsprozesses sind die Dioden auch für PIN- Dioden aus Siliziumkarbid (SiC) geeignet.

Weitere Vorteile und Verbesserungen ergeben sich durch die Merkmale der abhängigen Patentansprüche. Eine Verbesserung des Abschaltverhaltens lässt sich insbesondere erreichen, wenn die Merkmale der abhängigen Patentansprüche umgesetzt werden. Eine Verbesserung des Abschaltverhaltens lässt sich insbesondere erreichen, wenn die Erhöhung der Oberflächenrekombinationsgeschwindigkeit nicht in der kompletten Grenzfläche, sondern nur in einem Teilbereich, vorzugsweise im Boden der Gräben ausgebildet ist. Es lässt sich durch diese Maßnahme ein verbessertes Schaltverhalten der Diode erreichen, ohne dass dadurch die Flussspannung oder der Sperrstrom negativ beeinflusst würden. Durch Auswahl der entsprechenden geometrischen Abmessungen der Grabenstrukturen und der Abstände zwischen den Grabenstrukturen können die elektrischen Eigenschaften der Halbleiteranordnungen entsprechend beeinflusst werden. Das Verhältnis der Breite der Grabenstrukturen zum Abstand der Grabenstrukturen sollte vorteilhafterweise in einem Bereich von 0,1 bis 10 liegen, da so ein ausreichender Einfluss der erhöhten Oberflächenrekombinationsgeschwindigkeit auf die Verteilung der Ladungsträger der PIN-Diode erzielt wird. Durch Wahl der Tiefe der Grabenstrukturen im Verhältnis zur schwach n- dotierten Schicht kann der Einfluss der erhöhten Oberflächenrekombinationsgeschwindigkeit auf den in Flussrichtung mit Ladungsträger überschwemmten Bereich beeinflusst werden. Wenn die Tiefe der Grabenstruktur zwischen 2 bis 20 % der Dicke der schwach n-dotierten Schicht beträgt, so ist ein deutlicher Effekt der erhöhten Oberflächenrekombinationsgeschwindigkeit sichtbar, wobei in die- sem Bereich noch sehr hohe Oberflächenrekombinationsgeschwindigkeiten gewählt werden müssen. Wenn die Tiefe der Grabenstruktur zwischen 20 bis 98 % der schwach n-dotierten Schicht beträgt, so können bereits deutliche Effekte auf die PIN-Diode mit geringeren Oberflächenrekombinationsgeschwindigkeiten realisiert werden. Besonders stark wirkt dieser Effekt, wenn die Tiefe der Grabenstruktur die Tiefe der schwach n-dotierten Schicht übertrifft und somit die Grabenstrukturen bis zur stark n-dotierten Schicht hinabreichen. Die Grabenstrukturen können alternativ entweder durch die p-dotierte Schicht hindurch oder durch die stark n-dotierte Schicht hindurch in die schwach n-dotierte Schicht eingebracht werden. Besonders einfach lässt sich die erfindungsgemäße Halbleiteranordnung herstellen, wenn für die starke n-Dotierung ein stark dotiertes Substrat verwendet wird, auf dem eine schwach n-dotierte Schicht durch Epitaxie und darauf dann die p-dotierte Schicht durch eine Implantation in die Epitaxie-Schicht gebildet wird. Alternativ ist es auch möglich, alle p und n-Dotierungen gegeneinander auszutauschen.

Zeichnungen

Ausführungsbeispiel der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.

Es zeigen:

Figur 1 ein erstes Ausführungsbeispiel der erfindungsgemäßen Diode,

Figur 2 ein weiteres Beispiel der erfindungsgemäßen Diode, wobei dabei

Grabenstrukturen tiefer ausgebildet sind,

Figur 3 ein weiteres Ausführungsbeispiel bei dem die tieferen Grabenstrukturen die Dicke der schwach n-dotierten Schicht übertrifft,

Figur 4 ein weiteres Ausführungsbeispiel bei dem die Grabenstrukturen durch die stark n-dotierte Schicht hindurch eingebracht sind, Figur 5 die Verteilung der Ladungsträger entlang der Tiefe der Halbleiteranordnung für verschiedene Ausführungsbeispiele und

Figur 6 den Strom beim Abschalten der Diode.

Beschreibung der Erfindung

In der Figur 1 wird ein Querschnitt durch ein erstes Beispiel der erfindungsgemäßen Halbleiteranordnung mit einer PIN-Diode gezeigt. Die erfindungsgemäße Diode weist eine erste stark n-dotierte Schicht 1 und darauf angeordnet eine schwach n-dotierte Schicht 2 auf. Auf der Oberseite weist die schwach n-dotierte Schicht 2 eine p-dotierte Schicht 3 auf. Die p-dotierte Schicht 3 steht in Kontakt mit einer Metallisierung 5, wobei die Metallisierung 5 und die p-dotierte Schicht 3 einen ohmschen Kontakt zueinander bilden. Ebenso ist auf der Unterseite eine weitere metallische Schicht 7 angeordnet, die einen ohmschen Kontakt zur stark n-dotierten Schicht 1 bildet. Weiterhin sind Grabenstrukturen 4 vorgesehen, die auf der Oberseite durch die p-dotierte Schicht 3 hindurch sich bis in die schwach n-dotierte Schicht 2 erstrecken. In der Figur 1 werden zwei Grabenstrukturen 4 dargestellt. Die Grabenstrukturen 4 sind mit einem dielektrischen Material 6, beispielsweise Siliziumoxid aufgefüllt. Alternativ kann auch nur eine oberflächliche dielektrische Schicht in den Grabenstrukturen 4, beispielweise aus Siliziumoxid und dann eine Füllung der Gräben mit anderen dielektrischen Materialien vorgesehen sein.

Für die Herstellung einer derartigen Struktur nach der Figur 1 wird beispielsweise von einem stark n-dotieren Halbleitersubstrat ausgegangen. Auf der Oberfläche dieses Halbleitersubstrats wird dann durch einen Epitaxieprozess eine schwach n-dotierte Schicht 2 abgeschieden. Da typischerweise ein Halbleitersubstrat eine gewisse Dicke aufweist, entspricht die in der Figur 1 dargestellte Dicke der stark n-dotierten Schicht 1 nicht der Realität. Typischerweise würde ein Halbleitersubstrat von einigen 100 μηη Dicke verwendet werden auf dem dann eine Epitaxieschicht beispielsweise in der Größenordnung von 35 μηη abgeschieden wird. Da jedoch aufgrund der starken Dotierung die Dicke der stark n-dotierten Schicht 1 nahezu ohne Bedeutung ist, wurde sie in der Figur 1 nur mit einer sehr geringen Dicke dargestellt. Durch einen Implantationsprozess in die schwach n-dotierte Schicht 2 hinein, wird dann die p-dotierte Schicht 3 gebildet.

Beispielsweise exemplarisch für eine Diode mit einer Sperrspannung von 500 Volt wird eine schwach n-dotierte Schicht 2 mit einer Dicke von 35 μηη und einer Dotierungskonzentration von 10 14 / cm 3 verwendet. Die p-dotierte Schicht 3 weist beispielsweise eine Dicke von 0,5 μηη auf und weist an der Oberfläche eine Dotierung von 10 19 / cm 3 auf. Die Grabenstrukturen 4 haben typischerweise eine Breite von ca. Ιμηη und sind in etwa 1 μηη voneinander entfernt. Die Grabenstrukturen 4 bilden senkrecht zur Papierebene der Zeichnung der Figur 1 lange zueinander parallel ausgerichtete Gräben. Die Tiefe der Grabenstrukturen 4 beträgt beispielsweise 2 μηη. Der Boden der Grabenstrukturen 4 kann beispielsweise mit einem Rundungsradius R = 0,5 μηη abgerundet sein.

Erfindungsgemäß ist nun vorgesehen, dass die oberflächliche n-Schicht die an die Grabenstrukturen 4 heranreicht als Schicht 10 mit einer erhöhten Oberflächenrekombinationsgeschwindigkeit ausgestaltet ist. Eine derartige Erhöhung der Oberflächenrekombinationsgeschwindigkeit kann beispielsweise nach der Erzeugung der Grabenstrukturen 4 und vor dem Abscheiden des Siliziumoxids 6 durch eine Ionenimplantation von Siliziumionen an der Grabenoberfläche erfolgen. Durch eine derartige Implantation von Siliziumionen werden in dem schwach n-dotierten Material Kristallstörungen erzeugt, die zu einer Erhöhung der Oberflächenrekombinationsgeschwindigkeit führen. Alternativ kann diese Erhöhung der Oberflächenrekombinationsgeschwindigkeit auch durch geeignete Ätzprozesse erfolgen, die beispielsweise eine sehr dünne oberflächliche Schicht des schwach n-dotierten Siliziums 2 in poröses Silizium verwandeln. Alternativ kann die Oberflächenrekombinationsgeschwindigkeit auch durch eine gezielte Verunreinigung mit Schwermetallen im Bereich der Oberfläche der Grabenstrukturen 4 erfolgen. Durch diese Erhöhung der Oberflächenrekombinationsgeschwindigkeit bewirken die Grabenstrukturen 4 eine Verringerung der Ladungsträger in den Bereichen die neben den Grabenstrukturen 4 angeordnet sind. Durch diese Maßnahme kann daher das Schaltverhalten der PIN-Dioden entsprechend beeinflusst werden. Durch die gewählte Dotierkonzentrationen der p-Schicht und der n-Schicht, tritt beim Anliegen einer Vorwärtsspannung, d. h., wenn an der Metallisierung 5 eine positivere Spannung anliegt als an der Metallisierung 7 und Löcher in die n- Schicht injiziert werden, im schwach n-dotierte Material 2 Hochinjektion auf. Hochinjektion bedeutet, dass sich aus Gründen der Ladungsneutralität ein Elektronen-Löcher Plasma ausbildet, wobei dessen Ladungsträgerkonzentration weit über der Dotierungskonzentration im schwach n-dotierten Gebiet 2 liegt. Dies hat zur Folge, dass der Stromfluss in diesem schwach n-dotierten Gebiet 2 nicht von der Dotierungskonzentration der schwach n-dotierten Schicht 2 abhängt, sondern von den Ladungsträgern des Plasmas, die dieses Gebiet überfluten. Durch eine derartige Überflutung des schwach n-dotierten Gebiets 2 verhält sich die Diode beim Stromfluss in Vorwärtsrichtung wird eine normale Diode, allerdings mit einem recht geringen Spannungsabfall.

Charakteristisch für derartige Dioden, ist jedoch, dass bei einer Spannungsumkehr, d. h. ausgehend von einer Spannung in Vorwärtsrichtung, ein Anlegen einer Sperrspannung d.h. einer höheren positiven Spannung an der Metallisierung 7 relativ zur Metallisierung 5, die Diode nicht sofort ein Sperrverhalten zeigt. Vielmehr ist es so, dass die Ladungsträger mit denen das schwach n-dotierte Gebiet 2 überflutet wurde, zunächst einmal wieder entfernt werden müssen. Dies bedeutet, dass beim Anliegen einer Sperrspannung zunächst für einen kurzen Zeitraum ein Strom fließt, bis dann alle Ladungsträger aus dem schwach n- dotierten Gebiet 2 entfernt sind. Durch den erfindungsgemäßen Vorschlag, die Oberflächenrekombinationsgeschwindigkeit im Bereich der Oberfläche der Grabenstrukturen 4 zu beeinflussen, wird dieses Verhalten der PIN-Dioden in Sperrrichtung beeinflusst.

Durch Beeinflussung der Oberflächenrekombinationsgeschwindigkeit kann die Lebensdauer der Ladungsträger in dem Bereich in der Nähe der Grabenstruktu- ren 4, insbesondere zwischen zwei Grabenstrukturen 4 nachhaltig beeinflusst werden. Je höher dabei die Oberflächenrekombinationsgeschwindigkeit eingestellt wird, umso höher ist dabei der Effekt auf den Stromfluss in Sperrrichtung. Wenn die Oberflächenrekombinationsgeschwindigkeit sehr hoch gewählt ist, so werden relativ viele der Ladungsträger bereits durch die Grabenstrukturen 4 durch Rekombination entfernt, wodurch sich der Stromfluss in Rückwärtsrichtung reduziert.

Eine weitere Maßnahme zur Beeinflussung des Stromes in Sperrrichtung wird in der Figur 2 näher erläutert. In der Figur 2 wird ein ähnlicher Aufbau wie in der Figur 1 gezeigt und durch die Bezugszeichen 1, 2, 3, 4, 5, 6, 7 und 10 werden wieder die gleichen Gegenstände dargestellt, wie in der Figur 1. Im Unterschied zur Figur 1 sind jedoch die Grabenstrukturen als besonders tiefe Grabenstrukturen ausgebildet, und erstrecken sich tief in die schwach n-dotierte Schicht 2 hinein. Insbesondere der Bereich zwischen den beiden Grabenstrukturen 4 ist nun über einen großen Teil der Dicke der schwach n-dotierten Schicht 2 zwischen den Grabenstrukturen 4 angeordnet, wodurch sich der Einfluss der Grabenstrukturen 4 und insbesondere der oberflächlichen Schicht 10 mit erhöhter Oberflächenrekombinationsgeschwindigkeit deutlich verstärkt. Bei einer derartigen Struktur nach der Figur 2 werden somit auch geringere Erhöhungen der Oberflächenrekombinationsgeschwindigkeit einen nachhaltigen Effekt auf das Ausschaltverhalten der Diode haben.

Bei der Struktur nach der Figur 1, haben die Grabenstrukturen typischerweise ei- ne Tiefe die kleiner ist als 20% der Dicke der schwach n-dotierten Schicht 2. Bei den Grabenstrukturen 4 nach der Figur 2, beträgt die Tiefe der Grabenstrukturen typischerweise mehr als 20% der Dicke der schwach n-dotierten Schicht 2 und können dabei so ausgebildet sein, dass sie die stark n-dotierte Schicht 1 fast erreichen. Als Maximalwert wäre hier anzusehen, wenn die Tiefe der Grabenstruk- turen 4 98% der Dicke der schwach n-dotierten Schicht 2 beträgt.

In der Figur 6 wird der Einfluss der unterschiedlichen Oberflächenrekombinationsgeschwindigkeiten und der unterschiedlichen Ausgestaltung der Grabenstrukturen dargestellt. In der Figur 6 wird der Stromfluss beim Umschalten einer Spannung in Vorwärtsrichtung zu einer Spannung in Sperrrichtung der Diode für einen ausgewählten Abschaltvorgang gezeigt. In der Kurve 61 wird dabei der Stromfluss durch eine Diode nach der Figur 1 gezeigt, bei dem keinerlei Erhöhung der Oberflächenrekombinationsgeschwindigkeit im Bereich der Grabenstrukturen 4 erfolgt ist. Es handelt sich somit um eine herkömmliche PIN-Diode. In der Kurve 62 wird eine Diode nach der Figur 1 mit einer Oberflächenrekombinationsgeschwindigkeit S = 100000 cm/sec gezeigt. Wie zu erkennen ist, ist der Gesamtstrom geringer und es wird auch zeitlich deutlich schneller eine vollständige Sperrwirkung, d. h. kein Stromfluss mehr in Sperrrichtung erreicht. In der Figur 63 wird eine Diode nach der Figur 2 mit einer Oberflächenrekombinationsgeschwindigkeit S = 1000 cm/sec gezeigt. Während es bei der Kurve 61 ca. 0,2 μεεο dauert, bis kein Strom mehr fließt und insgesamt in Sperrrichtung ein maximaler Strom von ca. 350 Ampere fließt, ist es bei der Kurve 62, so dass bereits bei ca. 0,1 μεεο kein Strom mehr in Sperrrichtung fließt und insgesamt ein Rückwärtsstrom von 200 Ampere nicht überschritten wird. Bei der Anordnung der Figur 2 in Kurve 63 ist bereits nach weniger als ca. 0,1 μεεο kein Strom in Sperrrichtung mehr vorhanden und es wird ein Spitzenstrom in Rückwärtsrichtung von 150 Ampere nicht überschritten. Diese Kurven belegen somit eindrücklich den Einfluss einer Erhöhung der Oberflächenrekombinationsgeschwindigkeit bzw. der Ausgestaltung mit vertieften Grabenstrukturen nach der Figur 2.

In der Tabelle 1 werden exemplarisch die verschiedenen Eigenschaften der Dioden in Silizium-Technologie im Vergleich zu einer TMPS-Diode nach der US 9,006,858 B2 für den ausgewählten Abschaltvorgang verglichen. Dabei werden sowohl Parameter für einen statischen Betrieb wie auch dynamische Parameter, d. h. bei einem Umschaltbetrieb von Vorwärtsrichtung in Sperrrichtung aufgelistet. Dabei wird die Durchbruchspannung BV, d. h. die Spannung ab dem das Bauelement in Sperrrichtung durchbricht, der Sperrstrom I R, d. h. der Strom der statisch beim Anliegen einer Sperrspannung fließt und die Flussspannung U F, d. h. der Spannungsabfall bei einem Stromfluss in Vorwärtsrichtung der ein Maß für die Verluste der Diode bei einem Stromfluss in Vorwärtsrichtung ist, verglichen. Bezüglich der dynamischen Parameter wird die Schaltzeit trr, d.h. die Zeit bis der Stromfluss in Sperrrichtung wieder den Wert 0 erreicht hat (s. Figur 6), die dabei erreichte auf integrierte Ladung Qrr (d. h. integral über die Kurven nach der Figur 6), und der maximal auftretende Strom in Sperrrichtung Irrm (siehe Maximalwert der Kurven 61, 62, 63) aufgelistet. Parameter Anforderung Einheit TMPS Fig l Fig l Fig. 2

S=0 S=100000 S=1000

BV Bei 10mA V 620 561 562 616

IR Bei 300V μΑ 0,1 0,1 38 6,3

UF Bei 100A V 0,93 0,94 0,97 1,0 trr 0,1 0,195 0,11 0,08

Qrr μΑεεο 11 40 13 6,8

Irrm A 190 362 193 142

Bei der Diode nach Fig. 1 ist die Durchbruchsspannung BV in sehr weiten Grenzen unabhängig von der Oberflächenrekombinationsgeschwindigkeit S, der

Sperrstrom I R steigt allerdings mit dem Parameter S an. Die Flussspannung U F steigt mit zunehmendem S ebenfalls - zumindest leicht - an. Dagegen nehmen Schaltzeit trr, Speicherladung Qrr und Rückstromspitze Irrm mit zunehmender

Oberflächenrekombinationsgeschwindigkeit S in vorteilhafter Weise stark ab.

Die Diode nach Fig. 2 ist bzgl. der Oberflächenrekombinationsgeschwindigkeit S sensitiver als die Diode nach Fig. 1. Mit S = 100000 cm/s sind die Flussspannungen, bzw. die Sperrströme zu hoch. Bei S = 1000 cm/s ist die Flussspannung U F nur leicht erhöht, dagegen sind Schaltzeit trr, Speicherladung Qrr und Rückstromspitze Irrm minimal.

In der Figur 5 wird die Ladungsträgerkonzentration gegenüber der Tiefe der n- dotierten Schicht 2 für unterschiedliche Dioden bis zur Tiefe von 35 μηη für die schwach n-dotierte Schicht 2 aufgezeichnet. Mit der Kurve 51 wird dabei eine

Struktur nach der Figur 1 mit einer Oberflächenrekombinationsgeschwindigkeit S = 0 cm/sec und in der Kurve 52 eine Diode nach der Figur 1 mit einer Oberflächenrekombinationsgeschwindigkeit S = 100000 cm/sec aufgezeichnet. Durch die Kurve 53 werden die Verhältnisse bei einer Diode nach der Figur 2 mit einer Oberflächenrekombinationsgeschwindigkeit von S = 1000 cm/sec dargestellt.

Wie sich aus der Kurve 51 entnehmen lässt, ist bei einer herkömmlichen PIN- Diode das N-Gebiet bei einem Stromfluss in Vorwärtsrichtung mehr- oder minder einheitlich mit Ladungsträgern überflutet. Bei einer Diode nach der Figur 1 mit einer stark erhöhten Oberflächenrekombinationsgeschwindigkeit fällt die Ladungsträgerdichte im Bereich der Anode stark ab, und nimmt dann bis zur Kathode stetig wieder zu. Bei einer Diode mit einer tiefen Grabenstruktur nach der Figur 2 ist ebenfalls eine deutliche Verringerung der Ladungsträgerdichte im Bereich der

Anode zu sehen, die dann in einem Kurvenverlauf zur Kathode hin wieder zunimmt. Bei einem Ladungsträgerverlauf nach den Kurven 53 und 52 ergibt sich ein besonders weiches Schaltverhalten der Diode beim Abschalten während bei dem Kurvenverlauf 51 ein besonders abruptes Schaltverhalten auftritt. Beim Ab- bau der Speicherladung Qrr des Elektronen- Löcher Plasmas fließen in Folge des nun negativeren Potentials an der Metallisierung 5 (Spannung von Durchlass- in Sperrrichtung umgepolt) die Löcher aus dem Elektronen- Löcher Plasma zur Metallisierung 5 und die Elektronen zur Metallisierung 7. Dadurch entsteht ein plasmafreier Raum in der schwach n-dotierten Schicht 2 zwischen der p-dotierten Schicht 3 und dem noch nicht ganz verschwundenen Plasmaberg in den hinein sich nun das entstehende elektrische Feld der Sperrspannung ausbreitet. Um eine abruptes Abreißen des Stroms zu vermeiden, ist es günstig wenn ein Teil des Plasmaberges möglichst lange bestehen bleibt und erst nach Aufnahme der angelegten Sperrspannung völlig verschwindet. Beispielsweise ist es günstig, wenn das Plasma im schwach n-dotierten Gebiet möglichst lange in der Nähe des hoch n-dotierten Gebietes 1 erhalten bleibt. Durch Ladungsträgerverteilungen wie bei 52 und 53 in Figur 5 dargestellt, kann dies erreicht werden.

In der Figur 3 wird noch ein weiteres Ausführungsbeispiel der Erfindung gemäß eine Halbleiteranordnung gezeigt. Mit dem Bezugszeichen 1, 2, 3, 4, 5, 6, 7 und

10 werden wieder die gleichen Gegenstände beschrieben, wie in der Figur 1 oder Figur 2. Im Unterschied zu den Figuren 1 und 2 ist jedoch die Grabenstruktur 4 in einer Tiefe ausgebildet, die die Dicke der schwach n-dotierten Schicht 2 übersteigt. Die Grabenstrukturen 2 erstrecken sich somit vollständig durch die schwach n-dotierte Schicht 2 hindurch und reichen bis zur stark n-dotierten

Schicht 1. Die einzelnen PIN-Dioden sind somit durch die dazwischen liegenden Grabenstrukturen 10 weitgehend voneinander entkoppelt. In der Figur 4 wird ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung gezeigt. Mit den Bezugszeichen 1, 2, 3, 4, 5, 6, 7 und 10 sind wieder die gleichen Gegenstände bezeichnet, wie bei der Figur 1 oder 2. Im Unterschied zu den Figuren 1 oder 2 ist aber die Grabenstruktur nicht ausgehen- de von der Oberseite durch die p-dotierte Schicht 3 hindurch in die schwach n- dotierte Schicht 2 eingebracht, sondern ausgehend von der Unterseite, d. h. durch die stark n-dotierte Schicht 1 hindurch. Auch bei dieser Ausführungsform wird die Lebensdauer der Ladungsträger im schwach n-dotierten Gebiet 2 durch die erhöhte Oberflächenrekombinationsgeschwindigkeit im Bereich der Gräben 4 beeinflusst. Der Aufbau nach der Figur 4 kann besonders vorteilhaft sein, wenn auf einem p-dotierten Substrat 3 eine schwach n-dotierte Schicht 2 epitaktisch abgeschieden ist in deren Oberseite eine hoch n-dotierte Schicht 3 implantiert bzw. diffundiert ist durch die hindurch sich die Gräben von der Oberseite bis ins n-dotierte Gebiet 2 hinein erstrecken.