HALBLEITERCHIP UND VERFAHREN ZUM VERBINDEN EINES HALBLEITERCHIPS MIT EINEM ANSCHLUSS TRÄGER

Es werden ein Halbleiterchip und Verfahren zum Verbinden eines Halbleiterchips mit einem Anschlussträger angegeben .

Es soll ein verbessertes Verfahren zur Verfügung gestellt werden, mit dem insbesondere Halbleiterchips mit mindestens zwei elektrischen Kontaktstellen, die einen vergleichsweise geringen Abstand zueinander aufweisen, mit einem Anschlussträger verbunden werden können . Insbesondere soll durch das Verfahren das Risiko von Kurzschlüssen zwischen den elektrischen Kontaktstellen zumindest verringert werden .

Weiterhin soll ein Halbleiterchip angegeben werden, der vereinfacht mit einem Anschlussträger verbunden werden kann . Insbesondere soll ein Halbleiterchip angegeben werden, der ohne Kurzschlüsse mit einem Anschlussträger verbunden werden kann .

Diese Aufgaben werden durch einen Halbleiterchip mit den Merkmalen des Patentanspruchs 1 , durch ein Verfahren mit den Schritten des Patentanspruchs 10 und durch ein Verfahren mit den Schritten des Patentanspruchs 11 gelöst .

Vorteilhafte Aus führungs formen des Halbleiterchips und der Verfahren sind in den j eweils abhängigen Ansprüchen angegeben .

Gemäß einer Aus führungs form umfasst der Halbleiterchip mindestens zwei elektrische Kontaktstellen, die an einer Hauptfläche des Halbleiterchips angeordnet sind . Insbesondere sind die zwei elektrischen Kontaktstellen dazu eingerichtet , mit elektrischen Anschlussstellen extern elektrisch kontaktiert und/oder mechanisch stabil verbunden zu werden . Mit Hil fe der zwei elektrischen Kontaktstellen ist es möglich, im Betrieb Strom in den Halbleiterchip einzuprägen .

Die elektrische Kontaktstelle umfasst beispielsweise eine elektrische Kontaktschicht oder ist aus einer elektrischen Kontaktschicht gebildet .

Bevorzugt weist die elektrische Kontaktschicht ein Metall auf oder ist aus einem Metall gebildet . Beispielsweise weist die elektrische Kontaktschicht eines der folgenden Materialien auf oder ist aus einem der folgenden Materialien gebildet : Kupfer ( Cu) , Platin ( Pt ) , Gold (Au) , Titan ( Ti ) , Chrom ( Cr ) .

Insbesondere ist es auch möglich, dass die elektrische Kontaktschicht eine oder mehrere Einzelschichten aufweist oder aus einer oder mehreren Einzelschichten gebildet ist . Beispielsweise weist die elektrische Kontaktschicht eine haftvermittelnde Einzelschicht auf , die insbesondere die Haftung der elektrischen Kontaktschicht zu dem direkt angrenzenden Material des Halbleiterchips erhöht . Beispielsweise ist Titan als Material für eine haftvermittelnde Einzelschicht der elektrischen Kontaktschicht geeignet .

Die elektrische Kontaktschicht weist beispielsweise eine Dicke zwischen einschließlich 20 Nanometer und einschließlich 100 Nanometer oder zwischen einschließlich 20 Nanometer und einschließlich 40 Nanometer auf . Gemäß einer weiteren Aus führungs form des Halbleiterchips ist über oder auf der elektrischen Kontaktstelle voll flächig eine metallische Vorratsschicht aufgebracht . Mit anderen Worten bedeckt die metallische Vorratsschicht die elektrische Kontaktstelle bevorzugt vollständig .

Hier und im Folgenden bedeutet der Begri f f „über" insbesondere , dass die durch diesen Begri f f in struktureller Beziehung zueinander gesetzten Elemente nicht notwendigerweise in direkten Kontakt miteinander stehen müssen, sondern dass weitere Elemente dazwischen angeordnet sein können .

Insbesondere weist die metallische Vorratsschicht ein Metall auf oder ist aus einem Metall gebildet . Bei dem Metall handelt es sich beispielsweise um Gold (Au) . Weiterhin weist die metallische Vorratsschicht beispielsweise eine Dicke zwischen einschließlich 1 Mikrometer und einschließlich 5 Mikrometer oder zwischen einschließlich 2 Mikrometer und einschließlich 4 Mikrometer auf .

Gemäß einer weiteren Aus führungs form des Halbleiterchips ist in direktem Kontakt auf der metallischen Vorratsschicht eine Di f fusionsbarriereschicht aufgebracht , die gegenüber der metallischen Vorratsschicht zurückversetzt angeordnet ist , sodass die metallische Vorratsschicht teilweise frei zugänglich ist .

Die Di f fusionsbarriereschicht ist insbesondere dazu geeignet , eine Anhaftfläche für ein Lot aus zubilden . So ist die Di f fusionsbarriereschicht insbesondere für ein Lot gut benetzbar . Weiterhin verringert oder vermindert die Di f fusionsbarriereschicht ein Durchdringen von Lot . Insbesondere stellt die Diffusionsbarriereschicht eine Barriere für die Diffusion des Lots dar. Insbesondere ist die Diffusionsbarriereschicht stabil gegenüber dem Lot.

Gemäß einer Aus führungs form des Halbleiterchips ist die Diffusionsbarriereschicht mittig auf der metallischen Vorratsschicht angeordnet, sodass seitliche Bereiche der Oberfläche der metallischen Vorratsschicht frei zugänglich sind .

Die Diffusionsbarriereschicht weist beispielsweise eines der folgenden Materialien auf oder ist aus einem der folgenden Materialien gebildet: Nickel (Ni) , Platin (Pt) .

Weiterhin ist es auch möglich, dass die Diffusionsbarriereschicht eine oder mehrere Einzelschichten aufweist oder aus einer oder mehreren Einzelschichten gebildet ist. Beispielsweise weist die Diffusionsbarriereschicht eine haftvermittelnde Einzelschicht auf, die insbesondere die Haftung der Diffusionsbarriereschicht zu der Vorratsschicht erhöht. Beispielsweise ist Titan als Material für eine haftvermittelnde Einzelschicht der Diffusionsbarriereschicht geeignet .

Beispielsweise weist die Diffusionsbarriereschicht eine Dicke zwischen einschließlich 100 Nanometer und 1 Mikrometer oder zwischen einschließlich 200 Nanometer und einschließlich 700 Nanometer auf. Insbesondere weist eine haftvermittelnde Einzelschicht der Diffusionsbarriereschicht, beispielsweise aus Titan, eine Dicke zwischen einschließlich 20 Nanometer und einschließlich 100 Nanometer auf. Gemäß einer bevorzugten Aus führungs form umfasst der Halbleiterchip mindestens zwei elektrische Kontaktstellen, die an einer Hauptfläche angeordnet sind, wobei über oder auf der elektrischen Kontaktstelle voll flächig die metallische Vorratsschicht aufgebracht ist . Außerdem ist in direktem Kontakt auf der metallischen Vorratsschicht die Di f fusionsbarriereschicht aufgebracht , die gegenüber der metallischen Vorratsschicht zurückversetzt angeordnet ist , so dass die metallische Vorratsschicht teilweise frei zugänglich ist . Die Di f fusionsbarriereschicht bildet hierbei eine Anhaftfläche für das Lot und/oder einer ersten Lotkomponente und/oder einer zweiten Lotkomponente aus .

In der Regel handelt es sich bei dem Lot um eine Metalllegierung zumindest zweier Metalle , die vorliegend auch als Lotkomponenten bezeichnet werden . Beispielsweise weist das Lot eine erste Lotkomponente und eine zweite Lotkomponente auf oder ist aus einer ersten Lotkomponente und einer zweiten Lotkomponente gebildet . Beispielsweise handelt es sich bei dem Lot um ein eutektisches Lot . Ein eutektisches Lot ist eine Legierung zumindest zweier metallischer Lotkomponenten, wobei die Legierung eine niedrigere Schmel ztemperatur aufweist als die sie bildenden Lotkomponenten . Mit anderen Worten erstarrt ein eutektisches Lot bei einer niedrigeren Schmel ztemperatur als die sie bildenden Lotkomponenten . Beispielsweise handelt es sich bei dem Lot um ein eutektisches Gold-Zinn-Lot . Ein eutektisches Gold-Zinn-Lot weist Gold als hochschmel zende Lotkomponente und Zinn ( Sn) als niedrigschmel zende Lotkomponente auf . Mit dem Begri f f „hochschmel zende Lotkomponente" ist insbesondere gemeint , dass die Schmel ztemperatur der so bezeichneten Lotkomponente niedriger ist als die Schmel ztemperatur der anderen Lotkomponente , die folglich als niedrigschmel zende Lotkomponente bezeichnet wird .

Gemäß einer weiteren Aus führungs form des Halbleiterchips ist in direktem Kontakt auf die metallische Vorratsschicht eine Trennschicht aufgebracht , die gegenüber der metallischen Vorratsschicht zurückversetzt angeordnet ist , sodass die metallische Vorratsschicht teilweise frei zugänglich ist . Auch die Trennschicht ist bevorzugt mittig auf der metallischen Vorratsschicht angeordnet , sodass seitliche Bereiche der metallischen Vorratsschicht frei zugänglich sind .

Gemäß einer weiteren Aus führungs form des Halbleiterchips ist die Trennschicht löslich in dem Lot und/oder der ersten Lotkomponente des Lots und/oder der zweiten Lotkomponente des Lots . Hiermit ist insbesondere gemeint , dass Material der Trennschicht in das Lot oder eine seiner Komponenten eintritt , wenn das Lot oder eine seiner Komponenten in flüssiger Form in direktem Kontakt mit der Trennschicht steht .

Die Trennschicht weist beispielsweise Titan auf oder ist aus Titan gebildet Die Trennschicht weist beispielsweise eine Dicke zwischen einschließlich 20 Nanometer und einschließlich 40 Nanometer auf .

Gemäß einer bevorzugten Aus führungs form umfasst der Halbleiterchip mindestens zwei elektrische Kontaktstellen, die an einer Hauptfläche angeordnet sind, wobei über oder auf der elektrischen Kontaktstelle voll flächig die metallische Vorratsschicht aufgebracht ist . Weiterhin ist in direktem Kontakt auf der metallischen Vorratsschicht eine Trennschicht aufgebracht , die gegenüber der metallischen Vorratsschicht zurückversetzt angeordnet ist , so dass die metallische Vorratsschicht teilweise frei zugänglich ist . Schließlich ist die Trennschicht löslich in dem Lot und/oder der ersten Lotkomponente des Lots und/oder der zweiten Lotkomponente des Lots .

Der Halbleiterchip beruht insbesondere auf der Idee , auf die metallische Vorratsschicht eine weitere Schicht , wie die Di f fusionsbarriereschicht oder die Trennschicht , zurückversetzt auf zubringen, sodass die metallische Vorratsschicht teilweise frei zugänglich ist . So kann bei einem später durchgeführten Fügeverfahren Lot auf den freiliegenden Bereichen der metallischen Vorratsschicht beim Aufeinanderdrücken auf gefangen werden . Insbesondere kann überschüssiges Lot auf den freiliegenden Bereichen der metallischen Vorratsschicht erstarren . So wird die Wahrscheinlichkeit von Kurzschlüssen zwischen den elektrischen Kontaktstellen beim Löten zumindest verringert .

Gemäß einer weiteren Aus führungs form des Halbleiterchips ist über oder auf der Di f fusionsbarriereschicht und/oder über oder auf der Trennschicht eine metallische Abschlussschicht angeordnet . Bevorzugt bedeckt die metallische Abschlussschicht die Di f fusionsbarriereschicht und/oder die Trennschicht vollständig . Mit anderen Worten ist die metallische Abschlussschicht bevorzugt voll flächig über oder auf der Di f fusionsbarriereschicht und/oder über oder auf der Trennschicht angeordnet .

Die metallische Abschlussschicht verhindert bevorzugt eine Oxidation des darunterliegenden Materials . Bevorzugt bildet die Abschlussschicht teilweise eine Außenfläche des Chips aus . Die metallische Abschlussschicht ist beispielsweise aus Gold gebildet oder weist Gold auf . Weiterhin weist die metallische Abschlussschicht bevorzugt eine Dicke zwischen einschließlich 50 Nanometer und einschließlich 250 Nanometer auf .

Gemäß einer weiteren Aus führungs form des Halbleiterchips ist in direktem Kontakt auf der metallischen Vorratsschicht die Di f fusionsbarriereschicht aufgebracht . Außerdem ist über oder auf der Di f fusionsbarriereschicht die metallische Abschlussschicht angeordnet . Weiterhin ist über oder auf der metallischen Abschlussschicht das Lot angeordnet . Das Lot ist insbesondere zum Löten eingerichtet und dazu vorgesehen, den Halbleiterchip mit einem anderen Element , beispielsweise mit einem Anschlussträger , der externe Anschlussstellen aufweist , elektrisch leitend und mechanisch stabil zu verbinden .

Gemäß einer weiteren Aus führungs form des Halbleiterchips weist die metallische Vorratsschicht , die metallische Abschlussschicht und/oder zumindest eine Lotkomponente das gleiche Material auf oder sind aus dem gleichen Material gebildet . Beispielsweise sind die metallische Vorratsschicht , die metallische Abschlussschicht und/oder die Lotkomponente aus Gold gebildet .

Gemäß einer weiteren Aus führungs form des Halbleiterchips ist über oder auf der Trennschicht eine Lotkomponentenschicht mit der zweiten Lotkomponente angeordnet . Mit anderen Worten weist der Halbleiterchip bevorzugt eine Trennschicht auf , die in direktem Kontakt auf der metallischen Vorratsschicht angeordnet ist . Über oder auf der Trennschicht ist die Lotkomponentenschicht angeordnet , die die zweite Lotkomponente aufweist oder aus der zweiten Lotkomponente gebildet ist . Die Lotkomponentenschicht bedeckt hierbei die Trennschicht besonders bevorzugt vollständig . Mit anderen Worten ist die Lotkomponentenschicht bei dieser Aus führungs form ebenfalls zurückversetzt zu der metallischen Vorratsschicht angeordnet . Bei dieser Aus führungs form weist die metallische Vorratsschicht bevorzugt die erste Lotkomponente des Lots auf , die zusammen mit der zweiten Lotkomponente ein Lot , insbesondere ein eutektisches Lot , ausbildet . Beispielsweise handelt es sich bei der ersten Lotkomponente der metallischen Vorratsschicht um die hochschmel zende Lotkomponente , wie Gold, und bei der zweiten Lotkomponente um die niedrigschmel zende Lotkomponente , wie Zinn .

Bei dieser Aus führungs form des Halbleiterchips sind die Lotkomponenten zur Ausbildung eines Lots mit Vorteil in einer Schichtenfolge integriert , die auf der elektrischen Kontaktstelle aufgebracht ist . Weiterhin sind die Trennschicht und die Lotkomponentenschicht zu der metallischen Anschlussschicht zurückversetzt angeordnet , sodass die Wahrscheinlichkeit für die Entstehung von Kurzschlüssen zwischen den elektrischen Kontaktstellen beim Fügen zumindest verringert werden .

Die zweite Lotkomponentenschicht weist beispielsweise eine Dicke zwischen einschließlich 1 Mikrometer und einschließlich 2 Mikrometer auf .

Gemäß einer Aus führungs form des Halbleiterchips ist über oder auf der Lotkomponentenschicht eine weitere Trennschicht angeordnet . Auch die weitere Trennschicht ist wie die Trennschicht bevorzugt löslich in dem Lot und/oder der ersten Lotkomponente des Lots und/oder der zweiten Lotkomponente des Lots .

Die weitere Trennschicht weist beispielsweise Titan auf oder ist aus Titan gebildet . Bevorzugt ist die weitere Trennschicht dünner ausgebildet als die Trennschicht . Beispielsweise weist die weitere Trennschicht eine Dicke zwischen einschließlich 5 Nanometer und einschließlich 10 Nanometer auf .

Gemäß einer weiteren Aus führungs form des Halbleiterchips ist in direktem Kontakt auf die elektrische Kontaktstelle eine Schichtenfolge aufgebracht , die die folgenden Schichten in der angegebenen Reihenfolge , gesehen von der elektrischen Kontaktstelle aus , umfasst oder daraus besteht :

- metallische Vorratsschicht ,

- Di f fusionsbarriereschicht , und

- metallische Abschlussschicht .

Gemäß einer weiteren Aus führungs form des Halbleiterchips ist in direktem Kontakt auf die elektrische Kontaktstelle eine Schichtenfolge aufgebracht , die die folgenden Schichten in der angegebenen Reihenfolge , gesehen von der elektrischen Kontaktstelle aus , umfasst oder daraus besteht :

- metallische Vorratsschicht , umfassend eine hochschmel zende erste Lotkomponente ,

- Trennschicht ,

- Lotkomponentenschicht , umfassend eine niedrigschmel zende zweite Lotkomponente .

Gemäß einer weiteren Aus führungs form des Halbleiterchips ist auf die elektrische Kontaktstelle in direktem Kontakt eine Schichtenfolge aufgebracht , die die folgenden Schichten in der angegebenen Reihenfolge , gesehen von der elektrischen Kontaktstelle aus , umfasst :

- metallische Vorratsschicht , umfassend die erste Lotkomponente , die bevorzugt niedrigschmel zend ausgebildet ist ,

- Trennschicht ,

- Lotkomponentenschicht , umfassend die zweite Lotkomponente , die bevorzugt hochschmel zend ausgebildet ist ,

- weitere Trennschicht ,

- metallische Abschlussschicht .

Gemäß einer weiteren Aus führungs form des Halbleiterchips weisen die elektrischen Kontaktstellen einen Abstand von höchstens 50 Mikrometer, von höchstens 20 Mikrometer oder von höchstens 10 Mikrometer auf .

Gemäß einer weiteren Aus führungs form handelt es sich bei dem Halbleiterchip um einen Laserdiodenchip oder einen Leuchtdiodenchip . Insbesondere ist der strahlungsemittierende Halbleiterchip ein Flip-Chip .

Der strahlungsemittierende Halbleiterchip weist eine epitaktische Halbleiterschichtenfolge mit einer aktiven Schicht auf , die im Betrieb elektromagnetische Strahlung erzeugt . Die epitaktische Halbleiterschichtenfolge ist auf einem Wachstumssubstrat epitaktisch gewachsen und ist gemäß einer Aus führungs form Teil des fertigen strahlungsemittierenden Halbleiterchips . Weiterhin ist es auch möglich, dass der strahlungsemittierende Halbleiterchip einen Träger statt des Wachstumssubstrats aufweist , der den strahlungsemittierenden Halbleiterchip mechanisch stabilisiert . Insbesondere weist der strahlungsemittierende Halbleiterchip zwei elektrische Kontakte auf , die zur Stromeinprägung in die aktive Schicht eingerichtet sind . Sind die beiden elektrischen Kontakte an einer gemeinsamen Hauptfläche des strahlungsemittierenden Halbleiterchips angeordnet , handelt es sich um einen Halbleiterchip in Flip- Chip-Bauweise .

Gemäß einer Aus führungs form des Halbleiterchips ist die Trennschicht mittig auf der metallischen Vorratsschicht angeordnet , so dass seitliche Bereiche der metallischen Vorratsschicht frei zugänglich sind . Beispielsweise umlaufen die frei zugänglichen Bereiche der metallischen Vorratsschicht die Trennschicht vollständig . Beispielsweise weisen die metallische Vorratsschicht und die Trennschicht ein stufenförmiges Profil in Schnittansicht auf , das sich ausgehend von der metallischen Vorratsschicht verj üngt .

Gemäß einer Aus führungs form des Halbleiterchips ist die Di f fusionsbarriereschicht mittig auf der metallischen Vorratsschicht angeordnet , so dass seitliche Bereiche der metallischen Vorratsschicht frei zugänglich sind . Beispielsweise umlaufen die frei zugänglichen Bereiche der metallischen Vorratsschicht die Di f fusionsbarriereschicht vollständig Beispielsweise weisen die metallische Vorratsschicht und die Di f fusionsbarriereschicht ein stufenförmiges Profil in Schnittansicht auf , das sich ausgehend von der metallischen Vorratsschicht verj üngt .

Der Halbleiterchip ist insbesondere zum Verbinden mit einem Anschlussträger geeignet . Bei dem im Folgenden beschriebenen Verfahren wird insbesondere der bereits beschriebene Halbleiterchip verwendet . Sämtliche Aus führungs formen und Merkmale , die bereits in Verbindung mit dem Halbleiterchip beschrieben wurden, können auch bei dem Verfahren ausgebildet sein und umgekehrt .

Gemäß einer Aus führungs form des Verfahrens wird ein Halbleiterchip mit mindestens zwei elektrischen Kontaktstellen bereitgestellt , die an einer Hauptfläche angeordnet sind . Mit anderen Worten handelt es sich um einen Halbleiterchip in Flip-Chip-Bauweise .

Gemäß einer weiteren Aus führungs form des Verfahrens wird ein Anschlussträger mit zwei elektrischen Anschlussstellen bereitgestellt . Beispielsweise weist der Anschlussträger ein Substrat auf , wobei auf einer Hauptfläche des Substrats die elektrischen Anschlussstellen angeordnet sind . Beispielsweise weist das Substrat Keramik auf oder ist aus Keramik gebildet .

Gemäß einer weiteren Aus führungs form des Verfahrens wird ein Lot über oder auf den elektrischen Anschlussstellen des Anschlussträgers und/oder über oder auf den elektrischen Kontaktstellen des Halbleiterchips aufgebracht .

Gemäß einer weiteren Aus führungs form des Verfahrens wird das Lot verflüssigt . Beispielsweise kann das Lot verflüssigt werden, in dem das Element , auf das das Lot aufgebracht ist , wie der Anschlussträger oder der Halbleiterchip, erwärmt werden .

Gemäß einer weiteren Aus führungs form des Verfahrens wird der Halbleiterchip auf den Anschlussträger aufgesetzt . Hierbei kommen insbesondere die elektrischen Kontaktstellen des Halbleiterchips über den elektrischen Anschlussstellen des Anschlussträgers zu liegen . Insbesondere berühren sich die elektrischen Anschlussstellen des Anschlussträgers und das Lot sowie die elektrischen Kontaktstellen des Halbleiterchips und das Lot . Beispielsweise werden der Halbleiterchip und der Anschlussträger zusammengedrückt .

Insbesondere ist auf der elektrischen Kontaktstelle voll flächig eine metallische Vorratsschicht aufgebracht , wobei in direktem Kontakt auf der metallischen Vorratsschicht eine Di f fusionsbarriereschicht aufgebracht ist , die gegenüber der metallischen Vorratsschicht zurückversetzt angeordnet ist , sodass die metallische Vorratsschicht teilweise frei zugänglich ist . Die Di f fusionsbarriereschicht ist als Anhaftfläche für das Lot ausgebildet . Gemäß einer weiteren Aus führungs form des Verfahrens tri f ft flüssiges Lot auf die metallische Vorratsschicht und erstarrt dort .

Gemäß einer bevorzugten Aus führungs form weist das Verfahren die folgenden Schritte auf :

- Bereitstellen eines Halbleiterchips mit mindestens zwei elektrischen Kontaktstellen, die an einer Hauptfläche angeordnet sind,

- Bereitstellen eines Anschlussträgers mit zwei elektrischen Anschlussstellen,

- Aufbringen eines Lots über oder auf den elektrischen Anschlussstellen des Anschlussträgers und/oder über oder auf den elektrischen Kontaktstellen des Halbleiterchips ,

- Verflüssigen des Lots ,

- Aufsetzen des Halbleiterchips auf den Anschlussträger , wobei

- auf der elektrischen Kontaktstelle voll flächig eine metallische Vorratsschicht aufgebracht ist ,

- in direktem Kontakt auf der metallischen Vorratsschicht eine Di f fusionsbarriereschicht aufgebracht ist , die gegenüber der metallischen Vorratsschicht zurückversetzt angeordnet ist , so dass die metallische Vorratsschicht teilweise frei zugänglich ist ,

- die Di f fusionsbarriereschicht eine Anhaftfläche für das Lot ausbildet ,

- flüssiges Lot auf die metallische Vorratsschicht tri f ft und erstarrt .

Insbesondere werden die Schritte des Verfahrens in der angegebenen Reihenfolge durchgeführt . Insbesondere können j edoch das Verflüssigen des Lots und das Aufsetzen des Halbleiterchips auch in umgekehrter Reihenfolge stattfinden . Mit anderen Worten kann auch zunächst der Halbleiterchip auf den Anschlussträger aufgesetzt werden und dann das Lot verflüssigt werden .

Bei dem oben beschriebenen Verfahren ist insbesondere die Di f fusionsbarriereschicht auf die metallische Vorratsschicht vorgesehen . Die Di f fusionsbarriereschicht verhindert einen Kontakt des flüssigen Lots mit der metallischen Vorratsschicht . Gleichzeitig wird bei einem Aufsetzen und/oder Aufdrücken des Halbleiterchips auf das flüssige Lot verhindert , dass flüssiges Lot seitlich austritt und einen Kurzschluss zwischen zwei direkt benachbarten elektrischen Kontaktstellen des Halbleiterchips ausbildet . Das flüssige Lot findet insbesondere an den freiliegenden Flächen der metallischen Vorratsschicht Bereiche , an denen es erstarren kann .

Gemäß einer Aus führungs form des Verfahrens ist über oder auf der elektrischen Kontaktstelle eine metallische Vorratsschicht angeordnet , die eine erste Lotkomponente aufweist oder aus einer ersten Lotkomponente besteht . Bei einer weiteren Aus führungs form des Verfahrens wird in direktem Kontakt auf der metallischen Vorratsschicht eine Trennschicht aufgebracht , die gegenüber der metallischen Vorratsschicht zurückversetzt angeordnet ist , sodass die metallische Vorratsschicht teilweise frei zugänglich ist . Die Trennschicht löst sich insbesondere in dem Lot oder eines seiner Komponenten, wenn diese in flüssiger Form vorliegen .

Gemäß einer weiteren Aus führungs form des Verfahrens ist über oder auf der Trennschicht eine Lotkomponentenschicht mit einer zweiten Lotkomponente angeordnet .

Gemäß einer weiteren Aus führungs form des Verfahrens werden die erste Lotkomponente und/oder die zweite Lotkomponente verflüssigt und die Trennschicht löst sich in der ersten Lotkomponente und/oder der zweiten Lotkomponente teilweise oder ganz .

Gemäß einer bevorzugten Aus führungs form weist das Verfahren die folgenden Schritte auf :

- Bereitstellen eines Halbleiterchips mit mindestens zwei elektrischen Kontaktstellen, die an einer Hauptfläche angeordnet sind,

- Bereitstellen eines Anschlussträgers mit zwei elektrischen Anschlussstellen,

- Aufsetzen des Halbleiterchips auf den Anschlussträger , wobei

- über oder auf der elektrischen Kontaktstelle voll flächig eine metallische Vorratsschicht umfassend eine erste Lotkomponente aufgebracht ist ,

- in direktem Kontakt auf der metallischen Vorratsschicht eine Trennschicht aufgebracht ist , die gegenüber der metallischen Vorratsschicht zurückversetzt angeordnet ist , so dass die metallische Vorratsschicht teilweise frei zugänglich ist ,

- über oder auf der Trennschicht eine Lotkomponentenschicht umfassend eine zweite Lotkomponente angeordnet ist ,

- die erste Lotkomponente und/oder die zweite Lotkomponente verflüssigt werden, wobei sich die Trennschicht in der ersten Lotkomponente und/oder der zweiten Lotkomponente löst .

Gemäß einer weiteren Aus führungs form des Verfahrens wird der Anschlussträger erhitzt . Beispielsweise wird der Halbleiterchip auf elektrische Anschlussstellen des Anschlussträgers aufgesetzt , wobei der Anschlussträger erhitzt wird . In diesem Fall erwärmt sich die Schichtenfolge auf den elektrischen Kontaktstellen des Halbleiterchips ausgehend von dem Anschlussträger . Mit anderen Worten verflüssigt sich hierbei zunächst die Lotkomponentenschicht mit der zweiten Lotkomponente und die Trennschicht wird durchlässig für die zweite Lotkomponente , sodass die erste Lotkomponente und die zweite Lotkomponente in Kontakt treten und ein flüssiges Lot ausbilden .

Gemäß einer weiteren Aus führungs form des Verfahrens sind die erste Lotkomponente Gold (Au) und die zweite Lotkomponente Zinn ( Sn) . In diesem Fall handelt es sich insbesondere um ein eutektisches AuSn-Lot . Au bildet hierbei die erste , hochschmel zende Lotkomponente mit einer höheren Schmel ztemperatur aus , während Sn die zweite niedrigschmel zende Lotkomponente mit einer niedrigen Schmel ztemperatur ausbildet .

Gemäß einer weiteren Aus führungs form des Verfahrens weist die elektrische Anschlussstelle des Anschlussträgers eine elektrische Kontaktschicht auf , über oder auf der eine Di f fusionsbarriereschicht angeordnet ist , die eine Anhaftfläche für das Lot ausbildet .

Gemäß einer weiteren Aus führungs form des Verfahrens weist die elektrische Anschlussstelle des Anschlussträgers eine elektrische Kontaktschicht auf , über oder auf der eine metallische Abschlussschicht angeordnet ist .

Im Folgenden werden der Halbleiterchip und die Verfahren zum Verbinden des Halbleiterchips in Verbindung mit den Figuren näher beschrieben .

Die Figuren 1 bis 3 zeigen schematische Schnittdarstellungen von Halbleiterchips gemäß verschiedenen Aus führungsbeispielen .

Die Figuren 4 bis 7 zeigen schematische Schnittdarstellungen von Stadien eines Verfahrens gemäß einem Aus führungsbeispiel .

Figur 8 zeigt eine schematische Schnittdarstellung eines Stadiums eines Verfahrens gemäß einem weiteren Aus führungsbeispiel .

Gleiche , gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugs zeichen versehen . Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten . Vielmehr können einzelne Elemente , insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein .

Der Halbleiterchip 1 gemäß dem Aus führungsbeispiel der Figur 1 ist als strahlungsemittierender Halbleiterchip 1 ausgebildet . Insbesondere handelt es sich bei dem Halbleiterchip 1 gemäß der Figur 1 um einen Leuchtdiodenchip in Flip-Chip-Bauweise . Der Halbleiterchip 1 gemäß dem Aus führungsbeispiel der Figur 1 weist eine epitaktische Halbleiterschichtenfolge 2 mit einer aktiven Schicht 3 auf , die dazu geeignet ist , im Betrieb elektromagnetische Strahlung zu erzeugen . Die epitaktische Halbleiterschichtenfolge 2 ist vorliegend auf einem Träger 4 aufgebracht . Der Träger 4 ist beispielsweise als Wachstumssubstrat für die epitaktische Halbleiterschichtenfolge 2 ausgebildet . An einer Hauptfläche

5 des Halbleiterchips 1 sind zwei elektrische Kontaktstellen

6 angeordnet . Die elektrischen Kontaktstellen 6 weisen beispielsweise einen Abstand d kleiner oder gleich 50 Mikrometer, kleiner oder gleich 20 Mikrometer oder kleiner oder gleich 10 Mikrometer zueinander auf .

Figur 2 zeigt die elektrischen Kontaktstellen 6 und eine Schichtenfolge 7 auf den elektrischen Kontaktstellen 6 des in Figur 1 markierten Ausschnitts gemäß einem Aus führungsbeispiel .

Bei dem Halbleiterchip gemäß dem Aus führungsbeispiel der Figur 2 sind die elektrischen Kontaktstellen 6 als eine Schichtenfolge umfassend eine elektrische Kontaktschicht 8 und eine haftvermittelnde Einzelschicht 9 ausgebildet . Die haftvermittelnde Einzelschicht 9 erhöht die Haftung der elektrischen Kontaktstelle 6 zu dem Träger 4 . Beispielsweise weist die haftvermittelnde Einzelschicht 9 Titan auf oder ist aus Titan gebildet .

Auf der haftvermittelnden Einzelschicht 9 der elektrischen Kontaktstelle 6 ist die elektrische Kontaktschicht 8 angeordnet. Die elektrische Kontaktschicht 8 weist beispielweise Kupfer, Platin, Gold, Silber oder Aluminium auf .

Auf der elektrischen Kontaktschicht 8 ist vollflächig in direktem Kontakt eine metallische Vorratsschicht 10 aufgebracht. Die metallische Vorratsschicht 10 schließt seitlich mit der elektrischen Kontaktstelle 6 ab. Mit anderen Worten überragt die metallische Vorratsschicht 10 die elektrische Kontaktstelle 6 seitlich nicht. Die metallische Vorratsschicht 10 ist vorliegend aus Gold gebildet und weist eine vergleichsweise große Dicke von einigen Mikrometern auf.

In direktem Kontakt auf die metallische Vorratsschicht 10 ist eine Diffusionsbarriereschicht 11 aufgebracht. Die Diffusionsbarriereschicht 11 weist vorliegend zwei Einzelschichten 11', 11' ' auf, eine haftvermittelnde Einzelschicht 11' und ein Einzelschicht 11' ', die insbesondere die Diffusionsbarriereeigenschaften der Diffusionsbarriereschicht erzielt. Die haftvermittelnde Einzelschicht 11' ist in direktem Kontakt zu der metallischen Vorratsschicht 10 angeordnet und erhöht die Haftung zu der metallischen Vorratsschicht 10. Beispielsweise weist die haftvermittelnde Einzelschicht 11' Titan auf. Die weitere Einzelschicht 11' ' der Diffusionsbarriereschicht weist beispielsweise Nickel oder Platin auf.

Die Diffusionsbarriereschicht 11 ist vorliegend mittig auf der metallischen Vorratsschicht 10 angeordnet, sodass seitliche Bereiche 12 der metallischen Vorratsschicht 10 frei zugänglich sind. Auf die Di f fusionsbarriereschicht 11 in direktem Kontakt ist eine metallische Abschlussschicht 13 aufgebracht , die vorliegend aus Gold gebildet ist . Die metallische Abschlussschicht 13 bedeckt die Di f fusionsbarriereschicht 11 vollständig, ragt über diese j edoch nicht hinaus .

Figur 3 zeigt die elektrischen Kontaktstellen 6 und eine Schichtenfolge 7 auf den elektrischen Kontaktstellen 6 des in Figur 1 markierten Ausschnitts gemäß einem weiteren Aus führungsbeispiel .

Bei dem Halbleiterchip 1 gemäß der Figur 3 ist , wie bei dem Halbleiterchip 1 gemäß dem Aus führungsbeispiel der Figur 2 , die elektrische Kontaktstelle 6 durch eine haftvermittelnde Einzelschicht 9 und eine elektrische Kontaktschicht 8 gebildet .

In direktem Kontakt auf die elektrische Kontaktschicht 8 ist eine metallische Vorratsschicht 10 aufgebracht , die die elektrische Kontaktschicht 8 vollständig bedeckt , j edoch nicht über die elektrische Kontaktschicht 8 hinausragt . Die metallische Vorratsschicht 10 ist aus einer ersten Lotkomponente eines Lots gebildet . Die metallische Vorratsschicht 10 ist vorliegend aus Gold gebildet .

In direktem Kontakt auf die metallische Vorratsschicht 10 ist eine Trennschicht 14 aufgebracht . Die Trennschicht 14 ist beispielsweise aus Titan gebildet und weist eine Dicke zwischen einschließlich 20 Nanometer und einschließlich 40 Nanometer auf .

Die Trennschicht 14 ist vorliegend mittig auf der metallischen Vorratsschicht 10 angeordnet und weiterhin zurückversetzt gegenüber der metallischen Vorratsschicht 10 angeordnet , sodass seitliche Bereiche 12 der metallischen Vorratsschicht 10 frei zugänglich sind . Mit anderen Worten weist die Trennschicht 14 eine geringere Querschnitts fläche auf als die metallische Vorratsschicht 10 .

In direktem Kontakt auf die Trennschicht 14 ist eine Lotkomponentenschicht 15 aufgebracht , die eine zweite Lotkomponente des Lots aufweist . Die Lotkomponentenschicht 15 ist voll flächig auf der Trennschicht 14 aufgebracht und ragt nicht über diese hinaus . Vorliegend ist die zweite Lotkomponentenschicht 15 aus Zinn gebildet . Beispielsweise weist die Lotkomponentenschicht 15 eine Dicke zwischen einschließlich 1 Mikrometer und einschließlich 2 Mikrometer auf .

Auf die Lotkomponentenschicht 15 ist in direktem Kontakt eine weitere Trennschicht 16 aufgebracht . Die weitere Trennschicht 16 ist vorliegend ebenfalls aus Titan gebildet und weist eine Dicke zwischen einschließlich 5 Nanometer und einschließlich 10 Nanometer auf . Insbesondere weist die weitere Trennschicht 16 eine geringere Dicke als die Trennschicht 14 auf .

In direktem Kontakt auf die weitere Trennschicht 16 ist eine metallische Abschlussschicht 13 zum Oxidationsschutz voll flächig aufgebracht . Die metallische Abschlussschicht 13 ist vorliegend aus Gold gebildet .

Bei dem Verfahren gemäß dem Aus führungsbeispiel der Figuren 4 bis 7 wird ein Halbleiterchip 1 bereitgestellt (nicht dargestellt ) , wie er bereits anhand der Figur 2 bereits beschrieben wurde . Weiterhin wird ein Anschlussträger 17 mit zwei elektrischen Anschlussstellen 18 bereitgestellt ( Figur 4 ) . Der Anschlussträger 17 weist vorliegend ein Substrat 19 auf , das aus Keramik gebildet ist . Auf eine Hauptfläche des Substrats 19 sind zwei elektrische Kontaktschichten 8 aufgebracht , die vorliegend j eweils eine elektrische Anschlussstelle 18 ausbilden . Auf der elektrischen Anschlussstelle 18 ist eine Di f fusionsbarriereschicht 11 aufgebracht , die vorliegend eine Anhaftfläche für ein Lot ausbildet . Auf die Di f fusionsbarriereschicht 11 ist in direktem Kontakt eine dünne metallische Abschlussschicht 13 aufgebracht , die vorliegend aus Gold gebildet ist .

In einem nächsten Schritt wird ein Lot 21 über die elektrischen Anschlussstellen 18 des Anschlussträgers 17 aufgebracht ( Figur 5 ) . Alternativ ist es auch möglich, dass das Lot 21 über den elektrischen Kontaktstellen 6 des Halbleiterchips 1 aufgebracht werden (vorliegend nicht dargestellt ) .

In einem weiteren Schritt wird der Halbleiterchip 1 abgesenkt , sodass zumindest die Schichtenfolge 7 auf den elektrischen Kontaktstellen 6 mit dem Lot 21 in direktem Kontakt tritt , das in flüssiger Form vorliegt ( Figur 6 ) . Beispielsweise wird das Lot 21 durch Hei zen des Substrats 19 des Anschlussträgers 17 erhitzt . Wird nun der Halbleiterchip 1 auf das flüssige Lot 21 gedrückt , so tritt Lot 21 seitlich aus , benetzt seitliche Bereiche 12 der metallischen Vorratsschicht 10 und erstarrt dort .

Weiterhin bildet die Di f fusionsbarriereschicht 11 eine Anhaftfläche für das Lot 21 aus , sodass eine mechanisch stabile Verbindung zwischen dem Anschlussträger 17 und dem Halbleiterchip 1 entsteht . Weiterhin wird bei dem Vorgang in der Regel zumindest teilweise die metallische Abschlussschicht 13 verflüssigt und von dem Lot 21 auf genommen ( Figur 7 ) .

Bei dem Verfahren gemäß dem Aus führungsbeispiel der Figur 8 wird ein Halbleiterchip 1 eingesetzt , wie er bereits anhand von Figur 3 beschrieben wurde . Der Anschlussträger 17 ist ausgebildet wie bereits anhand der Figur 4 beschrieben .

Im Unterschied zu dem Verfahren gemäß dem Aus führungsbeispiel der Figur 4 bis 7 wird bei dem Verfahren gemäß dem Aus führungsbeispiel der Figur 8 kein zusätzliches Lot 21 verwendet , das über oder auf die elektrischen Anschlussstellen 18 des Anschlussträgers 17 oder über oder auf die elektrischen Kontaktstellen 6 des Halbleiterchips 1 aufgebracht wird . Vielmehr ist das Material , aus dem die Lotverbindung gebildet wird, bereits in der Schichtenfolge 7 auf der elektrischen Kontaktstelle 6 des Halbleiterchips 1 integriert .

Bei dem Verfahren gemäß dem Aus führungsbeispiel der Figur 8 wird der Halbleiterchip 1 auf den Anschlussträger 17 abgesenkt , sodass die Schichtenfolge 7 auf den elektrischen Kontaktstellen 6 auf der Schichtenfolge auf den elektrischen Anschlussstellen 18 des Anschlussträgers 17 zu liegen kommt .

Der Anschlussträger 17 wird vor oder nach dem Absenken des Halbleiterchips 1 gehei zt , so dass sich die metallische Vorratsschicht 10 und die metallische Lotkomponentenschicht 15 zumindest teilweise verflüssigen . Beim Verflüssigen durchdringt das Material der metallischen Abschlussschicht 13 die weitere Trennschicht 16 und verflüssigt sich zusammen mit dem Material der Lotkomponentenschicht 15 . Weiterhin verflüssigen sich auch das Material der Trennschicht 14 und das Material der metallischen Vorratsschicht 10 , sodass sich eine zunächst flüssige Mischung einer ersten Lotkomponente und einer zweiten Lotkomponente eines eutektischen Gold-Zinn-Lots an der elektrischen Kontaktschicht 8 ausbildet . Da es sich um ein eutektisches Lot handelt , erstarrt die Mischung zeitnah .

Insbesondere sind bei den beiden vorliegenden Verfahren Kurzschlüsse zwischen den elektrischen Kontaktstellen 6 des Halbleiterchips 1 verringert , da sich die flüssige Schmel ze des Lots 21 die freiliegenden Bereichen 12 der metallischen Vorratsschicht 10 benetzen und dort erstarren kann .

Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 102021130307 . 9 , deren Of fenbarungsgehalt hiermit durch Rückbezug aufgenommen wird .

Die Erfindung ist nicht durch die Beschreibung anhand der Aus führungsbeispiele auf diese beschränkt . Vielmehr umfasst die Erfindung j edes neue Merkmal sowie j ede Kombination von Merkmalen, was insbesondere j ede Kombination von Merkmalen in den Patentansprüchen beinhaltet , auch wenn dieses Merkmal oder diese Kombination selbst nicht expli zit in den Patentansprüchen oder Aus führungsbeispielen angegeben ist . Bezugs zeichenliste

1 Halbleiterchip

2 epitaktische Halbleiterschichtenfolge

3 aktive Schicht

4 Träger

5 Hauptfläche des Halbleiterchips

6 elektrische Kontaktstelle

7 Schichtenfolge

8 elektrische Kontaktschicht

9 haftvermittelnde Einzelschicht

10 metallische Vorratsschicht

11 Di f fusionsbarriereschicht

11 ' , 11 ' ' Einzelschicht

12 seitlicher Bereich

13 metallische Abschlussschicht

14 Trennschicht

15 Lotkomponentenschicht

16 weitere Trennschicht

17 Anschlussträger

18 elektrische Anschlussstelle

19 Substrat

20 elektrische Kontaktschichten

21 Lot d Abstand