Beschreibung

HALBLEITERCHIP MIT TRANSPARENTER STROMAUFWEITUNGSSCHICHT

Es wird ein Halbleiterchip mit einer transparenten

Stromaufweitungsschicht angegeben. Des Weiteren wird

Verfahren zur Herstellung eines Halbleiterchips oder

Mehrzahl von Halbleiterchips angegeben. Herkömmliche Halbleiterchips weisen in der Regel eine in ^¬ seitige Halbleiterschicht, eine p-seitige Halbleiterschicht und eine dazwischenliegende aktive Zone auf, wobei zur

Erzielung einer gleichmäßigen Stromdichteverteilung

StromaufWeitungsschichten beidseitig der aktiven Zone angeordnet sind. Solche StromaufWeitungsschichten können jeweils auf demselben Material wie die zugehörigen

Halbleiterschichten des Halbleiterchips basieren, jedoch mit einer erhöhten Dotierung oder einem erhöhten AI-Anteil. Eine zu hohe Dotierung in den StromaufWeitungsschichten kann zu einer Verringerung der Ladungsträgerbeweglichkeit und insgesamt zu einer Erhöhung der Durchlassspannung des

Halbleiterchips führen. Ein hoher AI-Anteil führt aufgrund von Gitterfehlanpassungen in der Regel zu erhöhten inneren mechanischen Verspannungen .

Alternativ ist es möglich, StromaufWeitungsschichten aus transparenten elektrisch leitfähigen Oxiden auf

Halbleiterschichten auszubilden. Das Ausbilden von

transparenten elektrisch leitfähigen Oxiden auf

Halbleiterschichten führt allerdings ebenfalls zu erhöhten inneren mechanischen Verspannungen im Halbleiterchip. Eine Aufgabe ist es, einen effizienten Halbleiterchip

anzugeben. Des Weiteren wird ein vereinfachtes Verfahren zur Herstellung eines oder einer Mehrzahl solcher Halbleiterchips mit hoher Materialqualität angegeben.

Gemäß zumindest einer Ausführungsform eines Halbleiterchips weist dieser einen strahlungsdurchlässigen Träger und einen Halbleiterkörper auf. Der Halbleiterkörper weist eine erste etwa n-seitige Halbleiterschicht, eine zweite insbesondere p- seitige Halbleiterschicht und eine in vertikaler Richtung zwischen der ersten Halbleiterschicht und der zweiten

Halbleiterschicht angeordnete aktive Zone auf. Eine n-seitige Halbleiterschicht ist insbesondere n-leitend und kann eine n- dotierte Halbleiterschicht sein. Eine p-seitige

Halbleiterschicht ist insbesondere p-leitend und kann eine p- dotierte Halbleiterschicht sein. Die aktive Zone ist zum Beispiel ein p-n-Übergang .

Zum Beispiel basiert der Halbleiterkörper auf einem III-V- Halbleitermaterial wie Galliumphosphid (GaP) oder

Galliumarsenid (GaAs) . Im Betrieb des Halbleiterchips ist die optisch aktive Zone insbesondere dazu eingerichtet,

elektromagnetische Strahlung im sichtbaren, ultravioletten oder im infraroten Spektralbereich zu emittieren oder zu detektieren. Der Halbleiterchip weist insbesondere eine

Diodenstruktur auf. Zum Beispiel ist der Halbleiterchip eine lichtemittierende Diode (LED) .

Unter einer vertikalen Richtung wird allgemein eine Richtung verstanden, die quer insbesondere senkrecht, zu einer

Haupterstreckungsfläche des Halbleiterkörpers gerichtet ist. Die vertikale Richtung ist etwa eine Wachstumsrichtung des Halbleiterkörpers. Unter einer lateralen Richtung wird demgegenüber eine Richtung verstanden, die entlang insbesondere parallel, zu der Haupterstreckungsflache des Halbleiterkörpers verläuft. Die vertikale Richtung und die laterale Richtung sind insbesondere senkrecht zueinander.

Ein auf einem III-V-Halbleitermaterial basierender

Halbleiterkörper weist zumindest ein Element oder mehrere Elemente aus der dritten Hauptgruppe und zumindest ein

Element oder mehrere Elemente aus der fünften Hauptgruppe des Periodensystems der chemischen Elemente auf. In diesem Fall können die auf einem III-V-Halbleitermaterial basierenden Halbleiterschichten jeweils mehrere Teilschichten aufweisen und n-dotiert, p-dotiert oder undotiert sein. Der strahlungsdurchlässige Träger kann aus Siliziumcarbid (SiC) , Glas oder aus einem glasartigen Material gebildet sein. Insbesondere ist der Träger bezüglich dessen Material und Schichtdicke derart gestaltet, dass der Träger bezüglich einer Peakwellenlänge der im Betrieb des Halbleiterchips erzeugten elektromagnetischen Strahlung einen

Transmissionsgrad von mindestens 60 %, 70 %, 80 % oder mindestens 90 % aufweist. In diesem Zusammenhang wird unter einer strahlungsdurchlässigen oder transparenten Schicht allgemein eine Schicht verstanden, die bezüglich Lichts im sichtbaren Wellenlängenbereich, etwa zwischen 380 nm und 780 nm, zum Beispiel bei 550 nm, einen Transmissionsgrad von mindestens 60 %, 70 %, 80 % oder mindestens 90 % aufweist. Im Zweifel kann eine transparente Schicht im Vergleich zu einer strahlungsdurchlässigen Schicht einen höheren

Transmissionsgrad, etwa um 5 "6 » 10 %, 20 % aufweisen.

Gemäß zumindest einer Ausführungsform des Halbleiterchips ist der Halbleiterkörper mittels einer strahlungsdurchlässigen Verbindungsschicht mit dem Träger befestigt. Insbesondere ist der Halbleiterchip als Volumenemitter gestaltet. Bei einem Volumenemitter kann die im Betrieb des Halbleiterchips erzeugte elektromagnetische Strahlung über eine Vorderseite, eine Rückseite und über Seitenflächen des Halbleiterchips auskoppelbar sein. Zum Beispiel weist der Träger eine dem Halbleiterkörper abgewandte Vorderseite auf, die die

Vorderseite des Halbleiterchips bilden. Die Seitenflächen des Halbleiterchips können bereichsweise durch Seitenflächen des Trägers gebildet sein.

Sind der Träger und die Verbindungsschicht

strahlungsdurchlässig ausgebildet, kann die in der aktiven Zone erzeugte Strahlung teilweise an den Seitenflächen und an der Vorderseite des Trägers aus dem Halbleiterchip

ausgekoppelt werden. Insbesondere ist der Halbleiterchip derart gestaltet, dass mindestens 30 %, 40 %, 50 %, 60 % oder mindestens 70 % der gesamten in der aktiven Zone erzeugten Strahlung an den Seitenflächen und/oder an der Vorderseite des Trägers aus dem Halbleiterchip ausgekoppelt werden.

Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser eine transparente StromaufWeitungsschicht auf. Die Stromaufweitungsschicht grenzt insbesondere an die n- seitige Halbleiterschicht des Halbleiterkörpers an. Bevorzugt basiert die Stromaufweitungsschicht auf Zinkselenid (ZnSe) .

Auf Zinkselenid basierend bedeutet im vorliegenden

Zusammenhang, dass die Stromaufweitungsschicht aus

Zinkselenid besteht oder Zink und Selen als Hauptbestandteile aufweist, wobei die Stromaufweitungsschicht weitere Elemente etwa aus der zweiten und/oder aus der sechsten Haupt- oder Nebengruppe des Periodensystem der chemischen Elemente aufweisen kann. Insbesondere beträgt der Stoffmengenanteil an Zink und Selen in einem solchen Verbindungsmaterial

mindestens 60, 70, 80, 90 oder mindestens 95 %. Die auf ZnSe basierende StromaufWeitungsschicht kann n-leitend dotiert sein.

In mindestens einer Ausführungsform eines Halbleiterchips weist dieser einen strahlungsdurchlässigen Träger, einen Halbleiterkörper und eine transparente

Stromaufweitungsschicht auf. Der Halbleiterkörper weist eine n-seitige Halbleiterschicht, eine p-seitige Halbleiterschicht und eine dazwischenliegende optisch aktive Zone auf. Der Halbleiterkörper ist mittels einer strahlungsdurchlässigen oder transparenten Verbindungsschicht mit dem Träger

befestigt. Die Stromaufweitungsschicht basiert auf

Zinkselenid und grenzt an die n-seitige Halbleiterschicht an.

Die ZnSe-basierte Stromaufweitungsschicht dient somit als in ^¬ seitige Stromaufweitungsschicht des Halbleiterchips.

Zinkselenid zeichnet sich insbesondere durch hohe elektrische Leitfähigkeit und einen hohen Transmissionsgrad sowohl im infraroten als auch im sichtbaren Wellenlängenbereich aus. Es hat sich herausgestellt, dass im Vergleich zu hochdotierten Stromaufweitungsschichten oder Stromaufweitungsschichten aus transparenten, elektrisch leitfähigen Materialien eine

Durchlassspannung des Halbleiterchips mit einer ZnSe- basierten Stromaufweitungsschicht verringert wird, wodurch die Effizienz des Halbleiterchips insgesamt erhöht wird. Gemäß zumindest einer Ausführungsform des Halbleiterchips basiert der Halbleiterkörper auf einem III-V-

Halbleiterverbindungsmaterial , wobei der Halbleiterchip frei von einem III-V-Aufwachssubstrat ist. Zum Beispiel kann der Halbleiterkörper zunächst mittels eines epitaktischen

Verfahrens auf ein III-V-Substrat aufgewachsen werden, wobei das Substrat in einem nachfolgenden Verfahrensschritt von dem Halbleiterkörper entfernt wird. Der strahlungsdurchlässige Träger ist somit verschieden von einem Aufwachssubstrat und wird mittels der Verbindungsschicht an dem Halbleiterkörper befestigt .

Gemäß zumindest einer Ausführungsform des Halbleiterchips ist der Träger aus einem elektrisch isolierenden und

strahlungsdurchlässigen Material gebildet. Das elektrisch isolierende Material kann Glas, glasartige Materialien, Silizium oder Siliziumcarbid aufweisen oder aus einem dieser Materialien bestehen. Es ist auch möglich, dass das

elektrisch isolierende Material verschieden von einem

Halbleitermaterial ist. Der Träger weist eine dem

Halbleiterkörper abgewandte Vorderseite und eine dem

Halbleiterkörper zugewandte Rückseite auf. Insbesondere ist die Vorderseite des Trägers frei von elektrischen Anschlüssen des Halbleiterchips.

Gemäß zumindest einer Ausführungsform des Halbleiterchips basiert der Halbleiterkörper auf InGaP oder auf InGaAlP. Der Halbleiterchip ist insbesondere frei von einer

Stromaufweitungsschicht aus InAlP. Mit anderen Worten weist der Halbleiterchip keine n-seitige Stromaufweitungsschicht auf, die zwischen dem Träger und der n-seitigen

Halbleiterschicht angeordnet ist und ein InAlP-basiertes Material aufweist. Die transparente, ZnSe-basierte

Stromaufweitungsschicht ist somit die einzige n-seitige

Stromaufweitungsschicht des Halbleiterchips. Des Weiteren kann Halbleiterchip frei von einer n-seitigen und/oder p- seitigen StromaufWeitungsschicht einem transparenten

elektrisch leitfähigen Oxid sein.

Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser eine weitere strahlungsdurchlässige

Stromaufweitungsschicht auf. Die weitere

Stromaufweitungsschicht grenzt etwa an die p-seitige

Halbleiterschicht an und dient somit als p-seitige

Stromaufweitungsschicht des Halbleiterchips. Bevorzugt basiert die weitere Stromaufweitungsschicht auf GaP. Ähnlich wie Zinkselenid ist Galliumphosphid ein Material mit hoher elektrischer Leitfähigkeit und weist einen hohen

Transmissionsgrad bezüglich elektromagnetischer Strahlung im sichtbaren und im infraroten Wellenlängenbereich auf.

Zum Beispiel ist der Halbleiterchip in diesem Fall frei von einer Stromaufweitungsschicht aus AlGaAs . Der Halbleiterchip weist die weitere GaP-basierte Stromaufweitungsschicht insbesondere als einzige p-seitige Stromaufweitungsschicht auf. Ein Halbleiterchip mit einer ZnSe-basierten n-seitigen Stromaufweitungsschicht und gleichzeitig mit einer GaP- basierten p-seitigen Stromaufweitungsschicht weist im

Vergleich zu Halbleiterchips, die StromaufWeitungsschichten aus hochdotierten Halbleiterschichten oder aus transparenten elektrisch leitfähigen Oxiden aufweisen, eine geringere Durchlassspannung und somit eine höhere Effizienz auf.

Insbesondere für die Erhöhung der Effizienz eines

Volumenemitters ist die Kombination aus der n-seitigen ZnSe- basierten Stromaufweitungsschicht und der p-seitigen GaP- basierten Stromaufweitungsschicht besonders geeignet.

Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser eine dem Träger zugewandte Vorderseite und eine dem Träger abgewandte Rückseite auf. Der Halbleiterchip weist zumindest eine Kontaktschicht auf der Rückseite auf, wobei die Kontaktschicht auf der Rückseite frei zugänglich ist. Der Halbleiterchip kann eine weitere, auf der Rückseite

befindliche und frei zugängliche Kontaktschicht aufweisen. Die Kontaktschicht und die weitere Kontaktschicht können unterschiedlichen elektrischen Polaritäten des

Halbleiterchips zugeordnet und zur elektrischen Kontaktierung des Halbleiterchips eingerichtet sein.

Alternativ ist es auch möglich, dass die weitere

Kontaktschicht zumindest bereichsweise zwischen dem

Halbleiterkörper und dem Träger angeordnet ist. Die weitere Kontaktschicht kann an die Verbindungsschicht angrenzen.

Bevorzugt ist der Halbleiterchip ausschließlich über die Rückseite mittels der Kontaktschichten elektrisch

kontaktierbar . Die Vorderseite des Halbleiterchips ist insbesondere frei von Kontaktschichten und kann dabei eine Vorderseite des Trägers sein.

Gemäß zumindest einer Ausführungsform des Halbleiterchips ist die n-seitige StromaufWeitungsschicht zwischen dem

Halbleiterkörper und der Verbindungsschicht oder dem Träger angeordnet. Alternativ ist es möglich, dass der

Halbleiterkörper zwischen der n-seitigen

Stromaufweitungsschicht und der Verbindungsschicht oder dem Träger angeordnet ist. Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser eine Durchkontaktierung zur elektrischen

Kontaktierung der n-seitigen Halbleiterschicht auf. Die

Stromaufweitungsschicht kann zwischen dem Halbleiterkörper und der Verbindungsschicht angeordnet sein. Insbesondere erstreckt sich die Durchkontaktierung von der Rückseite durch die p-seitige Halbleiterschicht und die aktive Zone hindurch in die n-seitige Halbleiterschicht. Insbesondere endet die Durchkontaktierung innerhalb der n-seitigen Halbleiterschicht und steht somit im direkten elektrischen Kontakt mit der in ^¬ seitigen Halbleiterschicht. Es hat sich herausgestellt, dass ein Kontaktwiderstand zwischen der Durchkontaktierung und der meisten ZnSe-basierten StromaufWeitungsschicht höher ist als ein elektrischer Widerstand zwischen der Durchkontaktierung und der n-seitigen Halbleiterschicht. In diesem Fall steht die Durchkontaktierung bevorzugt nicht in direktem

elektrischem Kontakt mit der StromaufWeitungsschicht . Die Durchkontaktierung kann ein Metall wie Kupfer, Nickel,

Aluminium, Silber oder Gold aufweisen.

Gemäß zumindest einer Ausführungsform des Halbleiterchips erstreckt sich die Durchkontaktierung von der Rückseite durch die p-seitige Halbleiterschicht, die aktive Zone und die n- seitige Halbleiterschicht hindurch. Dabei kann die

Durchkontaktierung etwa in lateralen Richtungen von der p- seitigen Halbleiterschicht, der aktiven Zone und/oder der in ^¬ seitigen Halbleiterschicht vollumfänglich umschlossen sein. Alternativ ist es möglich, dass sich die Durchkontaktierung durch die aktive Zone und/oder die Halbleiterschichten hindurch erstreckt, jedoch seitlich des Halbleiterkörpers befindet und somit von der aktiven Zone und/oder den

Halbleiterschichten nicht vollumfänglich umschlossen ist. Insbesondere steht die Durchkontaktierung nicht in direktem elektrischem Kontakt mit der n-seitigen Halbleiterschicht. Zum Beispiel ist die n-seitige Halbleiterschicht erst über die n-seitige ZnSe-basierte StromaufWeitungsschicht mit der Durchkontaktierung elektrisch leitend verbunden. Gemäß zumindest einer Ausführungsform des Halbleiterchips ist die Durchkontaktierung zur elektrischen Kontaktierung der p- seitigen Halbleiterschicht eingerichtet. Der Halbleiterkörper kann in diesem Fall zwischen der StromaufWeitungsschicht und der Verbindungsschicht angeordnet sein. Die

Durchkontaktierung erstreckt sich etwa von der Rückseite des Halbleiterchips durch die n-seitige StromaufWeitungsschicht , die n-seitige Halbleiterschicht und die aktive Zone hindurch. Die Durchkontaktierung ist dabei durch eine

Isolierungsschicht von der n-seitigen

Stromaufweitungsschicht , der n-seitigen Halbleiterschicht und der aktiven Zone elektrisch isoliert. Die Durchkontaktierung kann im direkten elektrischen Kontakt mit der p-seitigen Halbleiterschicht oder im direkten elektrischen Kontakt mit der weiteren p-seitigen Stromaufweitungsschicht stehen.

Gemäß zumindest einer Ausführungsform des Halbleiterchips weist dieser eine innere strukturierte Oberfläche auf. Die strukturierte Oberfläche kann Auskoppelstrukturen aufweisen. Zum Beispiel ist die innere strukturierte Oberfläche zwischen der aktiven Zone und dem Träger angeordnet. Die innere strukturierte Oberfläche kann eine Oberfläche der n-seitigen oder p-seitigen Stromaufweitungsschicht oder eine Oberfläche der n-seitigen oder p-seitigen Halbleiterschicht sein. Die Auskoppelstrukturen können Erhebungen oder Vertiefungen sein, die etwa zur Reduzierung von Totalreflexionen innerhalb des Halbleiterchips eingerichtet sind. Die innere strukturierte Oberfläche kann somit vollständig innerhalb des

Halbleiterchips angeordnet sein.

Alternativ oder ergänzend kann der Halbleiterchip zumindest eine äußere strukturierte Oberfläche, etwa eine strukturierte Vorderseite und/oder eine strukturierte Rückseite aufweisen, wobei die äußere strukturierte Oberfläche den Halbleiterchip etwa in einer vertikalen Richtung räumlich begrenzt.

Gemäß zumindest einer Ausführungsform des Halbleiterchips weist die ZnSe-basierte StromaufWeitungsschicht zumindest eines der zusätzlichen chemischen Elemente aus der Gruppe aus S, Cd, Mg und Be zur Reduzierung der Gitterfehlanpassung zwischen der n-seitigen Halbleiterschicht und der ZnSe- basierten StromaufWeitungsschicht auf. Zum Beispiel beträgt der Stoffmengenanteil an S, Mg, Cd und/oder Be in der ZnSe- basierten StromaufWeitungsschicht höchstens 3 oder 10

%, etwa zwischen einschließlich 0,1 und 10 %. Die n-seitige Stromaufweitungsschicht und/oder eine n-seitige

Kontaktschicht können/kann eine ZnSSe- MgZnSSe-, MgZnSe-, BeZnSe-, ZnCdSe- oder eine BeMgZnSe-Schicht sein.

In mindestens einer Ausführungsform eines Bauelements weist dieses einen Halbleiterchip und eine strahlungsdurchlässige Umhüllung auf, wobei der Halbleiterchip des Bauelements insbesondere ein hier beschriebener Halbleiterchip ist.

Bevorzugt weist die Umhüllung im Vergleich zum Träger des Halbleiterchips einen kleineren Brechungsindex auf. Der

Halbleiterchip ist beispielsweise von der Umhüllung derart verkapselt, dass der Träger vollständig innerhalb der

Umhüllung eingebettet ist. Der Halbleiterchip kann auf dessen Rückseite eine Kontaktschicht oder mehrere Kontaktschichten zur elektrischen Kontaktierung des Halbleiterkörpers

aufweisen. Die Kontaktschicht oder die Kontaktschichten auf der Rückseite des Halbleiterchips kann/können zumindest bereichsweise frei von einem Material der Umhüllung sein. Die Rückseite des Halbleiterchips bildet somit bereichsweise die Rückseite des Bauelements. Das Bauelement ist insbesondere ausschließlich über dessen Rückseite elektrisch kontaktierbar, wobei die Kontaktschichten des Halbleiterchips auf der Rückseite des Bauelements frei zugänglich sind.

Wird der Halbleiterchip in einer Umhüllung aufweisend einen geringeren Brechungsindex verkapselt, wird ein

Brechungsindexsprung zwischen dem Halbleiterchip und der Umgebung, etwa Luft, schrittweise reduziert, wodurch

Strahlungsverluste aufgrund von Totalreflexionen minimiert werden können, wodurch die Effizienz des Bauelements

beziehungsweise des Halbleiterchips erhöht wird. Bevorzugt beträgt ein Unterschied bezüglich der Brechungsindizes mindestens 0,1, 0,2, 0,3 oder mindestens 0,5, etwa zwischen einschließlich 0,1 und 2. In mindestens einer Ausführungsform eines Verfahrens zur Herstellung eines oder einer Mehrzahl von Halbleiterchips wird ein Aufwachssubstrat bereitgestellt. Der

Halbleiterkörper wird auf das Aufwachssubstrat mittels eines Beschichtungsverfahrens , etwa mittels eines Epitaxie- Verfahrens, aufgebracht. In einem nachfolgenden

Verfahrensschritt wird der Halbleiterkörper auf einem

strahlungsdurchlässigen Träger mittels einer

strahlungsdurchlässigen Verbindungsschicht befestigt. Das Aufwachssubstrat kann vor oder nach dem Ausbilden einer

Stromaufweitungsschicht , etwa einer n-seitigen ZnSe-basierten Stromaufweitungsschicht , und vor oder nach dem Befestigen des Halbleiterkörpers an dem strahlungsdurchlässigen Träger von dem Halbleiterkörper entfernt werden. Zur Herstellung einer Mehrzahl von Halbleiterchips können/kann der Halbleiterkörper und/oder der strahlungsdurchlässige Träger vereinzelt werden.

Gemäß zumindest einer Ausführungsform des Verfahrens werden die p-seitige Halbleiterschicht, die n-seitige Halbleiterschicht und die transparente n-seitige Stromaufweitungsschicht in der angegebenen Reihenfolge auf dem Aufwachssubstrat gebildet. Eine freiliegende Oberfläche der transparenten n-seitigen Stromaufweitungsschicht kann strukturiert werden, insbesondere bevor der

strahlungsdurchlässige Träger auf dem Halbleiterkörper angebracht wird. Das Aufwachssubstrat kann nach dem Anbringen des Trägers von dem Halbleiterkörper entfernt werden. Der Halbleiterkörper und die n-seitige ZnSe-basierte

Stromaufweitungsschicht können somit während eines

gemeinsamen insbesondere einzigen Beschichtungsprozesses auf dem Aufwachssubstrat gebildet werden. Außerdem erfordert diese Variante lediglich einen einzigen Bondingschritt.

Gemäß zumindest einer Ausführungsform des Verfahrens werden die n-seitige Halbleiterschicht und die p-seitige

Halbleiterschicht in der angegebenen Reihenfolge auf dem Aufwachsubstrat gebildet. Die transparente n-seitige

Stromaufweitungsschicht kann nach dem Entfernen des

Aufwachssubstrats auf der n-seitigen Halbleiterschicht gebildet werden.

Wird die n-seitige Halbleiterschicht vor der p-seitigen

Halbleiterschicht auf das Aufwachssubstrat aufgewachsen, kann der Halbleiterkörper aufgrund geringerer Diffusion der p- seitigen Dotierstoffe mit einer besonders hohen

Materialqualität erzeugt werden. Der Prozess zur Ausbildung der n-seitigen Stromaufweitungsschicht ist jedoch von dem Prozess zur Ausbildung des Halbleiterkörpers getrennt, wodurch diese Variante zur Herstellung des Halbleiterchips etwas aufwändiger ist. Wird die p-seitige Halbleiterschicht dagegen vor der n-seitigen Halbleiterschicht auf das Aufwachssubstrat aufgebracht, kann die n-seitige Stromaufweitungsschicht in demselben Verfahrensschritt auf die n-seitige Halbleiterschicht aufgebracht werden.

Allerdings erfordert dies eine viel genauere Kontrolle über die Wachstumsbedingungen aufgrund höherer Diffusion der p- seitigen Dotierstoffe.

Gemäß zumindest einer Ausführungsform eines Verfahrens wird ein Hilfsträger vor dem Entfernen des Aufwachssubstrats auf dem Halbleiterkörper angebracht. Die p-seitige

Halbleiterschicht ist insbesondere zwischen dem Hilfsträger und der n-seitigen Halbleiterschicht angeordnet. Die auf der ersten Halbleiterschicht angeordnete transparente

Stromaufweitungsschicht kann eine freiliegende Oberfläche aufweisen, die bevorzugt strukturiert wird. In einem

nachfolgenden Verfahrensschritt kann der

strahlungsdurchlässige Träger auf der strukturierten

Oberfläche der Stromaufweitungsschicht angebracht werden. Insbesondere wird der Hilfsträger erst nach dem Anbringen des Trägers von dem Halbleiterkörper entfernt.

Gemäß zumindest einer Ausführungsform des Verfahrens wird eine weitere Stromaufweitungsschicht , nämlich eine p-seitige Stromaufweitungsschicht zum Beispiel vor dem Entfernen des Aufwachsubstrats auf der p-seitigen Halbleiterschicht

gebildet. Die p-seitige Stromaufweitungsschicht kann eine strukturierte Oberfläche mit Auskoppelstrukturen aufweisen. Der Träger wird beispielsweise auf der strukturierten

Oberfläche der p-seitigen Stromaufweitungsschicht angebracht. Das Aufwachssubstrat wird zur Freilegung der n-seitigen

Halbleiterschicht entfernt, wobei die transparente n-seitige Stromaufweitungsschicht auf der freigelegten n-seitigen

Halbleiterschicht gebildet wird. Die p-seitige Stromaufweitungsschicht kann strahlungsdurchlässig oder transparent ausgebildet sein.

Das oben beschriebene Verfahren ist für die Herstellung eines oder eine Mehrzahl der vorstehend beschriebenen

Halbleiterchips besonders geeignet. Die im Zusammenhang mit dem Halbleiterchip beschriebenen Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt. Weitere Vorteile, bevorzugte Ausführungsformen und

Weiterbildungen des Halbleiterchips sowie des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den

Figuren 1A bis 4E erläuterten Ausführungsbeispielen. Es zeigen :

Figuren 1A, 1B, IC, 1D, IE und 1F schematische Darstellungen eines Halbleiterchips gemäß verschiedenen

Ausführungsbeispielen, Figuren IG und 1H schematische Darstellungen verschiedener Ausführungsbeispiele für ein Bauelement mit einem

Halbleiterchip,

Figuren 2A und 2B schematische Darstellungen einiger

Verfahrensschritte zur Herstellung eines oder einer Mehrzahl von Halbleiterchips gemäß einem ersten Ausführungsbeispiel,

Figuren 3A, 3B, 3C, 3D, 4A, 4B, 4C, 4D und 4E schematische Darstellungen einiger Verfahrensschritte weiterer

Ausführungsbeispiele für die Herstellung eines oder einer Mehrzahl von Halbleiterchips Ein erstes Ausführungsbeispiel für einen Halbleiterchip 10 ist in Figur 1A schematisch dargestellt. Der Halbleiterchip 10 weist einen strahlungsdurchlässigen Träger 1 und einen darauf angeordneten Halbleiterkörper 2 auf. Der

Halbleiterchip 10 weist eine n-seitige

Stromaufweitungsschicht 3 auf, die an den Halbleiterkörper 2 angrenzt. Die n-seitige Stromaufweitungsschicht 3 ist in der vertikalen Richtung zwischen dem Halbleiterkörper 2 und dem Träger 1 angeordnet. Mittels einer Verbindungsschicht 5, die insbesondere strahlungsdurchlässig gestaltet ist, ist der

Träger 1 mit dem Halbleiterkörper 2 beziehungsweise mit der n-seitigen Stromaufweitungsschicht 3 mechanisch verbunden. Die Verbindungsschicht 5 grenzt dabei insbesondere an die in ^¬ seitige Stromaufweitungsschicht 3 an.

Der Halbleiterkörper 2 weist eine n-seitige Halbleiterschicht 21 auf, die dem strahlungsdurchlässigen Träger 1 zugewandt ist und insbesondere an die n-seitige Stromaufweitungsschicht 3 angrenzt. Der Halbleiterkörper 2 weist eine p-seitige

Halbleiterschicht 22 auf, die dem strahlungsdurchlässigen Träger 1 abgewandt ist. Des Weiteren weist der

Halbleiterkörper eine optisch aktive Zone 23 auf, die

zwischen der n-seitigen Halbleiterschicht 21 und der p- seitigen Halbleiterschicht 22 angeordnet ist.

Der Halbleiterchip 10 weist gemäß Figur 1A eine weitere

Stromaufweitungsschicht 4 auf, die p-seitig angeordnet ist und etwa an die p-seitige Halbleiterschicht 22 angrenzt. Zum Beispiel basiert der Halbleiterkörper 2 auf einem III-V- Verbindungsmaterial. Die p-seitige Stromaufweitungsschicht 4 kann ebenfalls aus einem III-V-Verbindungsmaterial gebildet sein. Die n-seitige Stromaufweitungsschicht 3 basiert bevorzugt auf Zinkselenid und ist somit verschieden von einem III-V-Verbindungsmaterial .

Der Halbleiterchip 10 weist eine Vorderseite 101 und eine Rückseite 102 auf. Die Vorderseite 101 des Halbleiterchips 10 ist insbesondere durch eine Vorderseite 11 des Trägers 1 gebildet. Der Träger 1 weist eine der Vorderseite 11 oder 101 abgewandte Rückseite 12 auf, die insbesondere an die

Verbindungsschicht 5 angrenzt. Der Halbleiterchip 10 weist Seitenflächen 103 auf, die entlang der vertikalen Richtung die Vorderseite 101 mit der Rückseite 102 verbinden. Die Seitenflächen 103 des Halbleiterchips 10 sind bereichsweise durch Seitenflächen 13 des Trägers 1 sowie bereichsweise durch Seitenflächen des Halbleiterkörpers 2 gebildet.

Der Halbleiterchip 10 weist auf dessen Rückseite 102 eine erste Kontaktschicht 61 und eine zweite Kontaktschicht 62 auf, wobei die Kontaktschichten 61 und 62 auf der Rückseite 102 frei zugänglich und zur elektrischen Kontaktierung des Halbleiterkörpers 2 eingerichtet sind. Über eine

Durchkontaktierung 60 ist die erste Kontaktschicht 61 mit der ersten n-seitigen Halbleiterschicht 21 elektrisch leitend verbunden. Die Durchkontaktierung 60 erstreckt sich dabei von der Rückseite 102 des Halbleiterchips 10 durch die p-seitige Stromaufweitungsschicht 4, die zweite p-seitige

Halbleiterschicht 22 und die aktive Zone 23 hindurch in die erste Halbleiterschicht 21. Insbesondere steht die

Durchkontaktierung 60 im direkten elektrischen Kontakt mit der ersten Halbleiterschicht 21. Die zweite Kontaktschicht 62 kann im direkten elektrischen Kontakt mit der p-seitigen Stromaufweitungsschicht 4 stehen. Gemäß Figur 1A ist der Halbleiterchip 10 ausschließlich über dessen Rückseite 102, nämlich über die Kontaktschichten 61 und 62, extern elektrisch kontaktierbar . Der Halbleiterchip 10 weist eine erste Isolierungsschicht 71 auf, die einen direkten elektrischen Kontakt zwischen der Durchkontaktierung 60 auf der einen Seite und der p-seitigen

Stromaufweitungsschicht 4, der zweiten Halbleiterschicht 22 sowie der aktiven Zone 23 auf der anderen Seite verhindert. In lateralen Richtungen ist die Durchkontaktierung 60 zumindest bereichsweise von der ersten Isolierungsschicht 71 vollumfänglich umschlossen. Ebenfalls ist die

Durchkontaktierung 60 gemäß Figur 1A in lateralen Richtungen von der p-seitigen Stromaufweitungsschicht 4, der zweiten Halbleiterschicht 22 sowie von der aktiven Zone 23

vollumfänglich umgeben.

Der Halbleiterchip 10 weist zur elektrischen Isolierung der Kontaktschichten 61 und 62 eine zweite Isolierungsschicht 72 auf. Bereichsweise ist die zweite Isolierungsschicht in vertikaler Richtung zwischen der ersten Kontaktschicht 61 und der p-seitigen Stromaufweitungsschicht 4 beziehungsweise der zweiten Halbleiterschicht 22 angeordnet. Die zweite

Isolierungsschicht 72 kann eine Öffnung des Halbleiterkörpers 2 teilweise aufweisen, in der die Durchkontaktierung 60 angeordnet ist.

Die Vorderseite 101 des Halbleiterchips 10 ist frei von den Kontaktschichten 61 und 62 sowie frei von weiteren möglichen elektrischen Anschlussflächen des Halbleiterchips 10. Die Vorderseite 101 bildet insbesondere eine

Strahlungsaustrittsfläche des Halbleiterchips 10, zum

Beispiel im Fall eines Flip-Chips, an der die im Betrieb des Halbleiterchips 10 in der aktiven Zone 23 erzeugte elektromagnetische Strahlung R ausgekoppelt wird.

Zur Erhöhung der Auskopplung an der Vorderseite 101 kann der Halbleiterchip eine innere strukturierte Oberfläche 31 aufweisen. In der Figur 1 ist die strukturierte Oberfläche 31 eine dem Träger 1 zugewandte Oberfläche der n-seitigen

Stromaufweitungsschicht 3. Insbesondere ist der

Halbleiterchip 10 als Volumenemitter gestaltet, wobei

elektromagnetische Strahlung nicht nur an der Vorderseite 101 sondern auch an der Rückseite 102 sowie an den Seitenflächen 103 des Halbleiterchips 10 ausgekoppelt werden kann.

Bevorzugt basiert der Halbleiterkörper 2 auf InGaP. Der

Halbleiterkörper 2 kann zudem Aluminium aufweisen. Die n- seitige Stromaufweitungsschicht 3 basiert bevorzugt auf ZnSe. Die p-seitige Stromaufweitungsschicht 4 basiert etwa auf GaP. Sowohl Galliumphosphid als auch Zinkselenid weisen einen hohen Transmissionsgrad für elektromagnetische Strahlung im sichtbaren und im infraroten Spektralbereich auf. Zudem weisen die auf GaP oder auf ZnSe basierenden Materialien eine hohe elektrische Leitfähigkeit auf. Die auf GaP und auf ZnSe basierenden Materialien sind somit ideal für die Verwendung als StromaufWeitungsschichten für Halbleiterchips,

insbesondere für volumenemittierende Halbleiterchips, die insbesondere auf GaAs oder auf GaP basieren.

Die n-seitige Stromaufweitungsschicht 3 und/oder die p- seitige Stromaufweitungsschicht 4 können/kann n-leitend oder p-leitend dotiert sein. Im Vergleich zu herkömmlichen

Halbleiterchips kann eine auf Zinkselenid basierende

Stromaufweitungsschicht , etwa eine n-dotierte ZnSe-basierte Stromaufweitungsschicht insbesondere aus ZnSSe oder ZnCdSe eine herkömmliche Stromaufweitungsschicht aus InAlP ersetzen. Alternativ oder ergänzend kann eine auf GaP basierende

Stromaufweitungsschicht , etwa eine p-dotierte GaP-basierte Stromaufweitungsschicht eine herkömmliche

Stromaufweitungsschicht aus AlGaAs ersetzen.

In Figur 1B ist ein weiteres Ausführungsbeispiel für einen Halbleiterchip 10 dargestellt. Das in der Figur 1B

dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der Figur 1A dargestellten Ausführungsbeispiel für einen Halbleiterchip 10. Im Unterschied hierzu weist der Halbleiterchip 10 eine erste Kontaktschicht 61 auf, die bereichsweise zwischen dem Halbleiterkörper 2 und dem Träger 1 angeordnet ist. Die erste Kontaktschicht 61 grenzt insbesondere bereichsweise an die n-seitige Stromaufweitungsschicht 3 und/oder an die Verbindungsschicht 5 an. Die erste Kontaktschicht 61 ist insbesondere unmittelbar auf der Rückseite 12 des Trägers 1 angeordnet. Auf der Rückseite 12 des Trägers 1 kann die erste Kontaktschicht 61 extern elektrisch kontaktiert werden. In Draufsicht auf den Träger 1 weist der Halbleiterkörper 2 insbesondere einen kleineren Querschnitt als der Träger 1 auf. Der Träger 1 und/oder die erste Kontaktschicht

ragen/ragt seitlich über den Halbleiterkörper 2 aus. Die erste Kontaktschicht 61 ist bereichsweise auf einem Überhang des Trägers 1 über den Halbleiterkörper 2 angeordnet. Im Vergleich zu der Figur 1A kann die Rückseite 102 des

Halbleiterchips 1 frei von der zweiten Isolierungsschicht 72 sein. Abweichend davon ist es möglich, dass der

Halbleiterchip 10 auf dessen Rückseite weiterhin die zweite Isolierungsschicht 72 aufweist. Das in der Figur IC dargestellte Ausführungsbeispiel

entspricht im Wesentlichen dem in der Figur 1B dargestellten Ausführungsbeispiel für einen Halbleiterchip 10. Im

Unterschied hierzu weist der Halbleiterchip 10 eine

Durchkontaktierung 60 auf. Die Durchkontaktierung 60 ist mit der ersten Kontaktschicht 61 elektrisch leitend verbunden, wobei die Durchkontaktierung 60 über deren Kontaktfläche beziehungsweise Kontaktschicht auf der Rückseite 102 des Halbleiterchips 10 elektrisch kontaktierbar ist.

Die Durchkontaktierung 60 ist seitlich des Halbleiterkörpers 2 angeordnet. Zur Verhinderung eines direkten elektrischen Kontakts zwischen dem Halbleiterkörper 2 und der

Durchkontaktierung 60 ist eine dritte Isolierungsschicht 73 seitlich des Halbleiterkörpers 2 angeordnet. In der lateralen Richtung ist die dritte Isolierungsschicht 73 somit zwischen dem Halbleiterkörper 2 und der Durchkontaktierung 60

angeordnet. Wie in der Figur 1B dargestellt steht die in ^¬ seitige Halbleiterschicht 21 weder mit der ersten

Kontaktschicht 61 noch mit der Durchkontaktierung 60 in direktem elektrischem Kontakt. Erst über die n-seitige

Stromaufweitungsschicht 3 ist die n-seitige Halbleiterschicht 21 mit der ersten Kontaktschicht 61 oder mit der

Durchkontaktierung 60 elektrisch leitend verbunden.

Das in der Figur 1D dargestellte Ausführungsbeispiel

entspricht im Wesentlichen dem in der Figur 1A dargestellten Ausführungsbeispiel für einen Halbleiterchip 10. Im

Unterschied hierzu ist der Halbleiterkörper 2 zwischen der n- seifigen Stromaufweitungsschicht 3 und der Verbindungsschicht 5 angeordnet. Somit ist der Halbleiterkörper 2 zwischen der n-seitigen Stromaufweitungsschicht 3 und dem Träger 1 angeordnet . Anders als in der Figur 1A ist die n-seitige

Halbleiterschicht 21 des Halbleiterkörpers 2 dem Träger 1 abgewandt und die p-seitige Halbleiterschicht 22 dem Träger 1 zugewandt. Die erste Kontaktschicht 61 grenzt insbesondere an die n-seitige StromaufWeitungsschicht 3 an. Zur Minimierung des elektrischen Kontaktwiderstands ist die Kontaktschicht 61 bevorzugt aus ZnCdSe gebildet. Die Durchkontaktierung 60 erstreckt sich von der Rückseite 102 durch die n-seitige Stromaufweitungsschicht 3, die n-seitige Halbleiterschicht 21 und die aktive Zone 23 hindurch in die p-seitige

Halbleiterschicht 22. Anders als in der Figur 1A ist die Durchkontaktierung 60 in diesem Fall zur elektrischen

Kontaktierung der p-seitigen Halbleiterschicht 22

eingerichtet. Durch die erste Isolierungsschicht 71, die die Durchkontaktierung 60 in lateralen Richtungen vollumfänglich umgibt, ist die Durchkontaktierung 60 von der n-seitigen Stromaufweitungsschicht 3, der n-seitigen Halbleiterschicht 21 und von der aktiven Zone 23 elektrisch isoliert. Gemäß Figur 1D weist der Halbleiterchip 10 eine innere strukturierte Oberfläche 41 auf, die durch eine Oberfläche der weiteren p-seitigen Stromaufweitungsschicht 4 gebildet ist. Die strukturierte Oberfläche 41 ist eine dem Träger 1 zugewandte Oberfläche der p-seitigen Stromaufweitungsschicht 4 und grenzt insbesondere an die Verbindungsschicht 5 an.

Das in der Figur IE dargestellte Ausführungsbeispiel

entspricht im Wesentlichen dem in der Figur 1D dargestellten Ausführungsbeispiel für einen Halbleiterchip 10 jedoch mit einer Kontaktstruktur gemäß dem in der Figur 1B dargestellten Ausführungsbeispiel . Die Kontaktstruktur umfasst eine erste Kontaktschicht 61 und eine zweite Kontaktschicht 62. Die erste Kontaktschicht 61 befindet sich auf der Rückseite 102 des Halbleiterchips 10. Die zweite Kontaktschicht 62 ist bereichsweise zwischen dem Halbleiterkörper 2 und dem strahlungsdurchlässigen Träger 1 angeordnet. Die zweite Kontaktschicht 62 grenzt insbesondere an die p-seitige StromaufWeitungsschicht 4 und/oder an die Verbindungsschicht 5 und/oder an den Träger 1 an. Weitere analoge Merkmale bezüglich der Kontaktstruktur, die in

Zusammenhang mit dem in der Figur 1B dargestellten

Ausführungsbeispiel offenbart sind, können für das in der Figur IE dargestellte Ausführungsbeispiel herangezogen werden und umgekehrt. Das in der Figur 1F dargestellte Ausführungsbeispiel

entspricht im Wesentlichen dem in der Figur IE dargestellten Ausführungsbeispiel für einen Halbleiterchip 10. Im

Unterschied hierzu weist die n-seitige

Stromaufweitungsschicht 3 eine dem Träger 1 abgewandte strukturierte Oberfläche 31 mit Auskoppelstrukturen auf. Des Weiteren kann der Halbleiterchip 10 auf der n-Seite und/oder auf der p-Seite eine Kontaktstruktur 6 mit einer

Kontaktschicht 61 oder 62, zumindest einem Kontaktsteg 64 und einer Mehrzahl von Leiterbahnen 63 aufweisen.

Die Leiterbahnen 63 der n-seitigen oder p-seitigen

Kontaktstruktur 6 können über den Kontaktsteg 64 miteinander elektrisch leitend verbunden sein. Die Leiterbahnen 63 sind insbesondere gleichmäßig auf der n-seitigen

Stromaufweitungsschicht 3 und/oder auf der p-seitigen

Stromaufweitungsschicht 4 angeordnet, wodurch der Effekt der Stromaufweitung innerhalb der n-seitigen und/oder der p- seitigen Stromaufweitungsschicht 3 oder 4 verstärkt wird. Abweichend von den Figuren IE und 1F kann der Halbleiterchip 10 eine Durchkontaktierung 60 aufweisen, die etwa in der Figur IC oder 1D dargestellt ist (siehe Figur IG) . Abweichend von den Figuren 1A, 1B, IC, 1D und IE können die in diesen Figuren dargestellten Halbleiterchips 10 zwei strukturierte Oberflächen 31 und 41 aufweisen, die etwa in der Figur 1F dargestellt sind. Des Weiteren können die in den Figuren 1A, 1B, IC, 1D und IE dargestellten Halbleiterchips 10 eine in ^¬ seitige und/oder eine p-seitige Kontaktstruktur 6 gemäß Figur 1F mit zumindest einem Anschlusssteg 64 und einer Mehrzahl von Leiterbahnen 63 aufweisen.

In Figur IG ist ein Bauelement 100 dargestellt. Das

Bauelement 100 weist einen Halbleiterchip 10 und eine

Umhüllung 90 auf. Das in der Figur IG dargestellte

Ausführungsbeispiel für einen Halbleiterchip 10 entspricht im Wesentlichen dem in der Figur 1F dargestellte

Ausführungsbeispiel jedoch mit einer seitlichen

Durchkontaktierung 60.

Die Umhüllung 90 ist insbesondere strahlungsdurchlässig oder transparent ausgebildet und weist im Vergleich zu dem Träger 1 und/oder zu dem Halbleiterchip 10 einen kleineren

Brechungsindex auf. Der Halbleiterchip 10 ist von der

Umhüllung 90 derart verkapselt, dass der Träger 1 vollständig innerhalb der Umhüllung 90 eingebettet ist. Auf der Rückseite 102 kann die Umhüllung 90 bündig mit dem Halbleiterchip 10 abschließen. Die Kontaktschicht 61 und/oder die weitere

Kontaktschicht 62 können zumindest bereichsweise von einem Material der Umhüllung 90 unbedeckt bleiben und auf der

Rückseite 102 des Halbleiterchips 10 beziehungsweise des Bauelements 100 weiterhin frei zugänglich sein. Strahlungsverluste, die aufgrund von Totalreflektionen an einer Grenzfläche zwischen dem Halbleiterchip 10 und der Umgebungsluft verloren gehen, können durch die Verkapselung des Halbleiterchips 10 durch die Umhüllung 90 reduziert werden. Durch eine Verkapselung, bei der die Rückseite 103 des Halbleiterchips 10 zumindest bereichsweise oder

vollständig frei von einem Material der Umhüllung 90 bleibt, kann ein effizientes Bauelement 100 mit einer besonders geringen Bauhöhe erzielt werden.

Das in der Figur 1H dargestellte Ausführungsbeispiel für ein Bauelement 100 entspricht im Wesentlichen dem in der Figur IG dargestellten Ausführungsbeispiel. Im Unterschied hierzu weist das Bauelement einen Halbleiterchip 10 auf, der in der Figur 1D dargestellt ist. Abweichend von den Figuren IG und

1H kann das Bauelement 100 einen Halbleiterchip 10 aufweisen, der etwa in der Figur 1A, 1B, IC, IE oder in der Figur 1F dargestellt ist. Es werden einige Verfahrensschritte gemäß einem ersten

Ausführungsbeispiel für ein Verfahren zur Herstellung eines oder eine Mehrzahl von Halbleiterchips 10 in den Figuren 2A und 2B dargestellt. Gemäß Figur 2A wird ein Aufwachssubstrat 9 etwa aus

Galliumarsenid oder Galliumphosphid bereitgestellt. Eine p- seitige Halbleiterschicht 22, eine aktive Zone 23, eine in ^¬ seitige Halbleiterschicht 21 des Halbleiterkörpers 2 sowie eine n-seitige StromaufWeitungsschicht 3 können in der vorgegebenen Reihenfolge auf dem Aufwachssubstrat 9 gebildet, insbesondere nacheinander während eines gemeinsamen

Beschichtungsverfahrens gebildet werden. Gemäß dieser

Variante kann die ZnSe-basierte StromaufWeitungsschicht 3 erst nach dem Ausbilden des Halbleiterkörpers 2 erzeugt werden. Dies ist zweckmäßig, da das Ausbilden des etwa auf InGaP basierenden Halbleiterkörpers 2 in der Regel bei einer derart hohen Temperatur erfolgt, die die Funktionalität der ZnSe-basierten Stromaufweitungsschicht 3 schädigen könnte.

Optional kann eine p-seitige Pufferschicht 40 zwischen dem Aufwachssubstrat 9 und dem Halbleiterkörper 2 ausgebildet sein. Die p-seitige Pufferschicht 40 kann eine Trennschicht, etwa eine Opferschicht zur Trennung des Aufwachssubstrats 9 oder eine weitere p-seitige Stromaufweitungsschicht sein.

Gemäß Figur 2B kann eine freiliegende Oberfläche der in ^¬ seitigen Stromaufweitungsschicht 3 strukturiert werden, bevor der Halbleiterkörper 2 mittels einer Verbindungsschicht 5 auf einem strahlungsdurchlässigen Träger 1 befestigt wird. Nach dem Anbringen des Halbleiterkörpers 2 mit der n-seitigen Stromaufweitungsschicht 3 auf dem Träger 1 kann das

Aufwachssubstrat 9 beispielsweise mittels eines mechanischen, chemischen oder eines Laserabhebeverfahrens von dem

Halbleiterkörper 2 abgelöst werden.

Es ist möglich, dass die weitere insbesondere GaP-basierte Stromaufweitungsschicht 4 erst nach dem Ablösen des

Aufwachssubstrats 9, etwa des auf GaAs basierenden

Aufwachsubstrats 9 auf dem Halbleiterkörper 2 ausgebildet wird. Aufgrund hoher Gitterfehlanpassung zwischen GaAs und GaP führt dies zu einer besseren Kristallqualität des

Halbleiterkörpers 2 im Vergleich zu dem Fall, dass GaP etwa vor dem Ausbilden des Halbleiterkörpers 2 auf dem GaAs- Aufwachssubstrat 9 ausgebildet wird. Nach dem Entfernen des Aufwachssubstrats 9 kann eine

Kontaktstruktur 6 mit einer ersten Kontaktschicht 61, einer zweiten Kontaktschicht 62 und/oder einer Durchkontaktierung 60 auf der Rückseite 102 des Halbleiterchips 10 gebildet werden.

Der in der Figur 2B dargestellte Halbleiterchip 10 entspricht dem in der Figur 1A dargestellten Halbleiterchip 10.

Abweichend von der Figur 2A kann ein Halbleiterchip gemäß Figur 1B oder gemäß Figur IC mittels des in den Figuren 2A und 2B dargestellten Ausführungsbeispiel für ein Verfahren hergestellt werden.

In den Figuren 3A bis 3D sind einige Verfahrensschritte eines weiteren Ausführungsbeispiels für ein Verfahren zur

Herstellung eines oder einer Mehrzahl von Halbleiterchips 10 dargestellt .

Gemäß Figur 3A werden die n-seitige Halbleiterschicht 21, die aktive Zone 23 und die p-seitige Halbleiterschicht 22 des

Halbleiterkörpers 2 auf das Aufwachssubstrat 9 aufgebracht. Optional kann die p-seitige StromaufWeitungsschicht 4 etwa basierend auf GaP auf der p-seitigen Halbleiterschicht 22 gebildet sein. Eine Kontaktstruktur 6 mit der zweiten

Kontaktschicht 62 wird auf der p-seitigen

Stromaufweitungsschicht 4 oder Halbleiterschicht 22 gebildet.

Gemäß Figur 3B wird ein Hilfsträger 8 vor dem Entfernen des Aufwachssubstrats 9 auf dem Halbleiterkörper 2 angebracht. Der Hilfsträger 8 weist einen Hauptkörper 80 auf, wobei eine Trenn- oder Schutzschicht 81 auf dem Hauptkörper 80

angeordnet ist. Der Hauptkörper 80 kann aus Silizium gebildet sein. Mittels einer weiteren Verbindungsschicht 82, die insbesondere elektrisch isolierend ausgebildet ist, wird der Hilfsträger 8 mit dem Halbleiterkörper 2 und dem

Aufwachssubstrat 9 befestigt. Insbesondere wird hierfür ein hochtemperaturtaugliches Bonding-Verfahren angewandt, bei dem die weitere Verbindungsschicht 82 in weiteren

Verfahrensschritten einer Temperatur höher als 250 °C, etwa zwischen einschließlich 250 °C und 400 °C standhalten kann.

Gemäß Figur 3C wird nach dem Anbringen des Hilfsträgers 8 das Aufwachssubstrat 9 von dem Halbleiterkörper 2 entfernt. Auf eine durch das Entfernen des Aufwachssubstrats 9 freigelegte Oberfläche der n-seitigen Halbleiterschicht 21 kann die in ^¬ seitige Stromaufweitungsschicht 3 aufgebracht werden. Gemäß Figur 3D wird der Hilfsträger 8 nach dem Anbringen des strahlungsdurchlässigen Trägers 1 von dem Halbleiterkörper 2 etwa an der weiteren Verbindungsschicht 82 entfernt. Vor dem Anbringen des strahlungsdurchlässigen Trägers 1 kann eine freiliegende Oberfläche 31 der n-seitigen

Stromaufweitungsschicht 3 strukturiert werden. Nach dem

Entfernen des Hilfsträgers 8 kann der Halbleiterkörper 2 auf dem strahlungsdurchlässigen Träger 1 zur Herstellung des Halbleiterchips 10 weiter prozessiert werden. Insbesondere kann die zweite Isolierungsschicht 72 durch die elektrisch isolierende Verbindungsschicht 82 gebildet werden. Die auf der rechten Seite in der Figur 3D dargestellten

Halbleiterchips 10 entsprechen den in den Figuren 1A und 1B dargestellten Halbleiterchips 10. In den Figuren 4A bis 4E werden einige Verfahrensschritte gemäß einem weiteren Ausführungsbeispiel für ein Verfahren zur Herstellung eines oder eine Mehrzahl von Halbleiterchips 10 dargestellt. Der in der Figur 4A dargestellte Verfahrensschritt entspricht im Wesentlichen dem in der Figur 3A dargestellten

Verfahrensschritt. Im Unterschied hierzu wird eine

freiliegende Oberfläche 41 der p-seitigen

Stromaufweitungsschicht gemäß Figur 4B strukturiert.

Nach der Strukturierung der p-seitigen

Stromaufweitungsschicht 4 wird der Halbleiterkörper 2 mittels der strahlungsdurchlässigen Verbindungsschicht 5 auf dem strahlungsdurchlässigen Träger 1 befestigt. Insbesondere wird hierfür ein hochtemperaturtaugliches Bonding-Verfahren angewandt, bei dem die Verbindungsschicht 5 in weiteren

Verfahrensschritten einer Temperatur höher als 250 °C, etwa zwischen einschließlich 250 °C und 400 °C standhalten kann. Die p-seitige Stromaufweitungsschicht 4 ist dabei zwischen dem Träger 1 und dem Halbleiterkörper 2 angeordnet und grenzt insbesondere an die Verbindungsschicht 5 an (Figur 4C) .

Nach dem Anbringen des Trägers 1 wird das Aufwachssubstrat 9 gemäß Figur 4D von dem Halbleiterkörper 2 entfernt. Durch das Entfernen des Aufwachssubstrats 9 kann eine Oberfläche der in ^¬ seitigen Halbleiterschicht 21 freigelegt werden.

Gemäß Figur 4E wird die n-seitige Stromaufweitungsschicht 3 auf die durch das Entfernen des Aufwachssubstrats 9

freigelegte Oberfläche der n-seitigen Halbleiterschicht 21 aufgebracht. Anschließend können weitere Verfahrensschritte zur Herstellung des Halbleiterchips 10 durchgeführt werden. Die auf der rechten Seite in der Figur 4E dargestellten

Halbleiterchips 10 entsprechen den in den Figuren 1D und IE dargestellten Halbleiterchips 10. Die in den Figuren 2A bis 4E dargestellten

Ausführungsvarianten für ein Verfahren sind zur Herstellung eines Halbleiterchips mit einer ZnSe-basierten

Stromaufweitungsschicht und/oder einer GaP-basierten

Stromaufweitungsschicht besonders geeignet, da diese

Herstellungsmethoden die gemeinsamen Merkmale aufweisen, wonach sowohl die ZnSe-basierte als auch die GaP-basierte Stromaufweitungsschicht auf zuverlässige und vereinfachte Art und Weise erzeugt werden können, nämlich erst nach dem

Ausbilden des Halbleiterkörpers. Dies ist zweckmäßig, da das Ausbilden des Halbleiterkörpers in der Regel bei einer derart hohen Temperatur durchgeführt wird, die die Funktionalität der ZnSe-basierten Stromaufweitungsschicht negativ

beeinflussen könnte.

Außerdem ist es aufgrund hoher Gitterfehlanpassung zwischen GaAs und GaP nicht zweckmäßig, die GaP-basierte

Stromaufweitungsschicht etwa unmittelbar auf GaAs

aufzuwachsen, sondern es ist bevorzugt, zunächst InGaP- basierte Schichten auf GaAs und dann die GaP-basierte

Stromaufweitungsschicht auf die InGaP-basierten Schichten aufzuwachsen. Mit den in den Figuren 3A bis 4E dargestellten Ausführungsvarianten kann zudem ein Halbleiterchip mit einer besonders hohen Kristallqualität und einer

hochtemperaturtauglichen Verbindung zwischen einem

Halbleiterkörper des Halbleiterchips und einem Träger oder Hilfsträger erzielt werden.

Es wird die Priorität der deutschen Patentanmeldung 10 2017 114 467.6 beansprucht, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Bezugs zeichenliste

10 Halbleiterchip

100 Bauelement

101 Vorderseite/Trägerseite des Halbleiterchips/Bauelements

102 Rückseite des Halbleiterchips/Bauelements

103 Seitenfläche des Halbleiterchips/Bauelements

1 Träger

11 Vorderseite des Trägers

12 Rückseite des Trägers

13 Seitenfläche des Trägers

2 Halbleiterkörper

21 erste Halbleiterschicht

22 zweite Halbleiterschicht

23 aktive Zone

3 n-seitige StromaufWeitungsschicht

31 Oberfläche der n-seitigen StromaufWeitungsschicht

4 weitere/ p-seitige StromaufWeitungsschicht

40 p-seitige Pufferschicht/ Trennschicht

41 Oberfläche der p-seitigen StromaufWeitungsschicht

5 Verbindungsschicht

6 Kontaktstruktur

60 Durchkontaktierung

61 erste Kontaktschicht

62 zweite Kontaktschicht

63 Leiterbahnen

64 Kontaktsteg 71 erste Isolierungsschicht

72 zweite Isolierungsschicht

73 dritte Isolierungsschicht 8 Hilfsträger

80 Hauptkörper des Hilfsträgers

81 Trennschicht/ Schutzschicht

82 weitere Verbindungsschicht/ Isolierungsschicht 9 Aufwachssubstrat

90 Umhüllung

R Strahlung