Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
SEMICONDUCTOR DEVICE CONFIGURATION METHOD
Document Type and Number:
WIPO Patent Application WO/2009/066500
Kind Code:
A1
Abstract:
A plurality of three-terminal variable resistance switching elements each having a source electrode, a drain electrode, and a gate electrode are connected to each other in series. The source electrode of each of the three-terminal variable resistance switching elements and the drain electrode of its adjacent three-terminal variable resistance switching element are connected to each other through a wiring segment to form a lane. A voltage holding section for holding a predetermined voltage level is connected to the wiring segment. A column group is configured by selecting one of the three-terminal variable resistance elements in each lane. A common gate line is connected to each of the gate electrodes of the three-terminal variable resistance elements belonging to the column group.

Inventors:
NAKAYA SHOGO (JP)
Application Number:
PCT/JP2008/066216
Publication Date:
May 28, 2009
Filing Date:
September 09, 2008
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
NEC CORP (JP)
NAKAYA SHOGO (JP)
International Classes:
H03K19/177; H01L21/82; H01L21/822; H01L27/04; H01L45/00; H01L49/00
Domestic Patent References:
WO2007063655A12007-06-07
WO2006070683A12006-07-06
WO2003094227A12003-11-13
Foreign References:
JP2001525606A2001-12-11
Attorney, Agent or Firm:
MIYAZAKI, Teruo et al. (16th Kowa Bldg.9-20, Akasaka 1-chom, Minato-ku Tokyo 52, JP)
Download PDF:
Claims:
 半導体装置をコンフィギュレーションするコンフィギュレーション方法であって、
 前記半導体装置は、ソース電極、ドレイン電極及びゲート電極を有する複数の3端子可変抵抗スイッチ素子が互いに直列接続され、前記3端子可変抵抗スイッチ素子のソース電極と該3端子可変抵抗スイッチ素子に隣接する3端子可変抵抗素子のドレイン電極とが配線セグメントを介して互いに接続されたレーンをL個(Lは自然数)有し、前記配線セグメントに所定の電位を保持する複数の電位保持部が接続され、各レーンの中のそれぞれ1つの3端子可変抵抗スイッチ素子から列グループが構成され、該列グループに属する3端子可変抵抗スイッチ素子のゲート電極それぞれに共通のゲート線が接続され、
 前記各レーンのソース側の第1の端と当該各レーンのドレイン側の第2の端とがそれぞれ導通する瞬間まで、それぞれの前記第1の端を前記第2の端に対して所定の書き込み電圧に保つ第1の段階と、
 前記第1の段階に続いて、すべての前記ゲート線を前記第1の端に対して前記書き込み電圧に保つ第2の段階と、
 前記第2の段階に続いて、所望の3端子可変抵抗スイッチ素子が接続されたレーンの前記第1の端と前記第2の端との間の抵抗値が、前記第1の段階における前記第1の端と前記第2の端とがそれぞれ導通する瞬間の前記第1の端と前記第2の端との間の抵抗値よりも大きな値になるまで、前記所望の3端子可変抵抗スイッチ素子が接続されたレーンの第1の端と、該所望の3端子可変抵抗スイッチ素子が接続されたゲート線以外のゲート線とを前記書き込み電圧に保つ第3の段階と、
 前記第3の段階に続いて、前記所望の3端子可変抵抗スイッチ素子が接続されたゲート線を前記書き込み電圧に保つ第4の段階とを有するコンフィギュレーション方法。
 請求項1に記載のコンフィギュレーション方法において、
 前記電位保持部は、1ビットの情報を記憶するバスホルダーであることを特徴とするコンフィギュレーション方法。
 請求項2に記載のコンフィギュレーション方法において、
 前記バスホルダーは、該バスホルダーに接続された前記配線セグメントが他のゲートによって駆動されないとき、前記配線セグメントを論理値0または1に対応する電圧に保つことを特徴とするコンフィギュレーション方法。
 請求項1に記載のコンフィギュレーション方法において、
 前記電位保持部は、前記配線セグメントの電位をプルアップするプルアップ抵抗であることを特徴とするコンフィギュレーション方法。
 請求項4に記載のコンフィギュレーション方法において、
 前記プルアップ抵抗は、該プルアップ抵抗に接続された前記配線セグメントが他のゲートによって駆動されないとき、前記配線セグメントを論理値1に対応する電圧に保つことを特徴とするコンフィギュレーション方法。
 請求項1乃至5のいずれか1項に記載のコンフィギュレーション方法において、
 第j(jは1から前記Lまでの自然数)の前記レーンは、N j (Nは自然数)個の前記3端子可変抵抗スイッチ素子を含み、第i(iは1からN j までの自然数)の前記3端子可変抵抗スイッチ素子の前記ドレイン電極は、第(i+1)の前記配線セグメントのドレイン端に接続され、前記第iの前記3端子可変抵抗スイッチ素子の前記ソース電極は、第iの前記配線セグメントのソース端に接続され、前記第jのレーンの前記第1の端は、第1の前記配線セグメントのドレイン端であり、前記第jのレーンの前記第2の端は、第(N j +1)の前記配線セグメントのソース端であることを特徴とするコンフィギュレーション方法。
 請求項1乃至6のいずれか1項に記載のコンフィギュレーション方法において、
 前記第j(jは1から前記Lまでの自然数)の前記レーンにおける第i(iは1から(N j )までの自然数)の前記3端子可変抵抗スイッチ素子は第X_i_jの前記列グループに属し、前記X_i_jは、X_i_j<X_(i+1)_jを満たす整数であることを特徴とするコンフィギュレーション方法。
 請求項1乃至7のいずれか1項に記載のコンフィギュレーション方法において、
 前記第3の段階は、前記書き込み電圧を所定の時間、保つことによって、前記3端子可変抵抗スイッチ素子を弱い遮断状態にすることを特徴とするコンフィギュレーション方法。
 請求項1乃至8のいずれか1項に記載のコンフィギュレーション方法において、
 前記第4の段階は、前記所望の3端子可変抵抗スイッチ素子が接続されたゲート線とそれから前記レーンの前記第2の端に至る間にあるすべての前記ゲート線を所定の時間、前記書き込み電圧に保ち、同時にそれ以外の前記ゲート線とすべての前記レーンの第1の端を所定の時間、電圧0に保つことにより、前記3端子可変抵抗スイッチ素子を強い遮断状態にすることを特徴とするコンフィギュレーション方法。
 請求項1乃至9のいずれか1項に記載のコンフィギュレーション方法において、
 前記3端子可変抵抗スイッチ素子の前記ゲート電極は、前記ソース電極および前記ドレイン電極と常に遮断されていることを特徴とするコンフィギュレーション方法。
 請求項1乃至10のいずれか1項に記載のコンフィギュレーション方法において、
 遮断状態である前記3端子可変抵抗スイッチ素子は、前記ソース電極を前記ドレイン電極に対して前記書き込み電圧の状態に所定の時間、保つと、前記ソース電極と前記ドレイン電極との間が所定の閾値よりも大きな抵抗値を持つ弱い導通状態になることを特徴とするコンフィギュレーション方法。
 請求項11に記載のコンフィギュレーション方法において、
 前記弱い導通状態である3端子可変抵抗スイッチ素子は、前記ソース電極または前記ドレイン電極に対して前記ゲート電極を前記書き込み電圧の状態に所定の時間、保つと、前記ソース電極と前記ドレイン電極との間が所定の閾値よりも小さな抵抗値を持つ強い導通状態になることを特徴とするコンフィギュレーション方法。
 請求項11または請求項12に記載のコンフィギュレーション方法において、
 前記導通状態である3端子可変抵抗スイッチ素子は、前記ゲート電極に対して前記ソース電極または前記ドレイン電極を前記書き込み電圧の状態に所定の時間、保つと、前記ソース電極と前記ドレイン電極との間が前記弱い導通状態の抵抗値よりも大きな抵抗値を持つ弱い遮断状態になることを特徴とするコンフィギュレーション方法。
 請求項13に記載のコンフィギュレーション方法において、
 前記弱い遮断状態である3端子可変抵抗スイッチ素子は、前記ドレイン電極を前記ソース電極に対して前記書き込み電圧の状態に所定の時間、保つと、前記ソース電極と前記ドレイン電極との間が前記弱い遮断状態の抵抗値よりも大きな抵抗値を持つ強い遮断状態になることを特徴とするコンフィギュレーション方法。
Description:
半導体装置のコンフィギュレー ョン方法

 本発明は、可変抵抗スイッチ素子を用い 再構成可能配線網である半導体装置のコン ィギュレーション方法に関する。

 最近、高抵抗状態と低抵抗状態とをプロ ラマブルに設定でき、かつ設定した状態を 揮発に記憶し、同一占有面積のMOSトランジ タに比べてオン抵抗が大幅に低いスイッチ 子(以下、可変抵抗スイッチ素子と称する) 開発されている(例えば、特許公開2005-101535 公報参照。)。

 図1は、可変抵抗スイッチ素子の一構成例 を示す図である。

 図1に示した可変抵抗スイッチ素子10は、 ース電極20と、ドレイン電極21と、イオン伝 道層22とから構成されている。ソース電極20 、金属イオンを供給する電極であり、例え 銅などでできている。ドレイン電極21は、金 属イオンを供給しない電極であり、例えば白 金などでできている。イオン伝道層22は、例 ば酸化タンタルでできている。

 図2(a)は、図1に示した可変抵抗スイッチ 子10のソース電極20に書き込み電圧Vpを与え ドレイン電極21を電圧0にした場合の動作を す図である。

 ソース電極20とドレイン電極21との間が遮 断された状態から導通状態にするには、図2(a )に示すように、ソース電極20に書き込み電圧 Vpを与え、ドレイン電極21を電圧0にする。こ によってドレイン電極21からソース電極20へ 向かって析出金属25が析出し、一定の時間が つと両電極間がこの析出金属25で導通され 。

 図2(b)は、図2(a)に示した状態の可変抵抗 イッチ素子10のソース電極20を電圧0とし、ド レイン電極21に電圧Vpを与えた場合の動作を す図である。

 ソース電極20とドレイン電極21との間を再 び遮断状態にするには、図2(b)に示すように ソース電極20を電圧0とし、ドレイン電極21に 電圧Vpを与える。この状態で一定の時間が経 と前述の析出金属25が消失し、両電極間が 断される。

 図3は、図1に示した可変抵抗スイッチ素 10を使った再構成可能配線網である半導体装 置の一構成例を示す図である。

 図3に示した再構成可能配線網は、配線セ グメント4XYがアレイ状に並んでおり、水平方 向に同軸上に並んだ配線セグメント4Xa,4Xb,4Xc, …は、それぞれ可変抵抗スイッチ素子10Xa,10Xb ,10Xc,…を介して隣接する配線セグメントとプ ログラマブルに結合されている(ここで、X,Y a,b,c,…を表す変数である)。

 この水平方向に同軸上に並んだ一連の配 セグメント4XYと可変抵抗スイッチ素子10XYと をレーンと呼ぶことにする。図3では配線セ メント4aaから配線セグメント4aeへ至るレー と、配線セグメント4baから配線セグメント4b eへ至るレーンと、配線セグメント4caから配 セグメント4ceへ至るレーンとの3つのレーン 例が示されている。

 各可変抵抗スイッチ素子10XYにはMOSトラン ジスタ2XYが付随し、可変抵抗スイッチ素子10X Yの各電極にMOSトランジスタ2XYのソースとド インとがそれぞれ接続される。垂直に並ん MOSトランジスタ2aY,2bY,2cY,…のゲートは共通 ゲート線3Yに接続されている。

 図3に示した再構成可能配線網において、 可変抵抗スイッチ素子10XYの状態を所望のパ ンに設定して配線セグメント4XYを接続した あるいは遮断したりするコンフィギュレー ョンは次のように行う。

 コンフィギュレーションしたい可変抵抗 イッチ素子10XYに付随するMOSトランジスタの ゲートにOFF電圧を与えて、MOSトランジスタの ソース-ドレイン間を遮断状態にする。同時 、それ以外のMOSトランジスタのゲートにはON 電圧を与えてソース-ドレイン間を導通状態 する。ゲート電圧はゲート線3Yを通じて与え られるため、MOSトランジスタ2XYは、垂直方向 に並んだ列単位で、ON,OFF制御される。

 次に、MOSトランジスタ2XYをOFFにした可変 抗スイッチ素子10XYの電極間を導通したい場 合は、そのレーンの両端に状態設定のための 電圧を与える。すなわち、導通状態にするに はレーンの左端に書き込み電圧Vpを、右端に0 電圧を与える。

 一方、遮断状態にするにはレーンの右端 書き込み電圧Vpを、左端に0電圧を与える。

 ここで、図3に示すように、可変抵抗スイ ッチ素子10XYの左側にソース電極、右側にド イン電極があるとしている。なお、可変抵 スイッチ素子10XYの状態を変える必要がない 合は、該当するレーンの両端の電圧を同じ しておく。

 可変抵抗スイッチ素子10XYのコンフィギュ レーションはゲート線3Yごとに行う。すなわ 1つのゲート線に対応するすべての可変抵抗 スイッチ素子10XYの状態設定を一度に行い、 れを各ゲート線3Yに対して順次行っていく。 このようにして、すべてのコンフィギュレー ションを成し遂げる。

 上述した例では、特定の可変抵抗スイッ 素子10XYをコンフィギュレーションするため の電圧をレーンの両端から与えるため、全可 変抵抗スイッチ素子10XYに、それをバイパス るためのMOSトランジスタ2XYを設けている。 変抵抗スイッチ素子10XY自身はMOSトランジス 2XYに比べて非常に小さいが、このバイパス MOSトランジスタ2XYのために半導体装置全体 しての面積は大きくなる。

 上述したような半導体装置及びコンフィ ュレーション方法では、回路の面積が大き なってしまう問題点がある。その理由は、 可変抵抗スイッチ素子にバイパス用のMOSト ンジスタをそれぞれ設けなければならない めである。

 本発明は、上述した課題を解決する半導 装置のコンフィギュレーション方法を提供 ることを目的とする。

 上記目的を達成するために本発明は、
 半導体装置をコンフィギュレーションする ンフィギュレーション方法であって、
 前記半導体装置は、ソース電極、ドレイン 極及びゲート電極を有する複数の3端子可変 抵抗スイッチ素子が互いに直列接続され、前 記3端子可変抵抗スイッチ素子のソース電極 該3端子可変抵抗スイッチ素子に隣接する3端 子可変抵抗素子のドレイン電極とが配線セグ メントを介して互いに接続されたレーンをL (Lは自然数)有し、前記配線セグメントに所 の電位を保持する複数の電位保持部が接続 れ、各レーンの中のそれぞれ1つの3端子可変 抵抗スイッチ素子から列グループが構成され 、該列グループに属する3端子可変抵抗スイ チ素子のゲート電極それぞれに共通のゲー 線が接続され、
 前記各レーンのソース側の第1の端と当該各 レーンのドレイン側の第2の端とがそれぞれ 通する瞬間まで、それぞれの前記第1の端を 記第2の端に対して所定の書き込み電圧に保 つ第1の段階と、
 前記第1の段階に続いて、すべての前記ゲー ト線を前記第1の端に対して前記書き込み電 に保つ第2の段階と、
 前記第2の段階に続いて、所望の3端子可変 抗スイッチ素子が接続されたレーンの前記 1の端と前記第2の端との間の抵抗値が、前記 第1の段階における前記第1の端と前記第2の端 とがそれぞれ導通する瞬間の前記第1の端と 記第2の端との間の抵抗値よりも大きな値に るまで、前記所望の3端子可変抵抗スイッチ 素子が接続されたレーンの第1の端と、該所 の3端子可変抵抗スイッチ素子が接続された ート線以外のゲート線とを前記書き込み電 に保つ第3の段階と、
 前記第3の段階に続いて、前記所望の3端子 変抵抗スイッチ素子が接続されたゲート線 前記書き込み電圧に保つ第4の段階とを有す 。

 以上説明したように本発明においては、 変抵抗スイッチ素子のコンフィギュレーシ ンにフローティング防止用のバスホルダー るいはプルアップ抵抗を兼用することによ 、別途MOSトランジスタを付加せずに済む構 としたため、バイパス用のMOSトランジスタ 必要とせず、小さな面積で再構成可能配線 を実現することができる。

可変抵抗スイッチ素子の一構成例を示 図である。 図1に示した可変抵抗スイッチ素子の ソース電極に書き込み電圧Vpを与え、ドレイ 電極を電圧0にした場合の動作を示す図であ る。 図2(a)に示した状態の可変抵抗スイッ チ素子のソース電極を電圧0とし、ドレイン 極に電圧Vpを与えた場合の動作を示す図であ る。 図1に示した可変抵抗スイッチ素子を使 った再構成可能配線網である半導体装置の一 構成例を示す図である。 本発明に用いる3端子可変抵抗スイッチ 素子の構成例を示す図である。 図4に示した3端子可変抵抗スイッチ 子のソース電極に書き込み電圧Vpを与え、ド レイン電極及びゲート電極は電圧0にした場 の動作を示す図である。 図5(a)に示した状態の3端子可変抵抗 イッチ素子のソース電極とドレイン電極と ともに0電圧にし、ゲート電極に書き込み電 Vpを与えた場合の動作を示す図である。 図5(b)に示した状態の3端子可変抵抗 イッチ素子のソース電極とドレイン電極と 書き込み電圧Vpを与え、ゲート電極を0電圧 した場合の動作を示す図である。 図5(c)に示した状態の3端子可変抵抗 イッチ素子のソース電極を0電圧にし、ドレ ン電極とゲート電極とに書き込み電圧Vpを えた場合の動作を示す図である。 図4に示した3端子可変抵抗スイッチ素 を使った再構成可能配線網である半導体装 の第1の実施の形態を示す図である。 図6に示したバスホルダーの回路例であ る。 図6に示した再構成可能配線網である 半導体装置におけるコンフィギュレーション 方法のうち初期化でソース側の第1の端に書 込み電圧Vpを印加し、ドレイン側の第2の端 びゲート線を0電圧にした場合の動作を説明 るための図である。 図8(a)に示した状態で各レーン両端を 電圧0にし、ゲート線を書き込み電圧Vpに保つ 場合の動作を説明するための図である。 図8(a)~図8(b)に示した3端子可変抵抗ス イッチ素子を遮断状態にする方法のうち遮断 したい3端子可変抵抗スイッチ素子に対応す ゲート線を0電圧にし、それ以外のゲート線 すべて書き込み電圧Vpに保つ場合の動作を 明するための図である。 図9(a)に示した状態でゲート線を書き 込み電圧Vpに、それ以外のゲート線以外のゲ ト線と全レーンの左端を0電圧に保つ場合の 動作を説明するための図である。 図9(a)と図9(b)とにて説明した手続き 後に、さらに3端子可変抵抗スイッチ素子を 遮断状態にする方法のうち遮断したい3端子 変抵抗スイッチ素子に対応するゲート線を0 圧にし、それ以外のゲート線をすべて書き み電圧Vpにした場合の動作を説明するため 図である。 図10(a)に示した状態で遮断したい3端 子可変抵抗スイッチ素子のゲート線とその右 側にあるゲート線とを書き込み電圧Vpに、残 のゲート線と全レーンの左端を0電圧にした 場合の動作を説明するための図である。 不規則的に3端子可変抵抗スイッチ素 が配置された再構成可能配線網である半導 装置を示す図である。 図4に示した3端子可変抵抗スイッチ素 を使った再構成可能配線網である半導体装 の第2の実施の形態を示す図である。

 以下に、本発明の実施の形態について図面 参照して説明する。
(第1の実施の形態)
 図4は、本発明に用いる3端子可変抵抗スイ チ素子の構成例を示す図である。

 図4に示すように3端子可変抵抗スイッチ 子11は、ソース電極20と、ドレイン電極21と イオン伝道層22と、ゲート電極23とから構成 れている。

 ソース電極20は、金属イオンを供給する 極であり、例えば銅などでできている。ド イン電極21は、金属イオンを供給しない電極 であり、例えば白金などでできている。イオ ン伝道層22は、例えば酸化タンタルでできて る。ゲート電極23は、金属イオンを供給す 電極であり、ソース電極20と同じ材質ででき ており、例えば銅などでできている。ゲート 電極23は、ソース電極20とドレイン電極21との 間が導通したり遮断したりするスイッチの機 能を有する。ゲート電極23はスイッチング制 の補助を行うためのもので、ゲート電極23 、ソース電極20またはドレイン電極21との間 常に遮断状態である。

 図5(a)は、図4に示した3端子可変抵抗スイ チ素子11のソース電極20に書き込み電圧Vpを え、ドレイン電極21及びゲート電極23は電圧 0にした場合の動作を示す図である。

 ソース-ドレイン間を遮断状態から導通状 態にするには、まず、図5(a)に示すようにソ ス電極20に書き込み電圧Vpを与え、ドレイン 極21及びゲート電極23は電圧0にする。これ よって、ドレイン電極21からソース電極20へ かって析出金属25が析出していく。ソース- レイン間が析出金属25によって弱く繋がる 、繋がる直前までこの状態を保つ(弱い導通 態)。これが、第1の段階である。

 図5(b)は、図5(a)に示した状態の3端子可変 抗スイッチ素子11のソース電極20とドレイン 電極21とをともに0電圧にし、ゲート電極23に き込み電圧Vpを与えた場合の動作を示す図 ある。

 次に、図5(b)に示すように、ソース電極20 ドレイン電極21とをともに0電圧にし、ゲー 電極23に書き込み電圧Vpを与える。これによ って、析出金属25がさらに成長し、ソース-ド レイン間はしっかりと導通される(強い導通 態)。図5(b)の電圧印加はゲート電極23まで析 金属25が達しないところで止めなければな ない。つまり、第1の段階の後、ゲート電極2 3まで析出金属25が達する直前までゲート電極 23に書き込み電圧Vpを保つ。これが、第2の段 である。

 次に、ソース-ドレイン間を導通状態から 遮断状態にする方法について述べる。

 図5(c)は、図5(b)に示した状態の3端子可変 抗スイッチ素子11のソース電極20とドレイン 電極21とに書き込み電圧Vpを与え、ゲート電 を0電圧にした場合の動作を示す図である。

 まず、図5(c)に示すように、ソース電極20 ドレイン電極21とに書き込み電圧Vpを与え、 ゲート電極を0電圧にする。これによって析 金属25が縮小し、ソース-ドレイン間は弱く 断される(弱い遮断状態)。このときソース- レイン間の金属架橋は遮断されているが、 出金属25はまだ残っており完全には消失して いない。

 図5(d)は、図5(c)に示した状態の3端子可変 抗スイッチ素子11のソース電極20を0電圧に 、ドレイン電極21とゲート電極23とに書き込 電圧Vpを与えた場合の動作を示す図である

 次に、図5(d)に示すように、ソース電極20 0電圧にし、ドレイン電極21とゲート電極23 に書き込み電圧Vpを与える。この状態を一定 時間続けることによってイオン伝道層22の析 金属25は完全に消失し、ソース-ドレイン間 十分に遮断される(強い遮断状態)。

 図4に示した3端子可変抵抗スイッチ素子11 は、ゲート電極23を使うことで、ソース-ドレ イン間を導通したり、遮断したりするときに 、少ない電流で済むというメリットがある。 それは、ゲート電極23が他の電極とは常に遮 された状態で、析出金属25を制御するから ある。また、ゲート電極23によってソース- レイン間の金属架橋をしっかりさせること できるため、ソース-ドレイン間の導通時の 抗が非常に低くなるというメリットもある

 なお、図4は3端子可変抵抗スイッチ素子11 を模式的に示したものであり、電極などの物 理的な配置や構造は図4に示したものに限定 れるものではない。以下に述べる実施の形 で使用する3端子可変抵抗スイッチ素子11は 図5(a)~図5(d)を用いて説明した機能を有する のであればよい。

 また、上述の電圧値0,Vpは相対値のみが意 味があり、絶対値は任意である。一般に、書 き込み電圧Vpは、回路を動作させるときの通 モード時の電源電圧Vddに比べて高い。

 また、ここで弱い導通状態とは、ソース電 20とドレイン電極21との間の抵抗値が所定の 閾値よりも大きな場合の導通状態である。一 方、強い導通状態とは、ソース電極20とドレ ン電極21との間の抵抗値が所定の閾値より 小さな場合の導通状態である。
また、ここで弱い遮断状態とは、ソース電極 20とドレイン電極21との間の抵抗値が弱い導 状態の抵抗値よりも大きな場合の遮断状態 ある。一方、強い遮断状態とは、ソース電 20とドレイン電極21との抵抗値が弱い遮断状 の抵抗値よりも大きな場合の遮断状態であ 。

 図6は、図4に示した3端子可変抵抗スイッ 素子11を使った再構成可能配線網である半 体装置の第1の実施の形態を示す図である。

 図4に示した3端子可変抵抗スイッチ素子11 を使った再構成可能配線網である半導体装置 の第1の実施の形態は図6に示すように、配線 グメント4XYがアレイ状に並んでいる。水平 向に同軸上に並んだ配線セグメント4Xa,4Xb,4X c,…は、それぞれ3端子可変抵抗スイッチ素子 11Xa,11Xb,11Xc,11Xd,…を介して隣接する配線セグ ント4XYとプログラマブルに結合されている( ここで、X,Yはa,b,c,…を表す変数である)。こ で、3端子可変抵抗スイッチ素子11Xa,11Xb,11Xc,1 1Xdのそれぞれのグループを列グループとする 。

 この水平方向に同軸上に並んだ一連の配 セグメント4XYと3端子可変抵抗スイッチ素子 11XYとをレーンと呼ぶことにする。図6では配 セグメント4aaから配線セグメント4aeへ至る ーンと、配線セグメント4baから配線セグメ ト4beへ至るレーンと、配線セグメント4caか 配線セグメント4ceへ至るレーンとの3つのレ ーンの例が示されている。ここでは、3つの ーンから構成される場合を例に挙げて説明 るが、レーンの数がL(Lは自然数)個であるも であっても良い。また、各レーンに接続さ た3端子可変抵抗スイッチ素子の数は、j(jは 自然数)個であるものであっても良い。

 ここで、すべての3端子可変抵抗スイッチ 素子11XYは同じ向きで配線セグメント4XYとそ ぞれ接続されなければならない。図6では、 3端子可変抵抗スイッチ素子11XYのソース電 20を左側の配線セグメントに、ドレイン電極 21を右側の配線セグメントに接続した例を示 。ここで、配線セグメントの3端子可変抵抗 スイッチ素子11XYのソース電極20に接続される 側の端をソース端と定義する。また、配線セ グメントの3端子可変抵抗スイッチ素子11XYの レイン電極21に接続される側の端をドレイ 端と定義する。

 また、垂直方向に並んだ各列の3端子可変抵 抗スイッチ素子11aY,11bY,11cY,…のゲート端子23 共通のゲート線3Yに接続される。つまり、 じ列グループに属する端子可変抵抗スイッ 素子11XYは、同じゲート線3Yに接続される。 体的には、第j(jは1からL(Lはレーン数)までの 自然数)のレーンにおける第i(iは1からN j までの自然数)の3端子可変抵抗スイッチ素子 第X_i_jの列グループに属し、X_i_jは、X_i_j< X_(i+1)_jを満たす整数となる。ここで、Nは自 数である。

 また、各々の配線セグメント4XYにバスホ ダー5XYが接続される。

 図7は、図6に示したバスホルダー5XYの回 例である。

 図6に示したバスホルダー5XYは図7に示す うに、インバータ60aの出力をインバータ60b 入力に接続し、インバータ60bの出力をイン ータ60aの入力に接続したものである。そし 、インバータ60aの出力をバスホルダー5XYの 力端子50としている。バスホルダー5XYは1ビ トの情報を記憶する記憶素子であり、他の ートから出力端子50に与えた信号が内部に保 持される。つまり、バスホルダー5XYが接続さ れた配線の電位を保持する電位保持部である 。両インバータ60a,60bは駆動力が小さいため のゲートから容易に書き込みができ、出力 子50に繋がった配線の信号伝播遅延にもほと んど影響を与えない。出力端子50に繋がった 線が他のゲートから駆動されないときは、 スホルダー5XYに記憶された信号がその配線 電圧レベルを決める。バスホルダー5XYはそ に繋がった配線を論理値0か1かのどちらか 電圧レベルを固定し、不定値になるのを防 機能を持つ。

 以下に、図6に示した再構成可能配線網で ある半導体装置におけるコンフィギュレーシ ョン方法について説明する。コンフィギュレ ーションは初期化と状態設定との2段階から る。初期化は全3端子可変抵抗スイッチ素子 導通状態にするものである。また、状態設 は、所望のパタンにしたがって3端子可変抵 抗スイッチを遮断状態にするものである。

 図8(a)は、図6に示した再構成可能配線網 ある半導体装置におけるコンフィギュレー ョン方法のうち初期化でソース側の第1の端 書き込み電圧Vpを印加し、ドレイン側の第2 端及びゲート線3Yを0電圧にした場合の動作 説明するための図である。これは、あらか め各3端子可変抵抗スイッチ素子がどのよう な状態になっているかにかかわり無く、全て の3端子可変抵抗スイッチ素子を導通状態に る手続きである。

 まず図8(a)に示すように、各レーンの左端 、つまりソース側の第1の端に書き込み電圧Vp を印加し(書き込み電圧Vpを保ち)、右端、つ りドレイン側の第2の端及びゲート線3Yを0電 にする。この状態でしばらくすると、遮断 態にある3端子可変抵抗スイッチ素子11XYは く導通した状態になり、レーンの右端から 端まで導通する。導通した瞬間にそのレー の左端の電圧を0にし、大きな電流が流れな ようにする。このようにして全レーンが右 から左端まで導通した状態にする。ここで 導通した瞬間に書き込み電圧をかけるのを めるため、そのレーンの3端子可変抵抗スイ ッチ素子11XYの中には弱い導通状態になって るものがある。これが、第1の段階である。

 図8(b)は、図8(a)に示した状態で各レーン 端を電圧0にし、ゲート線3Yを書き込み電圧Vp に保つ場合の動作を説明するための図である 。

 次に、図8(b)に示すように、各レーン両端 を電圧0にし、ゲート線3Yを書き込み電圧Vpに つ。この状態で一定時間経つと、各3端子可 変抵抗スイッチ素子11XYの金属架橋が強化さ しっかりした導通状態になる。これが第2の 階である。

 以上が初期化である。図8(a)に示すように 、各端子に電圧を印加して全3端子可変抵抗 イッチ素子11XYが導通状態になるのには、バ ホルダー5XYの存在が不可欠である。バスホ ダー5XYがあるため、配線セグメント4XYは0か Vpかのいずれかの電圧レベルになる。3端子可 変抵抗スイッチ素子11XYが遮断状態で、その 側の配線セグメント4XYが電圧Vpであり、右側 の配線セグメント4XYが電圧0である場合、3端 可変抵抗スイッチ素子11XYは弱く導通するま で析出金属25が成長する。こうして、そのレ ンの遮断状態3端子可変抵抗スイッチ素子11X Yは次々と弱い導通状態になっていく。レー の左端が電圧Vpで右端が電圧0であるため、 端から右端に導通するまで遮断3端子可変抵 スイッチ素子11XYの導通状態への変化は続く 。

 なお、バスホルダー5XYが無いと配線セグ ント4XYの電圧がVpでも0でもない中間的なレ ルになる、もしくは不定のレベルになるお れがあるため、上述のような動作は保障さ ない。

 次に、所望のパタンにしたがって3端子可 変抵抗スイッチ素子11XYを遮断状態にする方 について説明する。

 図9(a)は、図8(a)~図8(b)に示した3端子可変 抗スイッチ素子11adを遮断状態にする方法の ち遮断したい3端子可変抵抗スイッチ素子11a dに対応するゲート線3dを0電圧にし、それ以 のゲート線をすべて書き込み電圧Vpに保つ場 合の動作を説明するための図である。

 まず図9(a)に示すように、遮断したい3端 可変抵抗スイッチ素子11adに対応するゲート 3dを0電圧にし、それ以外のゲート線をすべ 書き込み電圧Vpに保つ。同時に、遮断した 3端子可変抵抗スイッチ素子11adを含むレーン の左端に書き込み電圧Vpを与え、それ以外の ーンの左端を電圧0にする。この状態で一定 時間が経つと、3端子可変抵抗スイッチ素子11 adのみが弱く遮断された状態になる。このと 、3端子可変抵抗スイッチ素子11adの右側に るバスホルダー5aeは電圧Vpが保持された状態 となる。これが、第3の段階である。

 図9(b)は、図9(a)に示した状態でゲート線3d を書き込み電圧Vpに、ゲート線3d以外のゲー 線と全レーンの左端を0電圧に保つ場合の動 を説明するための図である。

 次に、図9(b)に示すようにゲート線3dを書 込み電圧Vpに、ゲート線3d以外のゲート線と 全レーンの左端を0電圧に保つ。3端子可変抵 スイッチ素子11adはすでに弱く遮断されてい るため、その右側のバスホルダー5aeには電圧 Vpが保持されたままである。そして、3端子可 変抵抗スイッチ素子11adのソース電極側は0電 になるため、一定時間経つと3端子可変抵抗 スイッチ素子11adの析出金属25が完全に消え、 完全な遮断状態になる。図9(a)と図9(b)とにお て、3端子可変抵抗スイッチ素子11ad以外の 態は変わらない。これが、第4の段階である

 以上、3端子可変抵抗スイッチ素子11adの を遮断する方法について説明したが、ゲー 線3dを共有するほかの3端子可変抵抗スイッ 素子11Xdも同時に遮断することができる。す わち、図9(a)を用いて説明した手続きで、遮 断したい3端子可変抵抗スイッチ素子11XYを含 レーンの左端に書き込み電圧Vpを与えれば い。この方法でゲート線3dを共有する3端子 変抵抗スイッチ素子11XYを所望のパタンで同 に遮断できる。なお図9(b)を用いて説明した 手続きは、任意の遮断パタンで同じである。

 図9(a)と図9(b)とにて説明した手続きの後 、さらに3端子可変抵抗スイッチ素子11bcを遮 断状態にする方法を説明する。

 図10(a)は、図9(a)と図9(b)とにて説明した手 続きの後に、さらに3端子可変抵抗スイッチ 子11bcを遮断状態にする方法のうち遮断した 3端子可変抵抗スイッチ素子11bcに対応する ート線3cを0電圧にし、それ以外のゲート線 すべて書き込み電圧Vpにした場合の動作を説 明するための図である。

 まず図10(a)に示すように、遮断したい3端 可変抵抗スイッチ素子11bcに対応するゲート 線3cを0電圧にし、それ以外のゲート線をすべ て書き込み電圧Vpにする。同時に、遮断した 3端子可変抵抗スイッチ素子11bcを含むレー の左端に書き込み電圧Vpを与え、それ以外の レーンの左端を電圧0にする。この状態で一 時間が経つと、3端子可変抵抗スイッチ素子1 1bcは弱く遮断された状態になり、他の3端子 変抵抗スイッチ素子の状態は変わらない。 のとき3端子可変抵抗スイッチ素子11cbの右側 にあるバスホルダー5bdは電圧Vpが保持された 態となる。

 図10(b)は、図10(a)に示した状態で遮断した い3端子可変抵抗スイッチ素子11bcのゲート線3 cとその右側にあるゲート線3dとを書き込み電 圧Vpに、残りのゲート線と全レーンの左端を0 電圧にした場合の動作を説明するための図で ある。

 次に、図10(b)に示すように、遮断したい3 子可変抵抗スイッチ素子11bcのゲート線3cと の右側にあるゲート線3dとを書き込み電圧Vp に、残りのゲート線と全レーンの左端を0電 にする。3端子可変抵抗スイッチ素子11bcはす でに弱く遮断されているため、その右側のバ スホルダー5bdには電圧Vpが保持されたままで る。そして、3端子可変抵抗スイッチ素子11b cのソース電極側は0電圧になるため、一定時 経つと3端子可変抵抗スイッチ素子11bcの析 金属25が完全に消え、完全な遮断状態になる 。この手続きにおいて3端子可変抵抗スイッ 素子11bc以外の状態は変わらない。

 3端子可変抵抗スイッチ素子11bcとゲート 3cとを共有するほかの3端子可変抵抗スイッ 素子11Xcも同様に遮断することができる。す わち、図10(a)を用いて説明した手続きで、 断したい3端子可変抵抗スイッチ素子を含む ーンの左端に書き込み電圧Vpを与えればよ 。この方法でゲート線3cを共有する3端子可 抵抗スイッチ素子11Xcを所望のパタンで同時 遮断できる。図10(b)を用いて説明した手続 は、任意の遮断パタンで同じである。

 図9(a)~図9(b)を用いて説明した手続きは、 番右端の列の3端子可変抵抗スイッチ素子を コンフィギュレーションする手続きの例であ る。また、図10(a)~図10(b)を用いて説明した手 きは、右から2番目の列の3端子可変抵抗ス ッチ素子をコンフィギュレーションする手 きの例である。以降同様にして、コンフィ ュレーション対象を一列ずつ左に移動させ いき、右端に至るまでこの手続きを行う。 のようにして、全3端子可変抵抗スイッチ素 11XYのコンフィギュレーションを遂行する。

 バスホルダー5XYは、それを含むレーンの あるいは他のゲートから駆動される場合は れらの電圧値に応じて容易に保持値が変わ 。しかし、バスホルダー5XYが、弱く遮断さ た3端子可変抵抗スイッチ素子11XYのドレイ (またはソース)電極に繋がっている場合、そ の3端子可変抵抗スイッチ素子11XYのソース(ま たはドレイン)電極の電圧によってはバスホ ダー5XYの保持値は変わらない。そのような 性を持つように、バスホルダー5XYを構成す インバータ(図7の60a)の駆動力は設定されな ればならない。

 このバスホルダー5XYは、コンフィギュレ ションのために専用に設けたものではなく 再構成可能配線網を動作させて使うとき(通 常モード)にも必要なものである。再構成可 配線網では、可変抵抗スイッチ素子によっ 配線セグメント4XY間を所望のパタンで導通 たり遮断したりする。このため、どこにも 続されずどこからも駆動されないため、そ ままだと電圧レベルが不定になるいわゆる ローティング状態になる配線セグメントが 繁に発生する。そのような場合、バスホル ー5XYが配線セグメント4XYに接続されている 、論理値1か0かのいずれかの状態に電圧レベ ルを固定し、フローティングを防ぐことがで きる。このように、フローティング防止のた めのバスホルダー5XYを3端子可変抵抗スイッ 素子11XYのコンフィギュレーションにも流用 ることで、実質的にコンフィギュレーショ のための部品追加はせずに済み、面積増加 無い。一方、図3に示した形態では、コンフ ィギュレーションのためだけに別途MOSトラン ジスタ2XYを追加する必要があるため、面積が 増大する問題がある。

 また、図6では、3端子可変抵抗スイッチ 子11XYが3行4列の規則的な2次元格子状に配置 れ、配線セグメント長もみな同じ場合を例 した。しかし、これは一例に過ぎず、本発 の第1の実施の形態では、3端子可変抵抗ス ッチ素子の行数や列数は任意であってよい また、3端子可変抵抗スイッチ素子11XYは規則 的な2次元格子状に配置されている必要はな 、配線セグメント長もみな同じである必要 ない。

 図11は、不規則的に3端子可変抵抗スイッ 素子11XYが配置された再構成可能配線網であ る半導体装置を示す図である。

 図11に示すように例えば、異なる長さの配 セグメント(たとえば4abと4acのように)が混在 していたり、2次元格子のところどころに3端 可変抵抗スイッチ素子11XYがあったりする場 合でも、上述した方法と同じ方法でコンフィ ギュレーションができる。
(第2の実施の形態)
 図12は、図4に示した3端子可変抵抗スイッチ 素子11を使った再構成可能配線網である半導 装置の第2の実施の形態を示す図である。

 本形態は図12に示すように、図6に示した 1の実施の形態における再構成可能配線網の バスホルダー5XYを電圧Vpでのプルアップ抵抗6 XYに置き変えたものである。つまり、第2の実 施の形態においては、プルアップ抵抗6XYが第 1の実施の形態にて説明した電位保持部に相 する。

 図12に示した再構成可能配線網は、上述 た第1の実施の形態の再構成可能配線網と同 動作をする。すなわち、本発明の第1の実施 の形態で説明したコンフィギュレーション方 法は、そのまま本発明の第2の実施の形態に ける再構成可能配線網にも適用できる。本 明の第2の実施の形態における電圧Vpでのプ アップ抵抗6XYは、本発明の第1の実施の形態 のバスホルダー5XYと同じ役割を果たし、コ フィギュレーション時に機能するのみなら 、通常モード時にもフローティング防止の めに機能する。

 プルアップ抵抗6XYに繋がった配線セグメ ト4XYは、それを含むレーンの端あるいは他 ゲートから駆動される場合、それらの信号 にしたがって容易に電圧値が変わる。しか 、プルアップ抵抗6XYに繋がった配線セグメ ト4XYが、弱く遮断された3端子可変抵抗スイ ッチ素子11XYのドレイン(またはソース)電極に 繋がっている場合、その3端子可変抵抗スイ チ素子11XYのソース(またはドレイン)電極の 圧によっては配線セグメント4XYの電圧値は わらない。そのような特性を持つように、 ルアップ抵抗6XYの抵抗値は設定されなけれ ならない。

 また、本発明の第2の実施の形態における 再構成可能配線網は、図11に示した再構成可 配線網と同様に、異なる長さの配線セグメ トが混在していたり、2次元格子の一部に3 子可変抵抗スイッチ素子が存在していたり てもよい。

 以上、実施の形態を参照して本願発明を 明したが、本願発明は上記実施の形態に限 されるものではない。本願発明の構成や詳 には、本願発明のスコープ内で当業者が理 し得る様々な変更をすることができる。

 この出願は、2007年11月21日に出願された 本出願特願2007-301480を基礎とする優先権を主 張し、その開示の全てをここに取り込む。