技术领域

本发明涉及半导体制造技术领域， 具体来说， 涉及一种抑制氧沿水平 方向扩散进入高介电常数（高 k )栅介质层的半导体器件及其制造方法。 背景技术

随着半导体器件尺寸的持续等比例缩小，特别 是当半导体制造工艺进 入 90nm技术节点以下， 栅氧层的厚度变得越来越薄。 而当栅氧层的厚度 小于 10nm以后，过薄的栅氧层所导致的栅极漏电流� �增大会对半导体器 件的性能产生越来越坏的影响。

为了在半导体器件尺寸等比例缩小的趋势下， 增加半导体器件栅氧层 的厚度，抑制栅极漏电流的产生，越来越多的 高 k材料（例如 Hf0 ₂ 、HfSiO、 HfSiON, HfTaO, HfTiO, HfZrO, A1 ₂ 0 ₃ 、 La ₂ 0 ₃ 、 Zr0 ₂ 、 LaAlO等） 开 始用作半导体器件的栅介质层。 然而， 在半导体器件的制造过程中， 工 艺腔室中无处不在的氧会扩散进入高 k栅介质层界面，这会导致所述高 k 栅介质层再生长（regrowth ) , 并且会导致高 k栅介质层界面氧化层的厚 度变化， 而这些都会造成器件的整体几何形状和一致性 变差， 进而降低 半导体器件的电学性能。

为此，现有技术中包括两种途径来减少氧在半 导体器件的高 k栅介质 层中的扩散。 对于氧沿垂直方向扩散进入高 k栅介质层的情形， 公开号 为 US2009/0108366A1的美国专利申请中公开了一种利� �位于高 k/金属栅 堆栈 26、 38上部的非晶硅层 24、 36来基本抑制氧沿着垂直于栅极的方 向扩散进入高 k栅介质层 20、 32的方法 （如图 1所示） 。 上述方法只能 抑制从垂直方向扩散进入所述高 k栅介质层的氧， 但是没有抑制从水平 方向扩散进入所述高 k栅介质层的氧。 对于氧沿水平方向扩散进入高 k 栅介质层的情形，公开号为 US2009/0079014A1的美国专利申请中公开了 一种利用覆盖半导体器件有源区域并包围整个 栅极的高 k衬垫层 106来 抑制氧沿着水平方向扩散进入高 k栅介质层 102的方法 （如图 2所示） 。 然而， 上述方法能够抑制氧水平扩散进入高 k栅介质层的效果有限， 不 能完全满足实际的半导体器件制造工艺的要求 ， 因为所述高 k衬垫层 106 其本身也只是一种普通的高 k材料。

另外，公开号为 CN 1875463 A的中国发明专利申请中公开了一种于晶 体管工艺中整合高 k栅极电介质的方法， 其对整个晶体管栅极堆叠进行 了氮化。 通过将氮元素引入所述栅极堆叠的高 k电介质片段的侧面， 在 所述高 k电介质片段的侧面形成阻挡层， 避免后续的工艺步骤中氧从水 平方向扩散进入所述高 k电介质片段。 然而， 上述方法直接将氮元素引 入栅极下方的作为栅介质层的高 k电介质片段的侧面， 这会降低晶体管 沟道区域内的载流子迁移率， 进而对整个晶体管的工作性能造成不利的 影响。 发明内容

本发明要解决的问题是提供一种抑制氧沿水平 方向扩散进入高 k栅 介质层的半导体器件及其制造方法， 避免高 k栅介质层的再生长或者其 界面氧化层的厚度增加， 从而提高半导体器件的工作性能。

为解决上述问题， 本发明提供一种半导体器件的制造方法， 包括： 提 供半导体衬底， 其上依次形成有高 k介质层和图形化的栅极； 将所述半 导体衬底上未被所述栅极覆盖的高 k介质层氮化； 在所述栅极周围形成 侧墙。 其中， 形成侧墙的步骤与对高 k介质层进行氮化的步骤的先后次 序可以互换。

可选地，所述半导体器件中氮化的高 k介质层中的氮元素含量为氮原 子百分比大于 10%。

可选地， 被所述栅极覆盖的高 k介质层外围被氮化的水平深度不超 过 3nm„

本发明还提供一种半导体器件的制造方法， 包括： 提供半导体衬底， 其上依次形成有高 k介质层和图形化的栅极； 在所述栅极周围形成侧墙； 将所述半导体衬底上未被所述栅极和侧墙覆盖 的高 k介质层氮化。

可选地，所述半导体器件中氮化的高 k介质层中的氮元素含量比未经 氮化的高 k介质层中的氮原子百分比大于 10%。

本发明还提供一种半导体器件， 包括： 半导体衬底， 其上依次形成有 高 k介质层和图形化的栅极； 侧墙， 其形成于所述栅极周围； 氮化的高 k 介质层， 其位于所述半导体衬底上且未被所述栅极覆盖 的区域， 其中所 可选地，所述半导体器件中氮化的高 k介质层中的氮元素含量为氮原 子百分比大于 10%。

与现有技术相比， 本发明具有以下优点： 通过将半导体衬底上未被其 上的栅极或者侧墙覆盖的高 k介质层氮化， 使得氮进入上述区域的高 k 介质层并在其表面形成氧扩散阻挡层， 抑制了后续的制造工艺步骤中氧 述作为栅介质层的高 k介质层不受从外界扩散进入的氧的侵蚀， 避免了 高 k栅介质层的再生长。 另外， 由于不直接对半导体器件的栅介质层进 行氮化， 故而所述氮化过程不会导致晶体管沟道区域内 的载流子迁移率 的降低， 优化了半导体器件的工作性能。

结合附图阅读本发明实施方式的详细描述后， 本发明的其他特, 和优 点将变得更加清楚。 附图说明

图 1为现有技术中抑制氧沿着垂直于栅极的方向� �散进入高 k栅介质 层的半导体器件结构示意图；

图 2为现有技术中抑制氧沿着水平方向扩散进入� � k栅介质层的半导 体器件结构示意图；

图 3为本发明的第一实施例的制造抑制氧水平扩� �的半导体器件的 方法流程示意图；

图 4为本发明的第二实施例的制造抑制氧水平扩� �的半导体器件的 方法流程示意图；

图 5至图 8为本发明第一实施例按照图 3所示流程制造抑制氧水平扩 散的半导体器件的各个阶段的剖面结构示意图 ； 图 9至图 10为本发明第二实施例按照图 4所示流程制造抑制氧水平 扩散的半导体器件的各个阶段的剖面结构示意 图。 具体实施方式

下面结合具体实施例和附图对本发明作进一步 说明，但不应以此限制 本发明的保护范围。

图 3为本发明第一实施例的制造抑制氧水平扩散� �半导体器件的方 法流程示意图。 图 5至图 8为本发明第一实施例按照图 3所示流程制造 抑制氧水平扩散的半导体器件的各个阶段的剖 面结构示意图。 下面结合 图 3、 5-8描述本发明的第一实施例。

如图 3、 5-8所示， 本发明第一实施例的半导体器件制造方法包括 ： 步骤 S201 , 提供半导体衬底 301 , 其上依次形成有高 k介质层 305 和图形化的栅极堆叠 303。 图 5示出在形成图形化的栅极堆叠 303之前的 半导体器件的剖面结构。 该结构包括半导体衬底 301 以及其上依次形成 的高 k介质层 305、 金属层 304和电极层 302。 半导体衬底 301通常为硅 衬底。 高 k介质层 305可以为 Hf02、 HfSiO、 HfSiON, HfTaO, HfTiO, HfZrO, A1203、 La203、 Zr02、 LaAlO或其组合。 应当注意， 上述以及 本申请中其它部分所提及的高 k介质材料只是特定的示例， 其也可使用 其它的高 k介质材料， 本发明并非限于使用在此所提到的高 k电介质。 在本实施例的一个变形中， 高 k介质层 305的厚度范围在 0.7nm至 3nm 之间。 金属层 304用于功函数控制， 其构成材料例如可以是 TiN、 TiAlN、 TaN、 TaAlN、 TaC或其组合， 其厚度例如为 6-20nm。 电极层 302的材料 例如为硅、 金属或金属硅化物等。

图 6示出对电极层 302和金属层 304进行刻蚀形成图形化的栅极堆叠 303之后的半导体器件的剖面结构。 如图所示， 依次刻蚀电极层 302和金 属层 304至高 k介质层 305停止， 所述电极层 302和金属层 304的剩余 部分形成图形化的栅极堆叠 303。

接着， 执行步骤 S202 , 将所述半导体衬底上暴露的高 k介质层氮化。 如图 7所示，将所述半导体衬底 301上未被所述栅极堆叠 303覆盖的高 k 介质层 305氮化， 形成氮化的高 k介质层 306。 所述氮化的过程可以采用 本领域技术人员公知的现有技术， 比如采用含氮等离子体对高 k介质层 305的暴露表面进行氮化。 由于氮化的高 k介质层 306围绕在栅极堆叠 303覆盖的未氮化的高 k介质层 305周围形成阻挡层，能够有效地避免在 后续的工艺步骤中产生有害的氧水平扩散。

在本实施例中，氮化的高 k介质层 306中的氮元素含量为氮原子百分 比大于 10% , 即， 在氮化后的高 k介质层 306中氮原子的数目占总原子 数的 10%以上。 一般来说， 高 k介质层的氮化程度越高对氧水平扩散的 阻挡能力越强。 由于暴露的高 k介质层不处于沟道区中， 因此对该暴露 的高 k介质层进行强氮化处理不会降低沟道区域内� �载流子迁移率。

在本实施例的氮化过程中，所述氮化的高 k介质层 306在靠近栅极堆 叠 303的周围部分 308可能会延伸至所述栅极堆叠 303的下方， 但是由 于是对高 k介质层 305的暴露表面进行氮化， 而被栅极堆叠 303覆盖的 高 k介质层 305的周围部分 308的侧面并没有暴露而被直接氮化， 因此 该周围 308处被氮化部分向栅极区水平延伸的深度一般 不超过 3nm, 不 会导致晶体管沟道区域内的载流子迁移率的降 低， 对半导体器件的整体 工作性能不会产生明显的影响。 而且被氮化部分向栅极区的局部延伸也 可以有效地避免氧从栅极堆叠 303和高 k介质层 305之间的交界处向内 部的非氮化的高 k介质层 305扩散。

接着， 执行步骤 S203 , 在所述栅极周围形成侧墙。 如图 8所示， 在所 述栅极堆叠 303周围形成侧墙 307 , 以便进行后续的半导体制造工艺。 侧 墙 307的材料可以为 Si0 ₂ 、 Si ₃ N ₄ 、 SiON或其组合， 优选为氮化硅材料， 其厚度例如在 7-40nm的范围内。

至此，所述侧墙 307与所述氮化的高 k介质层 306的结合区域即成为 抑制氧沿着水平方向扩散进入栅极堆叠 303下方的作为栅介质层的高 k 介质层的关键区域。

图 4为本发明的第二实施例的制造抑制氧水平扩� �的半导体器件的 方法流程示意图。 图 9至图 10为本发明的第二实施例的制造抑制氧水平 扩散的半导体器件的剖面结构示意图。 下面结合图 4、 9和 10描述本发 明的第二实施例。 如图 4、9和 10所示，本发明第二实施例的半导体器件制造� ��法包括： 与第一实施例相同， 首先执行步骤 S301 , 提供半导体衬底 301 , 其上 依次形成有高 k介质层 305和图形化的栅极堆叠 303。 该步骤 S301完成 后所获得的结构如图 6中所示。 具体实现方式参见上述第一实施例的步 骤 S201 , 相同的部分不再重述。

接着， 执行步骤 S302 , 在所述栅极堆叠 303周围形成侧墙 307。 侧墙 307的材料可以为 Si0 ₂ 、 Si ₃ N ₄ 、 SiON或其组合， 其厚度例如在 10-100nm 的范围内， 如图 9所示。

然后， 执行步骤 S303 , 将所述半导体衬底上未被所述栅极堆叠 303 和侧墙 307覆盖的高 k介质层氮化， 如图 10所示。 所述氮化的过程可以 采用本领域技术人员公知的现有技术， 比如采用含氮等离子体对高 k介 质层 305的暴露表面进行氮化。

在本实施例中，氮化的高 k介质层 306中的氮元素含量的氮原子百分 比大于 10% , 即， 在氮化后的高 k介质层 306中氮原子的数目占总原子 数的 10%以上。

如图 10所示，在本实施例的氮化过程中，所述氮化� ��高 k介质层 306 在靠近侧墙 307的周围部分 308可能会延伸至所述侧墙 307的下方， 但 是由于是对高 k介质层 305的暴露表面进行氮化， 而被侧墙 307覆盖的 高 k介质层 305的周围部分 308的侧面并没有暴露而被直接氮化， 因此 该周围 308处被氮化部分向侧墙 307下方水平延伸的深度一般不超过 3nm, 不会到达栅极堆叠 303的下方的高 k栅介质层， 因此不会导致晶体 管沟道区域内的载流子迁移率的降低。 而且被氮化部分向侧墙 307下方 的延伸也可以有效地避免氧从侧墙 307和高 k介质层 305之间的交界处 向内部的非氮化的高 k介质层 305扩散。 不会造成高 k介质层 305的再 生长。

至此，所述侧墙 307与所述氮化的高 k介质层 306的结合区域即成为 关键区域。

本发明第二实施例与第一实施例的区别主要在 于形成侧墙 307的步 骤与氮化步骤的先后次序互换， 这两个实施例都可以实现本发明的目的， 防止氧水平扩散到栅极堆叠 303下方的高 k介质层 305。 质层氮化， 使得氮进入上述区域的高 k介质层并在其表面形成氧扩散阻 挡层， 抑制了后续的制造工艺步骤中氧从水平方向扩 散进入栅极下方的 作为栅介质层的高 k介质层中， 使得所述作为栅介质层的高 k介质层不 受从外界扩散进入的氧的侵蚀， 避免了高 k栅介质层的再生长。 另外， 由于不直接对半导体器件的栅介质层进行氮化 ， 因此氮化区域不会深入 到高 k栅介质层中， 故而所述氮化过程不会导致晶体管沟道区域内 的载 流子迁移率的降低， 优化了半导体器件的工作性能。

在根据第一实施例或第二实施例完成侧墙 307形成步骤和氮化步骤 之后继续执行常规的半导体制造工艺， 例如进行离子注入以形成延伸区 和 /或晕圈 （halo ) 区； 在栅极周围形成第二侧墙（厚度例如为 7-40nm ) , 以防止在最终的半导体器件中，源极 /漏极和 /或源极 /漏极区域的硅化物与 沟道之间发生短路； 和 /或进行离子注入以形成源极 /漏极。

而且， 在本发明的半导体器件的制造方法中， 由于高 k介质层 305 和 /或 306没有被刻蚀掉， 因此， 在形成图形化的栅极堆叠 303时， 以及 在例如通过各向异性刻蚀来形成侧墙 307时， 高 k介质层可以用作刻蚀 阻挡层， 从而减少了掩膜数量， 并且简化了工艺。

本发明虽然以优选实施例公开如上， 但其并不是用来限定本发明， 任 何本领域技术人员在不脱离本发明的精神和范 围内， 都可以做出可能的 变动和修改， 因此本发明的保护范围应当以本发明权利要求 所界定的范 围为准。