(実施形態)
 図1(a)~(d)、図2(a)~(d)は、バルク基板上に形成 された本発明の実施形態に係るPチャネル型� �Finトランジスタの製造方法を示す断面図で� �り、図3は、本実施形態のFinトランジスタの� ��イアウトを示す図である。図1(a)~(d)、図2(a)~ (d)において左側に示す図は図3のa-a’線(チャ� ��ル幅方向)での断面図であり、右側に示す図 は図3のb-b’線(チャネル長方向)での断面図で ある。図2(d)および図3に示すように、本実施� ��態のFinトランジスタでは、N型シリコン基板 の上部に幅の薄いFin形状のトランジスタ活性 領域16が形成され、ゲート電極18はチャネル� �方向に延びている。ゲート電極18はゲート絶 縁膜を挟んでトランジスタ活性領域16の側面� ��よび上面上に形成されている。また、トラ� ��ジスタ活性領域16に接続されるコンタクト23 が複数設けられている。以下、本実施形態の Finトランジスタの製造方法を説明する。

 まず、図1(a)に示すように、N型シリコン� �板10上に、厚さ10nmのシリコン酸化膜11、厚さ 50nmの非晶質シリコン膜26、および50nmのシリ� �ン窒化膜12を順次堆積する。次に、フォトレ ジストをマスクとしてシリコン窒化膜12、非� ��質シリコン膜26、およびシリコン酸化膜11を パターニングし、さらにN型シリコン基板10を 100nm程度エッチングし、溝27、およびFin形状� �トランジスタ活性領域16を形成する。トラン ジスタ活性領域16の幅(a-a‘断面の長さ)は、� �10nmに設定する。なお、本工程において、非� ��質シリコン膜26に代えて多結晶シリコン膜� �形成してもよい。

 次に、図1(b)に示すように、基板上に厚さ 50nmのシリコン窒化膜を堆積してからエッチ� �ックを行うことによって、トランジスタ活� �領域16、シリコン酸化膜11、非晶質シリコン� ��26、およびシリコン窒化膜12の側面上にシリ コン窒化膜側壁28を形成する。続いて、シリ� ��ン窒化膜12およびシリコン窒化膜側壁28をマ スクとしてN型シリコン基板10を100nm程度エッ� ��ングし、素子分離溝29を形成する。これに� �り、トランジスタ活性領域16の下に、チャネ ル幅方向、チャネル長方向のいずれにおいて もトランジスタ活性領域16よりも広い幅を有� ��、シリコンからなり、例えばFin形状をした� ��板領域40が形成される。

 次に、図1(c)に示すように、シリコン窒化 膜側壁28およびシリコン窒化膜12を、熱燐酸� �用いて除去する。次いで、溝27、および素子 分離溝29をシリコン酸化膜14などの絶縁膜で� �め、非晶質シリコン膜26をストッパーとする CMP法により基板上面の平坦化を行う。

 次に、図1(d)に示すように、非晶質シリコン 膜26をマスクとしてシリコン酸化膜14をN型シ� ��コン基板10の上面から約100nmの深さまでエッ チバックし、N型シリコン基板10のうち、シリ コン窒化膜側壁28の形成跡の底部を露出させ� ��。次に、砒素(As)イオンを注入エネルギー20k eV、ドーズ量1×10 ¹³ cm ^-2 の条件でN型シリコン基板10の主面に対してほ ぼ垂直に注入する。Asは、注入直後に図1(d)左 図の横方向に約6nm入り込むため、厚さ10nmの� �ランジスタ活性領域16の両側面から注入され たAsにより形成されるN型のパンチスルースト ッパー拡散層30は、トランジスタ活性領域の� ��部で接続される。

 次に、図2(a)に示すように、非晶質シリコ ン膜26およびシリコン酸化膜11を除去してか� �厚さ2nmの絶縁膜、および厚さ100nmのポリシリ コン膜を堆積した後、パターニングを行い、 絶縁膜からなるゲート絶縁膜17とポリシリコ� ��膜からなるゲート電極18とをシリコン酸化� �14の上面上、トランジスタ活性領域16の側面� ��よび上面上に形成する。

 次に、図2(b)に示すように、Bイオンを注� �し、トランジスタ活性領域16のうちゲート電 極18のチャネル長方向の両側方に位置する領� ��にLDD拡散層19を形成する。

 次に、図2(c)に示すように、基板(作製中� �Finトランジスタ)上にシリコン窒化膜を堆積� ��た後にエッチバックすることによって、LDD� ��散層19の側面上、ゲート電極18の凸部の側面 上に側壁20を形成する。続いて、Bイオンを注 入し、LDD拡散層19のうちゲート電極18および� �壁20の側方に位置する領域にソース・ドレイ ン拡散領域21を形成する。LDD拡散層19のうち� �ート電極18の側面に形成された側壁20の下に� ��置する部分は不純物濃度が低いままで残る� ��

 次に、図2(d)に示すように、基板上に層間 絶縁膜22を堆積した後、所望の位置にコンタ� ��ト23、および金属配線24を形成する。

 以上の方法によって作製された本実施形� ��のFinトランジスタは、図2(d)、図3に示すよ� �に、N型シリコン基板(半導体基板)10と、N型� �リコン基板10の上部に形成されたFin形状のト ランジスタ活性領域16と、トランジスタ活性� ��域16の一部の側面上および上面上にゲート� �縁膜17を挟んで形成され、N型シリコン基板10 上をチャネル幅方向に延びるゲート電極18と� ��ゲート電極18の側面上に形成された側壁20と 、トランジスタ活性領域16のうちゲート電極1 8側方の側壁20下に位置する領域に形成され、 p型不純物(ボロン)を含むLDD拡散層19と、トラ� ��ジスタ活性領域16のうちゲート電極18の両側 方に位置し、LDD拡散層19に接する領域に形成� ��れ、LDD拡散層19よりも高濃度のp型不純物を� ��むソース・ドレイン拡散領域(第1の不純物� �散領域)21と、N型シリコン基板10のうちトラ� �ジスタ活性領域16の直下に位置する領域に形 成され、チャネル幅方向、チャネル長方向の いずれにおいてもトランジスタ活性領域16よ� ��も広い幅を有するFin形状の基板領域40と、N� ��シリコン基板10に形成された溝に埋め込ま� �、基板領域40を囲むシリコン酸化膜14と、基� ��領域40の上部であってソース・ドレイン拡� �領域21を含むトランジスタ活性領域16の下に� ��成され、n型不純物(As)を含むパンチスルー� �トッパー拡散層(第2の不純物拡散領域)30とを 備えている。集積回路においては、Fin状のト ランジスタ活性領域16を有する複数のFinトラ� ��ジスタがチャネル幅方向に配置される。

 次に、本実施形態のFinトランジスタおよ� ��その製造方法の効果について説明する。    

 図4(a)、(b)は、本実施形態のPチャネル型Fin� �ランジスタのゲート電極下、およびソース� �ドレイン拡散領域下における深さ方向のネ� �ト不純物プロファイルをそれぞれ示す図で� �り、図8は、従来のPチャネル型Finトランジス タのゲート電極下、およびソース・ドレイン 拡散層領域下における深さ方向のネット不純 物プロファイルを示す図である。図4(a)、(b)� �は、トランジスタ活性領域16の上面を深さ0nm としている。ゲート電極下についての図4(a)� �は、深さ100nmの位置にパンチスルーストッパ ー拡散層30が局在し、ソース・ドレイン拡散� ��領域下についての図4(b)では、そのパンチス ルーストッパー拡散層30が、100nmの深さに位� �するソース・ドレイン拡散領域21の底部に接 して形成されることが示されている。また、 N型シリコン基板10の不純物濃度は1×10 ¹⁶ cm ^-3 程度としている。

 従来の技術では、パンチスルーストッパー� ��散層を形成するために、例えばリン(P)を80ke Vという比較的高いエネルギーでドーズ量を� �えば5×10 ¹³ cm ^-2 とする条件で注入する必要がある。そのため 、注入直後の不純物プロファイルは拡がる。 さらに、Pは大きな熱拡散係数を持つため、� �ース・ドレイン拡散領域の活性化等を行う� �の熱処理によってパンチスルーストッパー� �散層はさらに拡がる。その結果、図8に示す� ��うに、チャネル部のN型不純物濃度は1×10 ¹⁷ cm ^-3 ~1×10 ¹⁸ cm ^-3 まで高くなる。なお、厚い膜越しにイオン注 入を行うため、Pに代えて原子径のより大き� �Asを注入しようとすると、非常に大きな注入 エネルギーが必要となる。そのため、注入プ ロファイルが大きく拡がり、基板に大きなダ メージを残すこととなってしまう。

 これに対し、本実施形態の技術においては� ��図1(d)の工程で示すように、トランジスタ活 性領域16の直下部分(後にソース・ドレイン拡 散領域21の底部に接する部分)に直接n型不純� �を注入することができる。そのため、p型不� ��物を例えば20keVという低いエネルギーでド� �ズ量を1×10 ¹³ cm ^-2 程度とする条件で注入することができ、注入 直後のプロファイル幅を狭くすることができ る。すなわち、パンチスルーストッパー拡散 層30をソース・ドレイン拡散領域21を含むト� �ンジスタ活性領域16の直下部分のみに局在化 させることができる。さらに、所望の領域に 直接不純物を注入できるため、n型不純物と� �て熱拡散係数がPよりも小さいAsを用いるこ� �ができるので、熱処理による不純物プロフ� �イルの拡がりを抑制することができる。

 この結果、図4(a)に示すように、チャネル部 のN型不純物濃度を、1×10 ¹⁶ cm ^-3 程度に抑えることができる。ここで、チャネ ル部はトランジスタ活性領域16の上面から深� ��75nm以内の範囲に形成される。このため、ト ランジスタのしきい値電圧を低く抑え、不純 物によるキャリア散乱による移動度低下を抑 制することができ、高駆動能力のバルクFinト ランジスタを形成することができる。

 また、本実施形態のFinトランジスタはバ� ��ク基板上に形成されており、駆動により発� ��した熱をバルク基板方向に容易に逃がすこ� ��ができるので、放熱性はSOI基板上にFinトラ� ��ジスタを設けた場合よりも向上している。

 なお、本実施形態のFinトランジスタにお� ��て、トランジスタ活性領域16のチャネル幅� �向の長さは特に限定されないが、トランジ� �タ活性領域16の両側方から注入されたAsイオ� ��によって形成されるパンチスルーストッパ� ��拡散層30がトランジスタ活性領域16の下方で 互いに接続されるような長さであることが好 ましい。トランジスタ活性領域16のチャネル� ��方向の長さは、Asを注入する場合、具体的� �は10nm程度であると特に好ましい。また、パ� ��チスルーストッパー拡散層30を形成するた� �のイオン注入のエネルギーはトランジスタ� �性領域16の幅に応じて変化させればよい。

 また、以上の説明ではFinトランジスタがP チャネル型である場合について説明したが、 Inを用いて、これと同様の構成をNチャネル型 トランジスタに適用しても、P型のパンチス� �ーストッパ拡散層の拡がりを抑制すること� �でき、トランジスタの駆動能力を改善する� �とができる。

 なお、図1(b)に示す工程において、シリコ ン窒化膜側壁28に代えて多結晶シリコン膜、� ��晶質シリコン膜などからなる側壁を形成し� ��もよい。基板とのエッチング選択性を有す� ��材料であれば好ましく用いられる。