川島孝啓 (())
パナソニック株式会社 (51 大阪府門真市大字門真1006番地 Osaka, 5718501, JP)
KAWASHIMA, Takahiro (())
| 第一の領域および第二の領域を有する半導体ナノワイヤの製造方法であって、 基板上に触媒粒子を配置する工程(A)と、 VLS成長機構により、前記第一の領域を前記触媒粒子から成長させる工程(B)と、 前記第一の領域の側壁に保護膜を形成する工程(C)と、 VLS成長機構により、前記第二の領域を前記第一の領域上に成長させる工程(D)とを含む半導体ナノワイヤの製造方法。 |
| 前記第一の領域の導電型はN型およびP型のうちのいずれか一方であり、前記第二の領域の導電型はN型またはP型のうちの他方である、請求項1に記載の半導体ナノワイヤの製造方法。 |
| 前記第一の領域と前記第二の領域とは同じ導電型であり、前記第二の領域の導電率が前記第一の領域の導電率よりも低い、請求項1に記載の半導体ナノワイヤの製造方法。 |
| 前記触媒粒子は、金属又は金属と半導体の合金材料から構成されている、請求項1に記載の半導体ナノワイヤの製造方法。 |
| 前記第二の領域は、不純物元素がドープされた半導体材料から形成される、請求項1に記載の半導体ナノワイヤの製造方法。 |
| 前記第二の領域の成長温度において、前記触媒粒子に対する前記不純物元素の固溶度が1×10 19 atoms/cm 3 以下である、請求項5に記載の半導体ナノワイヤの製造方法。 |
| 前記第一の領域および前記第二の領域は、Si、Ge、Cから選ばれる少なくとも一つを含む半導体材料から形成される、請求項6に記載の半導体ナノワイヤの製造方法。 |
| 前記不純物元素は、B、P、As、Sbから選ばれる少なくとも1つである、請求項5に記載の半導体ナノワイヤの製造方法。 |
| 前記工程(D)において、前記第二の領域の構成元素は前記保護膜中を拡散して前記第一の領域に至らない、請求項1に記載の半導体ナノワイヤの製造方法。 |
| 前記保護膜は、シリコン酸化膜、シリコン酸窒化膜又はシリコン窒化膜から選ばれる少なくとも一つを含む、請求項9に記載の半導体ナノワイヤの製造方法。 |
| 前記第一の材料のバンドギャップと第二の材料のバンドギャップとは異なる、請求項1に記載の半導体ナノワイヤの製造方法。 |
| 前記第二の材料は2種類以上の元素から構成されており、前記第二の領域の成長温度において、前記触媒粒子に対する、前記第二の材料を構成する少なくとも1種類の元素の固溶度が1×10 19 atoms/cm 3 以下である、請求項11に記載の半導体ナノワイヤの製造方法。 |
| 前記保護膜は、前記第一の領域を熱酸化することにより形成される、請求項1に記載の半導体ナノワイヤの製造方法。 |
| 濃度1×10 19
atms/cm 3
以上の不純物を含む第一の領域と、 前記第一の領域の長手方向に連続して設けられ、濃度1×10 18 atms/cm 3 以下の不純物を含むか、または不純物を含まない第二の領域と 前記第二の領域の長手方向に連続して設けられ、濃度1×10 19 atms/cm 3 以上の不純物を含む第三の領域とを備える、半導体ナノワイヤ。 |
| 請求項14の半導体ナノワイヤを備える半導体装置であって、 前記半導体ナノワイヤにおける前記第一の領域に接続されるソース電極と、 前記半導体ナノワイヤにおける前記第三の領域に接続されるドレイン電極と、 前記半導体ナノワイヤにおける前記第二の領域と対向する位置に設けられたゲート電極と、 前記第二の領域と前記ゲート電極との間に設けられたゲート絶縁膜とを備える、半導体装置。 |
| 不純物を含む第一の領域と、 前記第一の領域よりも不純物濃度が低く、前記第一の領域の長手方向に連続して設けられた第二の領域と、 前記第二の領域よりも高い不純物濃度を有し、前記第二の領域の長手方向に連続して設けられた第三の領域と、 前記第一の領域の側壁に形成され、多結晶を含む第一のサイドウォールと、 前記第三の領域の側壁に形成され、多結晶を含む第二のサイドウォールとを備え、 前記第二の領域の側壁にはサイドウォールが形成されていない、半導体ナノワイヤ。 |
| 前記第一のサイドウォールおよび前記第二のサイドウォールはそれぞれ、前記第二の領域に近づくほど厚くなるか、または薄くなる、請求項16に記載の半導体ナノワイヤ。 |
| 請求項16の半導体ナノワイヤを備える半導体装置であって、 前記半導体ナノワイヤにおける前記第一の領域に接続されるソース電極と、 前記半導体ナノワイヤにおける前記第三の領域に接続されるドレイン電極と、 前記半導体ナノワイヤにおける前記第二の領域と対向する位置に設けられたゲート電極と、 前記第二の領域と前記ゲート電極との間に設けられたゲート絶縁膜とを備える、半導体装置。 |
本発明は、ナノワイヤおよびその製造方 に関する。
大規模集積回路(LSI)におけるトランジス や、フラットパネルディスプレイにおける 膜トランジスタ(TFT)を微細化するための研究 開発が活発に進められている。シリコン半導 体プロセスでは、フォトリソグラフィ工程で 用いられる露光用光源の波長を短くすること により、0.1μm以下の微細加工が実現されてい る。しかしながら、従来のリソグラフィー技 術では微細化に限界があり、また微細化の進 展に伴い、露光装置やマスク部材のコストが 急増している。
近年、カーボンナノチューブ(非特許文献 1)や、半導体的性質を示す材料から形成され ナノワイヤ(特許文献1)が注目されている。 ーボンナノチューブやナノワイヤは、1~100nm 程度の直径を有する微細構造体で、自己組織 的に形成することができる。このため、高度 なフォトリソグラフィ技術やエッチング技術 を用いなくても、ナノメーターサイズの高性 能な電子デバイスを実現する可能性を有して いる。このような微細構造体は、複雑なプロ セス技術を用いることなく、高性能デバイス を低コストで生産することを可能にする技術 として期待されている。
以下、図18(a)から(c)を参照しながら、従 のナノワイヤの成長方法を説明する。図18(a) から(c)に示す方法では、成長軸方向に、第一 の材料からなるナノワイヤ1004と、第二の材 からなるナノワイヤ1005とを成長させている 第一の材料と第二の材料とは、互いに異な 材料であってもよいし、互いに異なる濃度 不純物を含む同じ材料であってもよい。ナ ワイヤは、公知の方法である気相-液相-固 成長機構(VLS成長機構)によって成長すること ができる。
従来の成長方法では、まず図18(a)に示す うに、触媒粒子1001を任意の基板1002上に配置 する。触媒粒子1001は、例えば、金属コロイ 溶液をスピンコート法によって塗布する方 や、金属薄膜をスパッタ法や蒸着法で堆積 せ粒子化する方法によって基板1002上に配置 ることができる。
次に、この触媒粒子1001を配置した基板100 2をCVD装置などの成長チャンバに導入する。 18(b)に示すように、ナノワイヤを構成する元 素を含む原料ガス1003をチャンバ内に導入し 所定の温度、圧力に保つ。このような状況 おいて、原料ガス1003は、触媒粒子1001の近傍 においてのみ選択的に分解する。触媒粒子100 1は、この分解した原料ガスと反応すること 、触媒粒子とナノワイヤを構成する元素と 合金を形成する。原料ガス1003が分解するこ により生成したナノワイヤを構成する元素 、触媒粒子とナノワイヤを構成する元素と 合金に溶解していくことで、過飽和状態と る。この過飽和状態となった合金からナノ イヤを構成する元素が析出し、析出した元 が凝集することで第一の材料からなる第一 ナノワイヤ1004が成長する。この状態を所定 の時間まで保つことで、所望の長さのナノワ イヤを成長させることができる。
次に、図18(c)に示すように、成長チャン に導入するガスを切り替えることで、第二 材料からなる第二のナノワイヤ1005を成長す ことができる。
このように、ナノワイヤの成長技術では 通常の薄膜のエピタキシャル成長技術のよ に、in-situドープやヘテロ成長などをナノメ ートルレベルで制御できる可能性がある。ま た、ナノワイヤは、擬一次元構造を有するた め、従来の薄膜技術で課題であった格子定数 不整合によるストレスを緩和できる可能性が あり、材料選択の制約を解消できると期待さ れている。
このように自己組織的に微細構造体や材料
ンジニアリングを実現できるナノワイヤは
将来を期待されている。
これまで、上述した製造方法によって、 料や導電性の異なる領域を成長軸方向に成 させることが可能であると考えられてきた しかしながら、最近のTuticらの報告(非特許 献2)や我々の検討から、上述した製造方法 困難である可能性が分かってきた。ここで Siナノワイヤ(undoped)を成長させ、続いてボロ ン(B)ドープされたSiナノワイヤ(以下、B-SiNWと 呼ぶ。)を成長させる例を用いて、上述した 造方法をより具体的に説明する。
まず、図18(a)、(b)を参照して説明したよう 、不純物を含まないSiナノワイヤ1004を成長 せる。次に、図18(c)を参照して説明したよう に、B-SiNW1005を成長する。このとき、原料ガ を切り替えても、図18(c)に示したようなドー ピングされている部分とドーピングされてい ない部分とからなるナノワイヤとはならない 。即ち、不純物を含まないSiナノワイヤ1004も 、その後のB-SiNW1005の成長工程においてドー ングされてしまう。これは、B-SiNW1005を形成 るために供給されたドーパントが、上述し VLS成長機構によって成長しているだけでは く、Siナノワイヤ1004の側壁からも成長して るためと考えられる。ここで、触媒粒子1001 として用いられるAuへのBの固溶度を考えると 、ナノワイヤの成長温度領域(例えば、300℃~6 00℃)では非常に小さいため、Au液滴中にBの固 溶がおこりにくいと考えられる。従って、高 いB濃度(>1×10 18 atoms/cm 3 )を有するSiナノワイヤは、VLS成長機構によっ て成長させにくいと考えられる。
また、多元系ナノワイヤにおいても、こ ナノワイヤを構成する元素が触媒粒子に固 しにくい場合、ナノワイヤの側壁から成長 おこると考えられる。
このように、2種類以上の材料を含有する ナノワイヤにおいて、使用する触媒粒子への 構成元素の固溶度が十分に大きくない場合( 料設計値と同レベル以下の場合)、上述した 題が生じ、ナノワイヤの構造制御が困難と るという課題がある。
また、従来のナノワイヤを任意の基板等 配置し、イオン注入などの方法によって構 制御を行うという方法がなされている。こ ような方法では、精度はリソグラフィー技 に依存する。また、イオン衝撃やイオン注 によるダメージを再生させるために熱処理 程が必要となり、熱に弱い基板を用いるこ ができないなどの制約が生じるという課題 ある。
本発明はこのような課題を解決するため なされたものであり、その目的は、実行が 易な工程によって、材料や導電性の異なる 域が成長軸方向に配置されるナノワイヤと の製造方法を提供することにある。
本発明の半導体ナノワイヤの製造方法は 第一の領域および第二の領域を有する半導 ナノワイヤの製造方法であって、基板上に 媒粒子を配置する工程(A)と、VLS成長機構に り、前記第一の領域を前記触媒粒子から成 させる工程(B)と、前記第一の領域の側壁に 護膜を形成する工程(C)と、VLS成長機構によ 、前記第二の領域を前記第一の領域上に成 させる工程(D)と、を含む。
ある実施形態において、前記第一の領域 導電型はN型およびP型のうちのいずれか一 であり、前記第二の領域の導電型はN型また P型のうちの他方である。
ある実施形態において、前記第一の領域 前記第二の領域とは同じ導電型であり、前 第二の領域の導電率が前記第一の領域の導 率よりも低い。
ある実施形態において、前記触媒粒子は 金属又は金属と半導体の合金材料から構成 れている。
ある実施形態において、前記第二の領域 、不純物元素がドープされた半導体材料か 形成される。
ある実施形態では、前記第二の領域の成長 度において、前記触媒粒子に対する前記不 物元素の固溶度が1×10 19 atoms/cm 3 以下である。
ある実施形態において、前記第一の領域 よび前記第二の領域は、Si、Ge、Cから選ば る少なくとも一つを含む半導体材料から形 される。
ある実施形態において、前記不純物元素 、B、P、As、Sbから選ばれる少なくとも1つで ある。
ある実施形態では、前記工程(D)において 前記第二の領域の構成元素は前記保護膜中 拡散して前記第一の領域に至らない。
ある実施形態において、前記保護膜は、 リコン酸化膜、シリコン酸窒化膜又はシリ ン窒化膜から選ばれる少なくとも一つを含 。
ある実施形態において、前記第一の材料 バンドギャップと第二の材料のバンドギャ プとは異なる。
ある実施形態において、前記第二の材料は2 種類以上の元素から構成されており、前記第 二の領域の成長温度において、前記触媒粒子 に対する、前記第二の材料を構成する少なく とも1種類の元素の固溶度が1×10 19 atoms/cm 3 以下である。
ある実施形態において、前記保護膜は、 記第1の領域を熱酸化することにより形成さ れる。
本発明の第1の半導体ナノワイヤは、濃度1× 10 19 atms/cm 3 以上の不純物を含む第一の領域と、前記第一 の領域の長手方向に連続して設けられ、濃度 1×10 18 atms/cm 3 以下の不純物を含むか、または不純物を含ま ない第二の領域と、前記第二の領域の長手方 向に連続して設けられ、濃度1×10 19 atms/cm 3 以上の不純物を含む第三の領域とを備える。
本発明の第1の半導体装置は、本発明の第 1の半導体ナノワイヤを備え、前記半導体ナ ワイヤにおける前記第一の領域に接続され ソース電極と、前記半導体ナノワイヤにお る前記第三の領域に接続されるドレイン電 と、前記半導体ナノワイヤにおける前記第 の領域と対向する位置に設けられたゲート 極と、前記第二の領域と前記ゲート電極と 間に設けられたゲート絶縁膜とを備える。
本発明の第2の半導体ナノワイヤは、不純 物を含む第一の領域と、前記第一の領域より も不純物濃度が低く、前記第一の領域の長手 方向に連続して設けられた第二の領域と、前 記第二の領域よりも高い不純物濃度を有し、 前記第二の領域の長手方向に連続して設けら れた第三の領域と、前記第一の領域の側壁に 形成され、多結晶を含む第一のサイドウォー ルと、前記第三の領域の側壁に形成され、多 結晶を含む第二のサイドウォールとを備え、 前記第二の領域の側壁にはサイドウォールが 形成されていない。
ある実施形態において、前記第一のサイ ウォールおよび前記第二のサイドウォール それぞれ、前記第二の領域に近づくほど厚 なるか、または薄くなる。
本発明の第2の半導体装置は、本発明の第 2の半導体ナノワイヤを備え、前記半導体ナ ワイヤにおける前記第一の領域に接続され ソース電極と、前記半導体ナノワイヤにお る前記第三の領域に接続されるドレイン電 と、前記半導体ナノワイヤにおける前記第 の領域と対向する位置に設けられたゲート 極と、前記第二の領域と前記ゲート電極と 間に設けられたゲート絶縁膜とを備える。
本発明の製造方法によれば、実行が容易 工程を追加することにより、成長軸方向に してナノメートルレベルでナノワイヤの形 を制御することが可能となる。
また、本発明の製造方法によって製造さ たナノワイヤを用いれば、構造制御に起因 る処理(例えばイオン注入など)や付随する 処理(例えば熱処理など)の必要がなくなるた め、基板の材料や大きさへの制約を解消する ことができる。
また、ナノワイヤへの構造制御が可能と るため、トランジスタ、メモリ、LEDやレー ーなどの機能性電子デバイスおよびこれら 用いた電子機器への応用が期待できる。
101 触媒粒子
102 基板
103 第一の材料の原料ガス
104 第一の材料のナノワイヤ
105 保護膜
106 第二の材料のナノワイヤ
107 第二の材料の原料ガス
170 Siナノワイヤ
171 Au粒子
172 BドープSiナノワイヤ
173 サイドウォール
174 ノンドープSiナノワイヤ
180 Siナノワイヤ
181 Au粒子
182 ノンドープSiナノワイヤ
183 サイドウォール
184 BドープSiナノワイヤ
201 Au粒子
202 シリコン基板
203 Si原料ガス、B原料ガス
204 BドープSiナノワイヤ
205 Si原料ガス
206 Siナノワイヤ
207 Siナノワイヤ
208 シリコン酸化膜
209 Siナノワイヤ
210 Siナノワイヤ
301 Au粒子
302 基板
303 GaAsの原料ガス
304 GaAsのナノワイヤ
305 保護膜
306 GaAsPのナノワイヤ
307 GaAsPの原料ガス
400 ナノワイヤトランジスタ
401 基板
402 ゲート電極
403 ゲート絶縁膜
404 ソース電極
405 ドレイン電極
406 p-i-p型Siナノワイヤ
407 p型にドープされた領域
408 ドープされていない領域
410 フレキシブル基板
411 Xドライバ
412 Yドライバ
413 X走査電極
414 Y走査電極
415 画素
416 スイッチ用トランジスタ
417 ドライバ用トランジスタ
500 GaAs/GaAsPヘテロナノワイヤ
501 GaAs層
502 GaAsP層
503 ナノワイヤ発光素子
504 基板
505 第一の電極
506 第二の電極
1001 触媒粒子
1002 基板
1003 原料ガス
1004 第一の材料のナノワイヤ
1005 第二の材料のナノワイヤ
以下、本発明によるヘテロ構造を有する 導体ナノワイヤ(以下、ヘテロナノワイヤと 呼ぶ。)の製造方法の実施形態を説明する。 実施形態の半導体ナノワイヤは、第一の材 のナノワイヤと第二の材料のナノワイヤと 、ナノワイヤの成長方向(長手方向)に配置さ れた構造を有する。また、「第一の材料」と 「第二の材料」は、必ず、互いに異なる組成 を有する(互いにバンドギャップの異なる)半 体材料から形成されている必要はない。「 一の材料」と「第二の材料」は、同一組成 半導体材料に異なる濃度の不純物がドープ れたものであってもよいし、同一組成の半 体材料に導電型が異なる不純物がドープさ たものであってもよい。すなわち、本実施 態の「ヘテロナノワイヤ」は、互いに組成 異なるナノワイヤから構成されていてもよ し、同一組成の半導体材料に異なる濃度ま は異なる導電型の不純物がドープされたナ ワイヤから構成されていてもよい。
図1(a)から(d)は、本実施形態のヘテロナノ ワイヤの製造方法を示す図である。ナノワイ ヤは公知の方法であるVLS成長機構によって成 長することができる。
まず、図1(a)に示すように、触媒粒子101を 任意の基板102上に配置させる。配置させる方 法としては、例えば、金属コロイド溶液をス ピンコート法によって塗布する方法や金属薄 膜をスパッタ法や蒸着法で堆積させ粒子化す る方法を用いればよい。また、触媒粒子101は 、例えば、金、銀、銅、ニッケル、コバルト 、鉄、チタンなどの金属原子、後述するナノ ワイヤを構成する材料との合金、および上述 した金属種や半導体層を構成する材料との複 合材料により構成されている。また、触媒粒 子101の粒径は、1nmから500nm程度である。本願 図面には円形の金属粒子を示しているが、 属粒子の形状は円形に限定されず、四角形 六角形などの多角形を含有する様々な断面 状であってもよい。
次に、この触媒粒子101を配置した基板102 CVD装置などのチャンバに導入する。図1(b)に 示すように、ナノワイヤを構成する元素を含 む原料ガス103をチャンバ内に導入し、所定の 圧力に保つ。この基板102は、ランプやヒータ ーなどで加熱されることにより任意の温度に 保たれる。このような状況において、第一の 材料の原料ガス103は、触媒粒子101の近傍にお いてのみ選択的に分解する。触媒粒子101が、 この分解した原料ガスと反応することにより 、触媒金属とナノワイヤを構成する元素との 合金が形成される。
ナノワイヤを構成する元素は、合金に溶 していくことで、過飽和状態となる。これ より、ナノワイヤを構成する元素が合金か 析出し、析出した元素が凝集することで第 の材料のナノワイヤ104が成長する。
次に図1(c)に示すように、第一の材料のナ ノワイヤ104の側壁に保護膜105を形成する。保 護膜105を形成する方法としては、例えば、チ ャンバ中にガスを導入し堆積する方法、スパ ッタ法や蒸着法を用いることができる。また 、保護膜105は、第一の材料のナノワイヤ104お よび第二の材料のナノワイヤ106(図1(d)に示す )に対して、任意のエッチャントで少なくと も3倍以上エッチングレートが速い材料によ て構成されている。具体的には、第一の材 のナノワイヤ104を構成する元素がSiの場合、 保護膜105としてシリコン酸化膜やシリコン窒 化膜を用いるとよい。
次に図1(d)に示すように、ナノワイヤを構 成する元素を含む第二の材料の原料ガス107を チャンバ内に導入し、所定の圧力、温度に保 つことにより、第二の材料のナノワイヤ106が 成長する。その後、保護膜105を除去する。
なお、第一の材料のナノワイヤ104および 二の材料のナノワイヤ106は、例えば、Si、Ge 、SiGeなどのIV族半導体、GaAs、InP、InAsなどのI II―V族半導体、またはZnS、ZnSe、CdSなどのII― VI族半導体から形成すればよい。
また、第一の材料のナノワイヤ104および 二の材料のナノワイヤ106の長さは、例えば1 μm~100μm程度であり、これらのナノワイヤの 径は、例えば2nm~1μm程度である。
本発明のナノワイヤの製造方法では、第 の材料のナノワイヤの成長中に第一の材料 ナノワイヤの側壁が保護膜によって覆われ いるため、第一の材料ナノワイヤの側壁に 、堆積物が直接成長しない。また、上述し 保護膜は、第二の材料のナノワイヤ成長中 、保護膜上に堆積物が成長しないような材 や第二の材料のナノワイヤを構成する元素 成長中に保護膜を拡散して第一の材料のナ ワイヤ表面に到達しないような膜厚に設定 ればよい。詳細な成長条件については、後 する。
以下、本発明による具体的な実施形態を 明する。
(第1の実施形態)
以下、図2(a)から図3(c)を参照しながら、本
明による半導体ナノワイヤの製造方法の第1
実施形態を説明する。本実施形態では、p-i-
p構造にドーピングされたSiナノワイヤを形成
する。
まず、図2(a)に示すように、成長用基板と して機能するシリコン基板202上に、触媒粒子 として金(Au)粒子201を形成する。シリコン基 202は、ナノワイヤ成長時の熱処理温度に対 る耐熱性を有していればよく、シリコン基 202上に、例えば、シリコン酸化膜やシリコ 窒化膜などが堆積されていてもよい。また シリコン基板202の面方位や抵抗率は任意に 定してよい。
触媒粒子であるAu粒子201は、原料ガスの 解促進に優れ、ナノワイヤを構成する元素 共晶状態を形成し、ナノワイヤの成長を促 させるために用いられる。Au粒子201の直径は 、ナノワイヤの直径とほぼ等しい大きさにな るため、所望の直径のナノワイヤが得られる ように設定する必要がある。通常、Au粒子201 直径は1nmから1000nmであり、より好ましくは 5nmから100nmの範囲内である。
シリコン基板202上へAu粒子201を形成する 法としては、公知の方法を用いることがで る。例えば、シリコン基板202の表面に、ス ッタ法や蒸着法などの公知の薄膜形成装置 用いてAu薄膜を形成する。その後、このAu薄 を熱処理することによりAuを自己凝集させ 図2(a)に示すようなAu粒子201を形成すること できる。
本実施形態のAu粒子201を形成する方法と ては、例えば、EB蒸着法を用いて、0.5nmから1 0nm程度のAu薄膜を堆積し、500℃で30分から3時 程度の熱処理を行なうとよい。Au粒子201の 径は、Au薄膜の厚さと熱処理条件に依存する ため、所望の直径になるようにAu薄膜の厚さ 調整する。例えば、Au薄膜を約2nm堆積し、 空中、500℃で30分間の熱処理を行なうとよい 。
次に、Au粒子201が形成されたシリコン基 202をCVD装置などのチャンバ内に導入する。 して、図2(b)に示すように、Si元素およびB元 を含む原料ガス203をチャンバに導入し、所 の圧力、温度に保つ。これにより、シリコ 基板202上において、Au粒子201表面で分解さ た原料ガス203中のSi元素とAu粒子201が反応し Au-Siの合金が形成される。Si元素は、合金に 溶解していくことで、過飽和状態となる。こ れにより、Siが合金から析出して凝集し、Si ノワイヤ204が形成される。
図4に、Bをin-situドープさせながら成長させ Siナノワイヤ204を拡大して示す。Au粒子201内 でSiが過飽和状態になると、Siナノワイヤ204 成長する(VLS機構)。一方、Siナノワイヤ204の 長温度(例えば300℃以上600℃以下程度)にお て、BのAuに対する固溶度は非常に低く、BはA uに溶解しにくい。したがって、VLS機構によ て、1×10 19 atoms/cm 3 (Siナノワイヤ204が電極と良好なオーミックコ ンタクトを形成できる不純物濃度の最小値) 上のBをSiナノワイヤ204の内部に取り込むの 困難である。
一方、多量のBが存在すると、Siの多結晶 や結晶膜を成長させるための活性化エネル ーが低下する。したがって、BやSiがSiナノ イヤ204の側壁に供給されると、Bを含むSiの 結晶膜の成長が起こり、サイドウォール211 形成される。サイドウォール211の厚さは成 時間に比例して大きくなるため、Au粒子201か ら遠い位置ほどサイドウォール211の厚さは大 きくなる。その結果、サイドウォール211の断 面がテーパー状になる。
図5(a)に、Siナノワイヤの像の顕微鏡写真を す。また、図5(b)に、Siナノワイヤの下部(Au 子から遠いほうの部分)のラマンスペクトル を、図5(c)に、Siナノワイヤの上部(Au粒子に接 しているほうの部分)のラマンスペクトルを す。図5(b)および図5(c)の520cm -1 付近に観測されるピークは、隣接したSi-Siペ の振動によって引き起こされる光学フォノ に対応したピークである。図5(b)と図5(c)のSi -Siモードのピークを比較すると、図5(c)のピ クは、対称な形状(ローレンツ関数)であるが 、図5(b)のピークは、高波数側にテールを引 た非対称な形状であることが分かる。この うな形状変化は、フォノンラマン散乱と電 ラマン散乱が共鳴することで生じたと考え れる。この現象は、ファノ共鳴を呼ばれて る。B-SiNWにおいて、ファノ共鳴の観測は、 気的に活性なB原子(Siの格子位置にある)が存 在することを示している。従って、これらの 結果から、VLS成長による高濃度のB-SiNW成長で は、Siナノワイヤ下部にはBがドーピングされ ているが、上部には、ラマンスペクトルで観 測できるレベルのBがドーピングされていな ことが分かる。
図6(a)は、Siナノワイヤの上部の暗視野TEM( transmission electron microscope)写真であり、図6(b) は、Siナノワイヤ上部の高分解能TEM写真であ 。一方、図6(c)は、Siナノワイヤの下部の暗 野TEM写真であり、図6(d)は、Siナノワイヤの 部の高分解能TEM写真である。図6(a)、(c)から 、Siナノワイヤの上部の表面にはコントラス の差がないのに対して、Siナノワイヤの下 の表面にはコントラストの差があることが かる。暗視野TEM観察では、ある結晶方位に ントラストを合わせているため、コントラ トの差は、結晶方位の差に相当している。 た、図6(b)、(d)から、Siナノワイヤの上部は 結晶であるのに対し、Siナノワイヤの下部は 多結晶であることがわかる。この結果から、 Siナノワイヤの下部のほうが、多結晶膜であ サイドウォールが厚く形成されていること わかる。
Siナノワイヤ204を形成するための原料ガス しては、SiH 4 、Si 2 H 6 、Si 3 H 8 、SiH 2 Cl 2 、SiCl 4 などを用いることができる。本実施形態での 成長条件の一例としては、超高真空CVD装置を 用い、350℃から500℃の間で温度範囲を設定し 、Si 2 H 6 ガスをシリコンの原料ガスとして用い、B 2 H 6 をボロンの原料ガスとして用い、チャンバ内 圧力を10 -2 Torrから10Torrに調整する。
Siナノワイヤ204へのドーピング濃度は、B 2 H 6 のガス流量を調整することで制御できる。図 7は、Siナノワイヤ中のB濃度のB 2 H 6 ガス流量依存性を示している。図7に示す横 は、B 2 H 6 ガスとH 2 ガスとの混合ガスの流量を示しており、この 混合ガスには、B 2 H 6 が5%の割合で含まれる。縦軸のB濃度は、ある 量のSiナノワイヤの平均的なB濃度をSIMSによ て分析した結果を示している。B濃度は、従 のエピ成長の場合と同様に、B 2 H 6 のガス流量を調節することで、広範囲に制御 できる。
次に、図2(c)に示すように、ナノワイヤの 原料ガス205を切り替えることで、アンドープ のSiナノワイヤ206を成長させる。Siナノワイ 206を成長する条件としては、上述した条件 用いるとよい。これにより、Bがドープされ Siナノワイヤ204とアンドープのSiナノワイヤ 206とを含むp-i構造を有するSiナノワイヤ207が 成される。
次に、図3(a)に示すように、Siナノワイヤ2 07の側壁にシリコン酸化膜からなる保護膜208 形成する。保護膜208の形成条件の一例とし は、基板の温度を300℃以上1000℃以下の間に 設定し、酸素ガスまたは酸素および水素ガス を所定の時間導入すればよい。この際、アン モニアや一酸化窒素ガスのような窒素元素含 有ガスを導入し、シリコン窒化膜やシリコン 酸窒化膜を形成してもよい。また、CVD法によ りシリコン酸化膜やシリコン窒化膜などの保 護膜208を形成してもよい。
次に、図3(b)に示すように、上述した方法 によって、BドープSiナノワイヤ209を成長する 。この際、p-i構造を有するSiナノワイヤ207の 壁は保護膜208によって保護されているため 、Siナノワイヤ207の側壁には、B含有Si膜が 積されない。これにより、p-i構造を有するSi ナノワイヤ207へのBのオートドープを避ける とができる。保護膜208の材料としてシリコ 酸化膜を用いた場合、シリコン酸化膜上にB ドープされたSi膜が堆積される(不図示)。成 長温度領域では、Siおよびシリコン酸化膜中 のBの拡散長は非常に短いため、p-i構造のSi ノワイヤ207の側壁へBが到達しにくい。また 、Si中のBはシリコン酸化膜中に析出しやすい 性質があるため、Siナノワイヤ207の側壁へのB の拡散は起こりにくい。
これにより、BドープSiナノワイヤ204、209に 、1×10 19 atms/cm 3 以上の高濃度の不純物を導入できるのに対し 、ノンドープSiナノワイヤ207の不純物濃度を 1×10 18 atms/cm 3 以下に抑えることが可能となる。
なお、図示は省略するが、図3(c)に示すSi ノワイヤ210のうちBドープSiナノワイヤ204、2 09の側面には、Au粒子201から遠くなるにつれ 厚くなるサイドウォールがそれぞれ形成さ ている。一方、Siナノワイヤ210のうちノンド ープSiナノワイヤ207の側面にはサイドウォー は形成されていない。
次に、図3(c)に示すように、保護膜208や保 護膜208上の堆積物(不図示)を除去することで p-i-p構造を有するSiナノワイヤ210を形成する ことができる。保護膜208は、フッ酸溶液に浸 漬させることにより除去すればよい。
その後、Siナノワイヤ210に対して、1100℃ 上の温度の熱処理を行う。熱処理は、瞬間 な加熱を複数回繰り返すことにより行って よいし、10秒から5分程度の間温度を保つこ により行ってもよい。熱処理は、窒素など 不活性ガス雰囲気または酸素雰囲気下で行 てもよいし、空気中で行ってもよく、熱処 を行うときの雰囲気は特に限定されない。 た、レーザアニールを行ってもよいし、ラ プアニールを行ってもよい。なお、熱処理 温度は、ナノワイヤの融点の観点から1200℃ 以下で行うことが好ましい。
以下、この熱処理を行うことによる効果 ついて説明する。
図8(a)にSiナノワイヤを拡大して示す。図8 (a)に示すSiナノワイヤは、p-i-p構造を有するSi ナノワイヤ210のうちのp領域、すなわちSiナノ ワイヤ204またはSiナノワイヤ209である。一方 図8(b)に、熱処理を行う前のSiナノワイヤに けるB濃度の分布を示す。図8(b)に示すよう 、Au粒子201からの距離が遠くなるほどB濃度 高くなっている。
図8(c)に、Siナノワイヤに対する熱処理温 と、Siナノワイヤの不純物濃度との関係を す。グラフの縦軸は結合強度(1/q)であり、こ の値が大きいほどSiナノワイヤに含まれる不 物の濃度が高いことを表している。グラフ おいて、黒い四角のプロットはSiナノワイ の下端の測定値を示し、白い四角のプロッ はSiナノワイヤの上端の測定値を示す。図8(c )に示すように、900℃で熱処理を行った場合 は、Siナノワイヤの上端と下端とでは不純物 濃度が異なっている。熱処理温度が上昇する につれて不純物濃度の差が小さくなり、1100 で熱処理を行った場合には、上端と下端と 不純物濃度の差が、誤差と考えられる程度 で小さくなっている。この結果から、1100℃ 上の温度で熱処理を行った場合には、Siナ ワイヤ中における不純物の分布を均一にで ることがわかる。
次に、保護膜208によって保護せずに形成 たSiナノワイヤのラマンスペクトルを測定 た結果について説明する。図9(a)は、p-i構造 有するSiナノワイヤ170を示す図である。Siナ ノワイヤ170は、Au粒子171と、Au粒子171の下に 置するノンドープSiナノワイヤ174と、ノンド ープSiナノワイヤ174の下に配置するBドープSi ノワイヤ172と、BドープSiナノワイヤ172の側 に設けられたサイドウォール173とを備える BドープSiナノワイヤ172を形成した後にノン ープSiナノワイヤ174を形成しているため、 イドウォール173は、BドープSiナノワイヤ172 側面のみに形成されている。図9(b)は、Bドー プSiナノワイヤ172の上部のラマンスペクトル 示し、図9(c)は、BドープSiナノワイヤ172の下 部のラマンスペクトルを示すグラフである。 図9(b)の光学フォノンピークは対称であるが 図9(c)の光学フォノンピークは非対称である これは、SiNWの上部よりも下部のほうが、よ り高濃度にBドープされていることを示して る。つまり、図9で示したSiNWは、p-i構造を形 成していることを示している。
図10(a)は、i-p構造を有するSiナノワイヤ180 を示す図である。Siナノワイヤ180は、Au粒子18 1と、Au粒子181の下に配置するBドープSiナノワ イヤ184と、BドープSiナノワイヤ184の下に配置 するノンドープSiナノワイヤ182と、ノンドー Siナノワイヤ182およびBドープSiナノワイヤ18 4の側面に設けられたサイドウォール183とを える。ノンドープSiナノワイヤ182を形成した 後にBドープSiナノワイヤ184を形成しているた め、ノンドープSiナノワイヤ182の側面には、 ぼ均一な厚さのサイドウォール183が形成さ 、BドープSiナノワイヤ184の側面には、上に くほど厚さが小さいサイドウォール183が形 されている。図10(b)は、ノンドープSiナノワ イヤ182の上部のラマンスペクトルを示し、図 10(c)は、ノンドープSiナノワイヤ182の下部の マンスペクトルを示すグラフである。図10(b) 、(c)のピークは、共に非対称な形状であるこ とから、成長中にドーパントガスを供給して いないにも関わらず、ノンドープSiNW中にBが ープされていることが分かる。これらの結 から、Bの原料ガスが存在する雰囲気に晒さ れた時間に比例して、サイドウォールの厚さ が大きくなることがわかる。
なお、触媒粒子の材料としては、成長温 領域でのドーパント原子の固溶度が、ドー ングしようとしている濃度より1桁以上小さ な材料を選択するとよい。例えば、ドーパン トがBやPの場合、成長温度が1000℃以下であれ ば、いずれの金属に対しても固溶しにくいた め、いずれの金属を触媒として用いても本願 発明の効果を得ることが出来る。また、ドー パントが砒素の場合、銀、アルミニウム、金 、鉄、ガリウム、インジウム、ニッケル以外 の金属であれば、本願発明の効果を得ること が出来る。
なお、図3(b)に示す工程でBドープSiナノワ イヤ209を成長させる間に、ドーパントが保護 膜208内を通過してSiナノワイヤ207に到達しな ことが好ましい。この観点から、保護膜208 膜厚は、ドーパントが保護膜208内を拡散す 距離よりも大きく設計すればよい。例えば 保護膜208の厚みは、5nm以上であることが好 しい。また、保護膜208の材料としては、ド パントの拡散係数が小さな材料を選択する とが好ましい。例えば、保護膜208の材料と てはシリコン酸化膜が好ましい。また、保 膜208の材料としては、Siナノワイヤ207の材 に対して、任意のエッチャントで少なくと 3倍以上エッチングレートの速い材料を選択 ることが好ましい。この観点から、保護膜2 08の材料としては、Ge、ハフニウム酸化膜、Ga Asなどを用いればよい。
このように、本実施形態の製造方法によ ば、実行が容易な工程を追加することによ 、不純物濃度の高い領域と不純物濃度の低 領域とを作り分けることができる。従って 機能化したナノワイヤを提供することが可 となるため、従来のプロセスを用いたトラ ジスタ、メモリやLEDのような電子デバイス の応用が期待される。
(第2の実施形態)
以下、図11(a)から(d)を参照しながら、本発
による半導体ナノワイヤの製造方法の第2の
施形態を説明する。本実施形態では、GaAsと
GaAsPのヘテロ構造を有するナノワイヤ(以下、
GaAs/GaAsPナノワイヤと呼ぶ。)を形成する。ナ
ワイヤは公知の方法であるVLS成長機構によ
て成長させることができる。
まず、図11(a)に示すように、任意の基板30 2上にAu粒子301を配置させる。配置させる方法 としては、上述したような方法を用いるとよ い。
次に、このAu粒子301を配置した基板302をCVD 置などのチャンバに導入する。そして、図11 (b)に示すように、GaAsナノワイヤを構成する 素を含む原料ガス303をチャンバ内に導入し 所定の圧力に保つ。さらに、基板302をラン やヒーターなどで加熱して任意の温度に基 を保つことにより、GaAsナノワイヤ304を成長 せる。GaAs原料ガス303は、例えば、Gaの原料 スとしてトリエチルガリウム(TEG)を、Asの原 料ガスとしてアルシン(AsH 3 )を含む。
次に、図11(c)に示すように、GaAsナノワイ 304の側壁に保護膜305を形成する。保護膜305 形成する方法としては、例えば、チャンバ にガスを導入して堆積する方法、スパッタ や蒸着法を用いることができる。また、保 膜304としては、GaAsナノワイヤ304およびGaAsP ノワイヤ306(図11(d)に示す)に対して、任意の エッチャントで少なくとも3倍以上エッチン レートが速い材料を選択することが好まし 。具体的には、保護膜305として、シリコン 化膜やシリコン窒化膜などが用いられる。
次に図11(d)に示すように、GaAsPを構成する元 素を含むGaAsPの原料ガス307をチャンバ内に導 し、所定の圧力、温度に保つことにより、G aAsPナノワイヤ306を成長させる。GaAsP原料ガス 306は、例えば、Gaの原料ガスとしてTEGを、As 原料ガスとしてAsH 3 を、Pの原料ガスとしてフォスフィン(PH 3 )を含む。
また、GaAsナノワイヤ304およびGaAsPナノワ ヤ306の長さは、例えば、1μmから100μm程度で あり、このナノワイヤの直径は、例えば、2nm から1μm程度である。
なお、上述した保護膜305は、第1の実施形 態における保護膜208と同様に、GaAsPナノワイ 306の成長中に、保護膜305上に堆積物が成長 ないような材料やGaAsPナノワイヤ306を構成 る元素が成長中に拡散してGaAsナノワイヤ304 面に到達しないような膜厚に設定すればよ 。
本発明のナノワイヤの製造方法では、GaAs Pナノワイヤ306の成長中にはGaAsナノワイヤの 壁が保護膜によって覆われているため、Pを 含む雰囲気にGaAsナノワイヤ304の側壁がさら れることがない。そのため、成長後もGaAsナ ワイヤ304の組成や表面状態が保つことがで 、設計通りのナノワイヤ構造を得ることが きる。
(第3の実施形態)
以下、本発明による半導体装置の実施形態
説明する。本実施形態の半導体装置は、第1
の実施形態のSiナノワイヤ(以下、プロファイ
ルSiナノワイヤと呼ぶ。)を有するトランジス
タである。
図12は、本実施形態のプロファイルSiナノ ワイヤを有するトランジスタ(以下、ナノワ ヤトランジスタと呼ぶ。)を示す斜視図であ 。一方、図113(a)は、図12に示すナノワイヤ ランジスタの上面図、図13(b)は、図13(a)のC-C に沿った断面図である。
本実施形態のプロファイルSiナノワイヤ406 うちp型不純物がドープされた領域407には、B のようなIII族元素が1×10 18 atoms/cm 3 ~1×10 20 atoms/cm 3 程度ドープされている。また、プロファイル Siナノワイヤ406のうちドープされていない領 408に含まれるBのようなIII族元素は、1×10 18 atoms/cm 3 以下となっている。また、p型不純物がドー された領域407には、Siと任意の金属との合金 が形成されていてもよい。例えばニッケルシ リサイド、チタンシリサイドのような合金が 形成されていてもよい。
ナノワイヤトランジスタ400は、上述のプ ファイルSiナノワイヤ406にそれぞれ接触す ソース電極404・ドレイン電極405とこれらを 持する基板401を備えている。プロファイルSi ナノワイヤ406のうちp型にドープされた領域40 7がソース電極404およびドレイン領域405と接 することにより、プロファイルSiナノワイヤ 406とソース電極404およびドレイン電極405との 間に、良好な電気的コンタクトが形成されて いる。
さらに、基板401の主面上には、ゲート電 402と、このゲート電極402とプロファイルSi ノワイヤ406との間を電気的に絶縁するゲー 絶縁膜403とが形成されており、このゲート 縁膜403上にプロファイルSiナノワイヤ406が配 置されたボトムゲート型のトランジスタ構造 を有している。
このゲート電極402にバイアスを印加する 、ゲート絶縁膜403を介して、プロファイルS iナノワイヤ406のチャネル領域の導電性が制 される。
ここで、基板401としては、ポリイミドや 香族エステルのようなプラスティック基板 ガラス基板、サファイア基板などを用いる よい。また、ゲート電極402、ソース電極404 よびドレイン電極405の材料としては、チタ 、金、アルミニウム、ニッケルのような金 、導電性ポリマー、ポリシリコン、チタン リサイドのような半導体材料と金属との合 を用いてもよい。
なお、本実施形態はボトムゲート型のト ンジスタであるが、トップゲート型のトラ ジスタであってもよく、その場合にも同様 効果を得ることができる。
なお、本実施形態におけるプロファイルS iナノワイヤ406はp-i-p構造のナノワイヤである が、n型トランジスタを形成する場合には、n- i-n構造のナノワイヤを用いればよい。
本実施形態のナノワイヤトランジスタで 、ナノワイヤ406とソース・ドレイン電極404 405とのコンタクト部に不純物ドープされた が形成されているために、耐熱性の低い基 上でコンタクト抵抗を低減することができ 。従って、プロファイル構造の形成された ノワイヤを用いることで、デバイスに悪影 を与えることなく、電極と半導体層間での ンタクト特性の改善された高電流駆動力を すトランジスタを実現することができる。
次に、本実施形態のナノワイヤトランジ タの製造方法を説明する。
図14(a)から図14(c)は、第3の実施形態のナ ワイヤトランジスタの製造工程の一例を示 図である。
本実施形態の製造工程におけるナノワイヤ 製造工程は、基本的な部分は第1の実施形態 と同様である。p型にドープされた領域407お びドープされていない領域408の長さは、成 時間を任意の時間に設定することで、任意 長さで製造することができる。ナノワイヤ 長さの設定としては、ドープされていない 域408の長さはゲート電極402のチャネル方向 長さと同程度の長さに設定すればよく、p型 ドープされた領域407の長さは、ソース電極4 04およびドレイン電極405との接触抵抗が小さ なるように設定すればよい。例えば、トラ ジスタ400のチャネル長が5μm、p型にドープ れた領域のB濃度が1×10 20 atoms/cm 3 程度である場合、p型にドープされた領域407 よびドープされていない領域408の長さは、 れぞれ5μmに設定するとよい。
また、第1の実施形態の方法でナノワイヤ を形成した後、不活性なドーパントの活性化 や結晶の乱れを回復するために、熱処理を施 すことは有効である。この熱処理の条件とし ては、不活性な雰囲気中(例えば、窒素雰囲 )で900℃~1100℃程度の温度で10秒から5分程度 処理を行うとよい。
また、第1の実施形態の製造方法でナノワイ ヤを形成した後、チャネル界面(SiとSiO 2 界面)の準位を低減するために、水素雰囲気 で熱処理を施すことは有効である。この熱 理の条件としては、400℃~500℃程度の温度で1 0分から30分程度の処理を行うとよい。
また、第1の実施形態の方法でナノワイヤ を形成した後、少なくともゲート絶縁膜403の 一部として機能する絶縁膜をナノワイヤの側 壁に堆積させてもよい。この堆積条件として は、例えば、酸素雰囲気中で熱酸化処理を行 うとよい。
本実施形態のナノワイヤトランジスタの 法としては、公知の方法を用いることがで る。以下に、ナノワイヤトランジスタの製 の一例を説明する。
まず、図14(a)に示すように、基板401の主 上にゲート電極402およびゲート絶縁膜403を 成する。ゲート電極402は、例えば、スパッ 法や蒸着法など公知の成膜形成装置を用い ゲート金属を堆積させ、フォトリソグラフ を用いてパターニングし、ゲート金属をエ チングすることにより形成することができ 。次に、ゲート絶縁膜403は、例えば、ゲー 絶縁膜材料前駆体をスピンコートし、溶媒 除去および熱処理を行うような方法や、CVD 、スパッタ法、蒸着法を用いることにより 成することができる。
次に、図14(b)に示すように、プロファイ Siナノワイヤ406を上述した基板上に配置する 。配置する方法の一例を以下に説明する。ま ず、上述したプロファイルSiナノワイヤ406を 長させた基板からプロファイルSiナノワイ 406を剥離し、溶液に分散させることでプロ ァイルSiナノワイヤ406の分散した溶液を形成 する。ナノワイヤを剥離させる方法としては 、例えば、基板に超音波処理を施し機械的に 剥離する方法や、ナノワイヤが成長した基板 表面をライトエッチし剥離する方法を用いる とよい。ここで分散液に用いる溶媒としては 、水溶液、有機溶媒、または、水と有機溶媒 を混合したものがある。有機溶媒としては、 例えば、エタノール、プロパノール、ペンタ ノール、ヘキサノール、エチレングリコール などのアルコール、エチレングリコールモノ メチルエーテルなどのエステル、メチルエチ ルケトンなどのケトン類、ヘキサン、オクタ ンなどのアルカン、テトラヒドロフラン、ク ロロホルムのような溶媒を用いるとよい。水 と有機溶媒の混合液体としては、水とアルコ ールの混合液、水とテトラヒドロフランの混 合液などが使用可能である。次にプロファイ ルSiナノワイヤ406を配置する方法としては、 置する領域上に所望の形状の溝を有するモ ルドを密着させ、この溝に上述した分散液 フローさせる方法(フロー法)や転写法を用 るとよい。このフロー法を用いるとナノワ ヤの位置や形状は、モールドの形状によっ 制御することが可能であり、ナノワイヤ方 は液体の流れによってモールドの方向に配 させることが可能となる。
次に、図14(c)に示すように、ソース電極40 4・ドレイン電極405を形成する。形成方法と ては、例えば、フォトリソグラフィにより ジストパターンを形成した後、ソース・ド イン電極材料をスパッタ法により堆積させ レジストパターン上に堆積した電極材料を フトオフする。
このように、p-i-p構造のナノワイヤをト ンジスタに用いることで、デバイス形成用 板上で、ドーパントの注入や熱処理などが 要となる。このため、従来のプロセスで、 性能且つ低バラツキを実現することができ 。また、ドーパントの注入や熱処理が不要 ため、基板の面積や耐熱性の制約から解消 れる。
本実施形態のトランジスタを用いた電子 置の一例として、有機エレクトロルミネッ ンス素子(有機EL素子)を用いたディスプレイ を説明する。
図15に、ディスプレイの構成を模式的に す。図15に示すディスプレイでは、基板410上 に、複数の画素415がマトリクス状に配置され ている。各画素415には有機EL素子が配置され おり、有機EL素子の近傍には、TFTを含む回 が配置されている。有機EL素子は、TFTを含む 回路によって制御される。基板410上には、TFT を制御するための、X走査電極413、Y走査電極4 14、Xドライバ411およびYドライバ412が形成さ ている。
図16に、画素近傍の回路図を示す。画素41 5は、スイッチ用トランジスタ416とドライバ トランジスタ417とによって制御される。Yド イバ412(図15に示す)からY走査電極414を介し スイッチ用トランジスタ416のソース電極に 圧が印加される。スイッチ用トランジスタ41 6のドレイン電極とドライバ用トランジスタ41 7のゲート電極とは電気的に接続されている ドライバ用トランジスタ417のドレイン電極 、画素の下部に配置された画素電極(図示せ )に電気的に接続されている。また、ドライ バ用トランジスタ417のソース電極には、画素 を発光させるための電圧が印加される。
一方、スイッチ用トランジスタ416のゲー 電極には、Xドライバ411からX走査電極413を して画像信号電圧が印加される。画像信号 電圧が印加されたスイッチ用トランジスタ ら、ドライバ用トランジスタ417のゲート電 に電圧が加えられる。これによって、ドラ バ用トランジスタから画素電極に電圧が加 られる。図示していないが、画素上には透 電極が配置されている。画素電極と透明電 との間に電圧が加わることによって、画素 分が発光する。
(第4の実施形態)
以下、本発明による半導体ナノワイヤを有
るナノワイヤ発光素子(LED)の実施形態を説
する。本実施形態の発光素子は、組成の異
る2つの領域を有するヘテロ構造ナノワイヤ
構成される発光領域を備えている。本実施
態のヘテロナノワイヤは、例えば、第2の実
施形態で示したGaAs/GaAsPからなるヘテロナノ
イヤである。
図17(a)は、本実施形態におけるGaAs/GaAsPヘ ロナノワイヤ500の構造を示す断面図であり 図17(b)は、GaAs/GaAsPヘテロナノワイヤ500を用 たナノワイヤ発光素子503を示す斜視図であ 。以下、このナノワイヤ発光素子503の構造 説明する。
図17(a)に示すGaAs/GaAsPヘテロナノワイヤ500 、GaAs層501とGaAsP層502とが接続されたヘテロ 造を有するナノワイヤである。
図17(b)に示すナノワイヤ発光素子503は、Ga As/GaAsPヘテロナノワイヤ500にそれぞれ接触す 第1の電極505、第2の電極506と、これらを支 する基板504とを備えている。GaAs/GaAsPヘテロ ノワイヤ500は、第1の電極505および第2の電 506と接触し、電気的なコンタクトを形成し いる。
第1の電極505および第2の電極506は陽極ま は陰極として機能する。それぞれの電極に 圧を印加すると、陽極からは正孔、陰極か は電子がそれぞれGaAs/GaAsPヘテロナノワイヤ5 00に注入される。これらの注入されたキャリ は、GaAs層501とGaAsP層のヘテロ界面で再結合 起こし、発光が生じる。
図17(b)に示す基板504としては、ポリイミ や芳香族エステルのようなプラスティック 板、ガラス基板、サファイア基板など様々 基板を用いることができる。また、第1の電 505および第2の電極506の材料としては、チタ ン、金、アルミニウム、ニッケルのような金 属、導電性ポリマー、ポリシリコン、チタン シリサイドのような半導体材料と金属との合 金を用いることができる。
本実施形態のナノワイヤ発光素子では、 欠陥密度のナノワイヤを形成することがで るため、高発光効率且つ高寿命の発光素子 実現することができる。
本発明のナノワイヤの製造方法は、簡便 製造工程により、構造制御されたナノワイ を製造することができるため、ナノワイヤ 製造方法として有用である。本発明のナノ イヤは、トランジスタやメモリなどの電子 バイスやマイクロデバイス等への応用する とができる。
