(第1実施形態)
 図1-3は本発明の第1実施形態による半導体リ レーを示す。該半導体リレーは、例えば高周 波リレーであり、信号端子11、12及び13、基板 2、分岐回路3、スイッチ回路4及び5、及び制� �回路6及び8を有する。

 図2及び3に示すように、基板2は、例えば� ��電体基板であり、複数の信号パターン、複� ��の配線パターン及び複数のランドを有し、� ��れらは基板2の表面に形成される。例えば、 基板2は、信号ライン(第1信号ライン)を形成� �るための信号パターン201-203を含む。信号パ� ��ーン201は信号端子11(第1信号端子)に接続さ� �る。信号パターン202は信号端子12(第2信号端� ��)に接続される。つまり、第1信号ラインの� �端がそれぞれ信号端子11及び12に接続される� ��信号パターン203は、第1信号ラインの中間部 (即ち第1信号ラインの両端間の部分)における 信号パターン201及び202の端部間に配置され、 信号パターン201及び202の各々から規定の絶縁 距離だけ分離される。図2及び3の例では、信� ��パターン201-203は一定の幅を持つ直線形状で ある。このように、信号パターン201-203が一� �の幅を持つ基板2の表面(上面)に形成される� �、グランドパターン(図示しない)が例えば基 板2の下面に信号パターン201-203に沿って形成� ��れる。即ち、信号パターン201-203、グランド パターン及び基板2は、マイクロストリップ� �インを構成する。

 図2に示すように、基板2はまた、第2信号� ��インを形成するための信号パターン211-213を 含む。信号パターン211は信号端子13(第3信号� �子)に接続される。信号パターン212は分岐回� ��3に接続される。つまり、第2信号ラインの� �端がそれぞれ信号端子13及び分岐回路3に接� �される。信号パターン213は、第2信号ライン� ��中間部(即ち第2信号ラインの両端間の部分)� ��おける信号パターン211及び212の端部間に配� ��され、信号パターン211及び212の各々から規� ��の絶縁距離だけ分離される。複数の配線パ� ��ーン及び複数のランドは後述する。

 分岐回路3は、信号パターン201及び202の一 方(図2の例では信号パターン202)における分岐 点30に接続されたLPF(低域通過フィルタ)31を含 む。LPF31の第1及び第2端は、それぞれ信号パ� �ーン212及び202に接続される。望ましくは、� �岐点30は、信号パターン201及び202の一方(図2� ��例では信号パターン202)に含まれ、LPF31の第2 端は分岐点30に直接接続される。

 図2及び3に示すように、スイッチ回路4(第 1スイッチ回路)は、信号端子11及び12の接続を なすか遮断するのに使われる半導体スイッチ 41及び42を含む。例えば、半導体スイッチ41(� �1半導体スイッチ)は、ドレイン(D)、ソース(S) 及びゲート(G)を持つ表面搭載NチャネルMOSFET� �あり、信号パターン201及び203の接続をなす� �遮断するのに使われる。同様に、半導体ス� �ッチ42(第2半導体スイッチ)は、ドレイン(D)、 ソース(S)及びゲート(G)を持つ表面搭載Nチャ� �ルMOSFETであり、信号パターン202及び203の接� �をなすか遮断するのに使われる。詳しくは� �スイッチ回路4の各MOSFETは、それ自身の底面� ��配置されたドレイン(D)、及びそれ自身の上� ��に配置されたソース(S)及びゲート(G)を有す� ��。半導体スイッチ41及び42は、ダイボンディ ングにより信号パターン201及び202の上記端部 にそれぞれ搭載され、それによりそれらの両 ドレインは、信号パターン201及び202の該端部 にそれぞれ直接接続される。半導体スイッチ 41のソース(S)は、少なくとも1つのボンディン グワイヤ(図3では複数のワイヤ411及び411)を介 して信号パターン203に接続される。半導体ス イッチ42のソース(S)もまた、少なくとも1つの ボンディングワイヤ(図3では複数のワイヤ421� ��び421)を介して信号パターン203に接続される 。スイッチ回路4の各MOSFETは、ボディダイオ� �ドをもち、電流がそれ自身のソースからド� �インに流れ得るが、半導体スイッチ41及び42� ��ソースが相互に接続され、それにより両ボ� ��ィダイオードのアノードが相互に接続され� ��。それ故に、スイッチ回路4は、交流スイッ チ(例えば高周波伝送スイッチ)として使用す� ��ことができる。

 同様に、図2に示すように、スイッチ回路 5(第2スイッチ回路)は、信号端子13及び分岐回 路3の接続をなすか遮断するのに使われる半� �体スイッチ51及び52を含む。例えば、半導体� ��イッチ51(第1半導体スイッチ)は、ドレイン(D )、ソース(S)及びゲート(G)を持つ表面搭載Nチ� ��ネルMOSFETであり、信号パターン211及び213の� ��続をなすか遮断するのに使われる。半導体� ��イッチ52(第2半導体スイッチ)は、ドレイン(D )、ソース(S)及びゲート(G)を持つ表面搭載Nチ� ��ネルMOSFETであり、信号パターン212及び213の� ��続をなすか遮断するのに使われる。詳しく� ��、半導体スイッチ51及び52の各々は、それ自 身の底面に配置されたドレイン(D)、及びそれ 自身の上面に配置されたソース(S)及びゲート (G)を有する。半導体スイッチ51及び52は、ダ� �ボンディングにより信号パターン211及び212� �上記端部にそれぞれ搭載され、それにより� �れらの両ドレインは、信号パターン211及び21 2の該端部にそれぞれ直接接続される。半導� �スイッチ51のソース(S)は、少なくとも1つの� �ンディングワイヤ(図示しない)を介して信号 パターン213に接続される。半導体スイッチ52� ��ソース(S)もまた、少なくとも1つのボンディ ングワイヤ(図示しない)を介して信号パター� ��213に接続される。半導体スイッチ51及び52の ソースが相互に接続され、それ故に、スイッ チ回路5も、交流スイッチ(例えば低周波伝送� ��イッチ)として使用することができる。

 制御回路6(第1制御回路)は、制御IC60を有� �、これは、スイッチ回路4を制御して信号端� ��11及び12の接続をなすか遮断するように構成 される。図2及び3の例では、制御回路6は、発 光回路7及び制御IC60から構成され、それらは� ��透明樹脂材(図示しない)で覆われて互いに� �学的に結合される。また、該透明樹脂材は� �外乱光が該透明樹脂材内に入射するのを防� �するために、遮光性を持つ薄膜で覆われる� �

 発光回路7は、制御入力端子701及び702(第1� ��び第2制御入力端子)、複合フィルタ73及び74( 第1及び第2複合フィルタ)及び発光素子70を含� ��。制御入力端子701及び702は、それぞれ配線� ��ターン221及び231の第1端に接続される。

 複合フィルタ73は、予め決められたカッ� �オフ周波数よりも高い周波数を減衰するよ� �に構成される第1低域通過フィルタであり、� ��えば互いに異なるカットオフ周波数を持つL PF(低域通過フィルタ)731及び732から構成され� �。LPF731の第1及び第2端は、それぞれ配線パタ ーン221の第2端(ランド)及び配線パターン222の 第1端(ランド)に接続される。LPF732の第1及び� �2端は、それぞれ配線パターン222の第2端(ラ� �ド)及び配線パターン223の第1端(ランド)に接� ��される。

 複合フィルタ74は、予め決められたカッ� �オフ周波数よりも高い周波数を減衰するよ� �に構成される第2低域通過フィルタであり、� ��えば互いに異なるカットオフ周波数を持つL PF(低域通過フィルタ)741及び742から構成され� �。LPF741の第1及び第2端は、それぞれ配線パタ ーン231の第2端(ランド)及び配線パターン232の 第1端(ランド)に接続される。LPF742の第1及び� �2端は、それぞれ配線パターン232の第2端(ラ� �ド)及び配線パターン233の第1端(ランド)に接� ��される。

 発光素子70は、例えば、制御入力端子701� �び702からの入力信号(電流信号)に応じて光を 発するLED(発光ダイオード)である。図3の例で は、発光素子70は、表面搭載部品であり、発� ��素子70のアノード及びカソードは、それぞ� �該部品の底面及び上面に配置される。発光� �子70は、ダイボンディングにより配線パター ン223の第2端に形成されたランド224に搭載さ� �、それにより発光素子70のアノードがランド 224に直接接続される。発光素子70のカソード� ��、例えばボンディングワイヤ700を介して、� ��線パターン233の第2端に接続される。配線パ ターン223及び233(特にランド224)は制御IC60の近 傍に配置される。

 制御IC60は、半導体スイッチ41及び42を制� �して信号端子11及び12の接続をなすか遮断す� ��ように構成される。例えば、制御IC60は、発 光素子70からの光を受けることによって該入� ��信号を得るための受光素子(例えばフォトダ イオードアレイ)を含み、該入力信号に応じ� �半導体スイッチ41及び42を制御するように構� ��される。望ましくは、発光素子70及び該受� �素子は、該受光素子の受光面が発光素子70の 発光面に面するように配置される。図3の例� �は、制御IC60は、第1制御出力端子601及び602、 及び第2制御出力端子603を有する。なお、こ� �に限らず、制御IC60は、一つの第1制御出力端 子を有してもよい。第1制御出力端子601及び60 2は、それぞれボンディングワイヤ412及び422� �介して半導体スイッチ41及び42のゲートに接� ��される。第2制御出力端子603は、ボンディン グワイヤ413を介して信号パターン203に接続さ れる。即ち、第2制御出力端子603は、信号パ� �ーン203を介して半導体スイッチ41及び42のソ� ��スに電気的に接続される。例えば、制御IC60 は、該先行技術リレーと同様に、フォトダイ オードアレイ及び充放電回路を含み、それら はパッケージの中に置かれる。該フォトダイ オードアレイが発光素子70からの光を受けて� ��起電力を発生すれば、該充放電回路は、第1 制御出力端子601及び602及び第2制御出力端子60 3を介して、該光起電力を半導体スイッチ41及 び42の各々に供給する。それ故に、半導体ス� ��ッチ41及び42はオンされる。該フォトダイオ ードアレイが光起電力を発生しなければ、該 充放電回路は、半導体スイッチ41及び42の各� �ート及びソース間の電荷を放電する。それ� �に、半導体スイッチ41及び42はオフされる。

 制御回路8(第2制御回路)は、制御IC80を有� �、これは、スイッチ回路5を制御して信号端� ��13及び分岐回路3の接続をなすか遮断するよ� ��に構成される。制御回路8は、発光回路9及� �制御IC80から構成される。

 発光回路9は、制御入力端子901及び902、及 び発光素子90を含む。制御入力端子901及び902� ��、それぞれ配線パターン261及び271の第1端に 接続される。

 発光素子90は、例えば表面搭載部品であ� �、これは、制御入力端子901及び902からの入� �信号に応じて光を発するように構成されるLE D(発光ダイオード)である。発光素子90のアノ� ��ド及びカソードは、それぞれ該部品の底面� ��び上面に配置される。発光素子90は、ダイ� �ンディングにより配線パターン261の第2端に� ��成されたランドに搭載され、それにより発� ��素子90のアノードが該ランドに直接接続さ� �る。発光素子90のカソードは、例えばボンデ ィングワイヤ(図示しない)を介して、配線パ� ��ーン271の第2端に接続される。

 制御IC80は、半導体スイッチ51及び52を制� �して信号端子13及び分岐回路3の接続をなす� �遮断するように構成される。例えば、制御IC 80は、発光素子90からの光を受けることによ� �て制御入力端子901及び902からの入力信号を� �るための受光素子(例えばフォトダイオード� ��レイ)を含み、該入力信号に応じて半導体ス イッチ51及び52を制御するように構成される� �望ましくは、発光素子90及び該受光素子は、 該受光素子の受光面が発光素子90の発光面に� ��するように配置される。制御IC80は、第1制� �出力端子801及び802、及び第2制御出力端子803� ��有し、例えば制御IC60と同様にフォトダイオ ードアレイ及び充放電回路から構成される。 第1制御出力端子801及び802は、複数のボンデ� �ングワイヤを介して半導体スイッチ51及び52� ��ゲートにそれぞれ接続される。第2制御出力 端子803は、ボンディングワイヤを介して信号 パターン213に接続される。即ち、第2制御出� �端子803は、信号パターン213を介して半導体� �イッチ51及び52のソースに電気的に接続され� ��。制御IC80のフォトダイオードアレイが発光 素子90からの光を受けて光起電力を発生すれ� ��、その充放電回路は、第1制御出力端子801及 び802及び第2制御出力端子803を介して、該光� �電力を半導体スイッチ51及び52の各々に供給� ��る。

 制御IC80が半導体スイッチ51及び52をオフ� �ている場合、制御IC60が半導体スイッチ41及� �42をオンすれば、信号端子11及び12が電気的� �接続され、第1信号ラインが信号端子11及び12 間に形成される。それ故に、例えば高周波信 号を、第1信号ラインを介して伝達すること� �できる。制御IC60が半導体スイッチ41及び42を オフすれば、信号端子11及び12間の接続が遮� �される。

 制御IC80が半導体スイッチ51及び52をオン� �ている場合、制御IC60が半導体スイッチ41及� �42をオフすれば、第2信号ラインが信号端子12 及び13間に形成される。例えば、低周波信号� ��は直流信号が信号端子13に供給されれば、� �低周波信号又は直流信号が信号端子12に接続 された機器に供給される。信号端子12に接続� ��れた機器が低周波信号又は直流信号を信号� ��子12に供給すれば、該低周波信号又は直流� �号を信号端子13から受信することができる。

 第1実施形態の特徴において、図3に示す� �うに、制御IC60は、ダイボンディングにより� ��ンド20に搭載される。ランド20は、制御IC60� �対応する大きさを持つ。例えば半分かそれ� �りも大きい、ランド20の一部は、信号パター ン201-203の一部(図3では信号パターン203)に含� �れ、ランド20の残部20Rは、信号パターン203の 側部から突出する。なお、これに限らず、ラ ンド20の全部が、信号パターン203に含まれて� ��よい。

 第1実施形態の動作を説明する。入力信号 が制御入力端子701及び702に供給されれば、発 光素子70が光を発する。制御IC60のフォトダイ オードアレイが、発光素子70からの光を受け� ��と、光起電力を発生する。続いて、制御IC60 の充放電回路が該光起電力を、第1制御出力� �子601及び602及び第2制御出力端子603を介して� ��半導体スイッチ41及び42の各々に供給する。 それにより、半導体スイッチ41及び42がオン� �れるので、信号端子11及び12が電気的に接続� ��れる。

 入力信号が制御入力端子701及び702に供給� ��れなければ、発光素子70が光を発しないの� �、制御IC60のフォトダイオードアレイは、光� ��電力を発生しない。この場合、制御IC60の充 放電回路は、半導体スイッチ41及び42の各ゲ� �ト及びソース間の電荷を放電する。それに� �り、半導体スイッチ41及び42がオフされるの� ��、信号端子11及び12の接続が遮断される。

 入力信号が制御入力端子901及び902に供給� ��れれば、発光素子90が光を発し、制御IC80の� ��ォトダイオードアレイが光起電力を発生す� ��。続いて、制御IC80の充放電回路が、該光起 電力を、第1制御出力端子801及び802及び第2制� ��出力端子803を介して、半導体スイッチ51及� �52の各々に供給する。それにより、半導体ス イッチ51及び52がオンされるので、信号端子13 及び分岐回路3が電気的に接続される。つま� �、信号端子13が分岐回路3を介して信号パタ� �ン202及び信号端子12に電気的に接続される。 それ故に、低周波信号又は直流信号のみを信 号端子13に供給することができ、また信号端� ��13から得ることができる。

 入力信号が制御入力端子901及び902に供給� ��れなければ、発光素子90が光を発しないの� �、制御IC80のフォトダイオードアレイは、光� ��電力を発生しない。この場合、制御IC80の充 放電回路は、半導体スイッチ51及び52の各ゲ� �ト及びソース間の電荷を放電する。それに� �り、半導体スイッチ51及び52がオフされるの� ��、信号端子12及び13の接続が遮断される。

 第1実施形態では、制御IC60が、制御IC60に� ��応する大きさを持つランド20に搭載され、� �ンド20の一部が信号パターン203に含まれるの で、ランド20の全てがスタブとなるのを防止� ��ることができる。それ故に、全てがスタブ� ��なるランドを持つ先行技術リレーと比較し� ��、半導体リレーの高周波特性を改善するこ� ��ができる。

 図4は、該先行技術リレー及び第1実施形� �の挿入損失の解析結果を示す。図4において� ��“A”は第1実施形態における第1信号ライン� ��挿入損失の解析結果であり、“B”は該先行 技術リレーにおける第1及び第2信号端子間の� ��号ラインの挿入損失の解析結果である。各� ��析は、対応する信号ライン及び制御ICのみ� �持つ構造において行った。該先行技術リレ� �では、受光チップが搭載されるランドの全� �がスタブとなるので、図4に示すような共振� ��発生し、挿入損失が該共振の周波数付近で� ��大する。それにより使用可能な周波数帯域� ��減少される。第1実施形態では、ランド20の� ��部が信号パターン203に含まれるので、共振� ��発生が図4に示すように回避される。それ故 に、第1実施形態は、該先行技術リレーのも� �より広い使用可能な周波数帯域を持つこと� �できる。

 図5は、図3の構成における実測挿入損失� �C”及び複合フィルタを持たない対応する構� ��における実測挿入損失“D”を示す。第1実� �形態の半導体リレーは、信号パターン201-203� ��び制御IC60に加えて発光回路7を含み、信号� �ターン201-203及び配線パターン223及び233が誘� ��体基板に形成される。それ故に、浮遊容量� ��該信号パターンと該配線パターンとの間に� ��在する。該信号パターン及び該配線パター� ��がその浮遊容量によって結合されて共振が� ��これば、使用可能な周波数帯域が図4と同様 に減少される。第1実施形態では、複合フィ� �タ73及び74が具備されるので、共振の影響が� ��4の“C”に示すように抑制される。それ故� �、挿入損失を低減することができ、半導体� �レーの高周波特性を改善することができる� �

 加えて、信号パターン211-213の第2信号ラ� �ンが、分岐回路3を介して信号パターン201-203 の第1信号ラインに接続されるので、第2信号� ��イン(例えば低周波信号ライン)がスタブと� �るのを防止することができる。

 (第2実施形態)
 図6及び7は本発明の第2実施形態による半導� ��リレーを示す。該半導体リレーは、基板2、 スイッチ回路4及び制御回路6によって特徴付� ��られ、また信号端子11、12及び13、分岐回路3 、スイッチ回路5及び制御回路8を第1実施形態 と同様に含む。明瞭のため、同様の要素には 、第1実施形態で表されたのと同じ符号が割� �当てられる。

 基板2は、例えば誘電体基板であり、信号 パターン211-213、配線パターン261及び271、発� �素子90用のランド、制御IC80用のランド、及� �マイクロストリップラインを第1実施形態と� ��様に含む。また、基板2は、スイッチ回路4� �び制御回路6用の複数の信号パターン、複数� ��配線パターン及び複数のランドを含む。例� ��ば、基板2は、第1信号ラインを形成するた� �の信号パターン201-203を含む。信号パターン2 01は信号端子11(第1信号端子)に接続される。� �号パターン202は信号端子12(第2信号端子)に接 続される。つまり、第1信号ラインの両端が� �れぞれ信号端子11及び12に接続される。信号� ��ターン203は、第1信号ラインの中間部(即ち� �1信号ラインの両端間の部分)における信号パ ターン201及び202の端部間に配置され、信号パ ターン201及び202の各々から規定の絶縁距離だ け分離される。図6及び7の例では、信号パタ� ��ン201-203は一定の幅を持つ直線形状である。 制御回路6用の複数の配線パターン及び複数� �ランドは後述する。

 スイッチ回路4(第1スイッチ回路)は、信号 端子11及び12の接続をなすか遮断するのに使� �れる半導体スイッチ41及び42を含む。例えば� ��半導体スイッチ41(第1半導体スイッチ)は、� �レイン(D)、ソース(S)及びゲート(G)を持つ表� �搭載NチャネルMOSFETであり、信号パターン201� ��び203の接続をなすか遮断するのに使われる� ��同様に、半導体スイッチ42(第2半導体スイッ チ)は、ドレイン(D)、ソース(S)及びゲート(G)� �持つ表面搭載NチャネルMOSFETであり、信号パ� ��ーン202及び203の接続をなすか遮断するのに� ��われる。詳しくは、スイッチ回路4の各MOSFET は、それ自身の底面に配置されたドレイン(D) 、及びそれ自身の上面に配置されたソース(S) 及びゲート(G)を有する。半導体スイッチ41及� ��42は、ダイボンディングにより信号パター� �203の上記端部にそれぞれ搭載され、それに� �り、それらの両ドレインは、信号パターン20 3の該端部にそれぞれ直接接続される。半導� �スイッチ41のソース(S)は、少なくとも1つの� �ンディングワイヤ411を介して信号パターン20 1に接続される。半導体スイッチ42のソース(S) もまた、少なくとも1つのボンディングワイ� �421を介して信号パターン202に接続される。� �導体スイッチ41及び42のドレインは相互に接� ��されるので、スイッチ回路4は、交流スイッ チ(例えば高周波伝送スイッチ)として使用す� ��ことができる。

 制御回路6(第1制御回路)は、制御IC61及び62 (第1及び第2制御IC)を含む。図6及び7の例では� ��制御回路6は、発光回路7及び制御IC61及び62� �ら構成される。

 発光回路7は、制御入力端子701-704(第1-第4� ��御入力端子)、複合フィルタ73-76(第1-第4複合 フィルタ)及び発光素子71及び72(第1及び第2発� ��素子)を含む。制御入力端子701、702、703及び 704は、それぞれ配線パターン221、231、241及び 251の第1端に接続される。制御IC61及び発光素� ��71は、透明樹脂材(図示しない)で覆われて互 いに光学的に結合され、該透明樹脂材は遮光 性を有する薄膜で覆われる。同様に、制御IC6 2及び発光素子72は、透明樹脂で覆われて互い に光学的に結合され、該透明樹脂は遮光性を 有する薄膜で覆われる。

 複合フィルタ73は、予め決められたカッ� �オフ周波数よりも高い周波数を減衰するよ� �に構成される第1低域通過フィルタであり、� ��えば互いに異なるカットオフ周波数を持つL PF(低域通過フィルタ)731及び732から構成され� �。LPF731の第1及び第2端は、それぞれ配線パタ ーン221の第2端(ランド)及び配線パターン222の 第1端(ランド)に接続される。LPF732の第1及び� �2端は、それぞれ配線パターン222の第2端(ラ� �ド)及び配線パターン223の第1端(ランド)に接� ��される。

 複合フィルタ74は、予め決められたカッ� �オフ周波数よりも高い周波数を減衰するよ� �に構成される第2低域通過フィルタであり、� ��えば互いに異なるカットオフ周波数を持つL PF(低域通過フィルタ)741及び742から構成され� �。LPF741の第1及び第2端は、それぞれ配線パタ ーン231の第2端(ランド)及び配線パターン232の 第1端(ランド)に接続される。LPF742の第1及び� �2端は、それぞれ配線パターン232の第2端(ラ� �ド)及び配線パターン233の第1端(ランド)に接� ��される。

 複合フィルタ75は、予め決められたカッ� �オフ周波数よりも高い周波数を減衰するよ� �に構成される第3低域通過フィルタであり、� ��えば互いに異なるカットオフ周波数を持つL PF(低域通過フィルタ)751及び752から構成され� �。LPF751の第1及び第2端は、それぞれ配線パタ ーン241の第2端(ランド)及び配線パターン242の 第1端(ランド)に接続される。LPF752の第1及び� �2端は、それぞれ配線パターン242の第2端(ラ� �ド)及び配線パターン243の第1端(ランド)に接� ��される。

 複合フィルタ76は、予め決められたカッ� �オフ周波数よりも高い周波数を減衰するよ� �に構成される第4低域通過フィルタであり、� ��えば互いに異なるカットオフ周波数を持つL PF(低域通過フィルタ)761及び762から構成され� �。LPF761の第1及び第2端は、それぞれ配線パタ ーン251の第2端(ランド)及び配線パターン252の 第1端(ランド)に接続される。LPF762の第1及び� �2端は、それぞれ配線パターン252の第2端(ラ� �ド)及び配線パターン253の第1端(ランド)に接� ��される。

 発光素子71は、例えば、制御入力端子701� �び702からの第1入力信号(電流信号)に応じて� �を発するLED(発光ダイオード)である。図7の� �では、発光素子71は、表面搭載部品であり、 発光素子71のアノード及びカソードは、それ� ��れ該部品の底面及び上面に配置される。発� ��素子71は、ダイボンディングにより配線パ� �ーン223の第2端に形成されたランド224に搭載� ��れ、それにより発光素子71のアノードがラ� �ド224に直接接続される。発光素子71のカソー ドは、例えばボンディングワイヤ710を介して 、配線パターン233の第2端に接続される。配� �パターン223及び233(特にランド224)は制御IC61� �近傍に配置される。

 発光素子72は、例えば、制御入力端子703� �び704からの第2入力信号(電流信号)に応じて� �を発するLED(発光ダイオード)である。図7の� �では、発光素子72は、表面搭載部品であり、 発光素子72のアノード及びカソードは、それ� ��れ該部品の底面及び上面に配置される。発� ��素子72は、ダイボンディングにより配線パ� �ーン243の第2端に形成されたランド244に搭載� ��れ、発光素子72のアノードがランド244に直� �接続される。発光素子72のカソードは、例え ばボンディングワイヤ720を介して、配線パタ ーン253の第2端に接続される。配線パターン24 3及び253(特にランド244)は制御IC62の近傍に配� �される。

 制御IC61及び62は、半導体スイッチ41及び42 を制御して信号端子11及び12の接続をなすか� �断するように構成される。

 制御IC61は、例えば、発光素子71からの光� ��受けることによって制御入力端子701及び702� ��らの第1入力信号を得るための受光素子を含 む。制御IC61は、該第1入力信号に応じて半導� ��スイッチ41を制御して信号パターン201及び20 3の接続をなすか遮断するように構成される� �望ましくは、発光素子71及び該受光素子は、 該受光素子の受光面が発光素子71の発光面に� ��するように配置される。図7の例では、制御 IC61は、第1及び第2制御出力端子611及び613を有 する。第1制御出力端子611は、ボンディング� �イヤ412を介して半導体スイッチ41のゲートに 接続される。第2制御出力端子613は、ボンデ� �ングワイヤ413を介して信号パターン201に接� �される。

 制御IC62は、例えば、発光素子72からの光� ��受けることによって制御入力端子703及び704� ��らの第2入力信号を得るための受光素子を含 む。制御IC62は、該第2入力信号に応じて半導� ��スイッチ42を制御して信号パターン202及び20 3の接続をなすか遮断するように構成さる。� �ましくは、発光素子72及び該受光素子は、該 受光素子の受光面が発光素子72の発光面に面� ��るように配置される。図7の例では、制御IC6 2は、第1及び第2制御出力端子621及び623を有す る。第1制御出力端子621は、ボンディングワ� �ヤ422を介して半導体スイッチ42のゲートに接 続される。第2制御出力端子623は、ボンディ� �グワイヤ423を介して信号パターン202に接続� �れる。

 例えば、制御IC61及び62の各々は、該先行� ��術リレーと同様に、フォトダイオードアレ� ��及び充放電回路を含み、それらはパッケー� ��の中に置かれる。制御IC61のフォトダイオー ドアレイが発光素子71からの光を受けて光起� ��力を発生すれば、制御IC61の充放電回路は、 第1及び第2制御出力端子611及び613を介して、� ��光起電力を半導体スイッチ41に供給する。� �様に、制御IC62のフォトダイオードアレイが� ��光素子72からの光を受けて光起電力を発生� �れば、制御IC62の充放電回路は、第1及び第2� �御出力端子621及び623を介して、該光起電力� �半導体スイッチ42に供給する。それ故に、半 導体スイッチ41及び42はオンされる。制御回� �6の各フォトダイオードアレイが光起電力を� ��生しなければ、制御回路6の各充放電回路は 、半導体スイッチ41及び42の各ゲート及びソ� �ス間の電荷を放電する。それ故に、半導体� �イッチ41及び42はオフされる。

 第2実施形態の特徴において、図7に示す� �うに、制御IC61及び62は、ダイボンディング� �よりランド21及び22にそれぞれ搭載される。� ��ンド21及び22は、それぞれ制御IC61及び62に対 応する大きさを持つ。例えば半分かそれより も大きい、ランド21の一部は、信号パターン2 01-203の一部(図7では信号パターン201)に含まれ 、ランド21の残部21Rは信号パターン201の側部� ��ら突出する。なお、これらに限らず、ラン� ��21の全部が、信号パターン201に含まれても� �い。例えば半分かそれよりも大きい、ラン� �22の一部は、信号パターン201-203の一部(図7で は信号パターン202)に含まれ、ランド22の残部 22Rは信号パターン202の側部から突出する。な お、これらに限らず、ランド22の全部が、信� ��パターン202に含まれてもよい。

 第2実施形態の動作を説明する。第1及び� �2入力信号が、それぞれ制御入力端子701及び7 02及び制御入力端子703及び704に供給されれば� ��発光素子71及び72がめいめい光を発する。制 御IC61のフォトダイオードアレイが、発光素� �71からの光を受けると光起電力を発生する。 また、制御IC62のフォトダイオードアレイが� �発光素子72からの光を受けると光起電力を発 生する。制御IC61の充放電回路は、第1及び第2 制御出力端子611及び613を介して、対応するフ ォトダイオードアレイからの光起電力を、半 導体スイッチ41に供給する。また、制御IC62の 充放電回路は、第1及び第2制御出力端子621及� ��623を介して、対応するフォトダイオードア� ��イからの光起電力を、半導体スイッチ42に� �給する。それにより、半導体スイッチ41及び 42がオンされるので、信号端子11及び12が電気 的に接続される。

 第1及び第2入力信号が、制御入力端子701� �び702及び制御入力端子703及び704に供給され� �ければ、発光素子71及び72の各々は光を発し� ��いので、制御IC61及び62の各フォトダイオー� ��アレイは光起電力を発生しない。この場合� ��制御IC61の充放電回路が、半導体スイッチ41� ��ゲート及びソース間の電荷を放電する。ま� ��、制御IC62の充放電回路が、半導体スイッチ 42のゲート及びソース間の電荷を放電する。� ��れにより、半導体スイッチ41及び42がオフさ れるので、信号端子11及び12の接続が遮断さ� �る。

 第2実施形態では、制御IC61が制御IC61に対� ��する大きさを持つランド21に搭載され、例� �ば半分かそれよりも大きい、ランド21の一部 が、信号パターン201に含まれる。同様に、制 御IC62が制御IC62に対応する大きさを持つラン� ��22に搭載され、例えば半分かそれよりも大� �い、ランド22の一部が、信号パターン202に含 まれる。それ故に、ランド21及び22の全てが� �タブとなるのを防止することができ、全て� �スタブとなるランドを持つ先行技術リレー� �比較して、半導体リレーの高周波特性を改� �することができる。

 図8は、該先行技術リレー及び第2実施形� �の挿入損失の解析結果を示す。図8において� ��“E”は第2実施形態における第1信号ライン� ��挿入損失の解析結果であり、“F”は該先行 技術リレーにおける第1及び第2信号端子間の� ��号ラインの挿入損失の解析結果である。各� ��析は、対応する信号ライン及び制御ICのみ� �持つ構造において行った。該先行技術リレ� �では、受光チップが搭載されるランドの全� �がスタブとなるので、図8に示すような共振� ��発生し、挿入損失が該共振の周波数付近で� ��大する。それにより使用可能な周波数帯域� ��減少される。第2実施形態では、ランド21の� ��部が信号パターン201に含まれ、ランド22の� �部が信号パターン202に含まれるので、共振� �発生が図8に示すように回避される。それ故� ��、第2実施形態は、該先行技術リレーのもの より広い使用可能な周波数帯域を持つことが できる。

 加えて、複合フィルタ73-76が具備される� �で、共振の影響が第1実施形態と同様に抑制� ��れる。その結果、挿入損失を低減すること� ��でき、半導体リレーの高周波特性を改善す� ��ことができる。

 (第3実施形態)
 図9は、本発明の第3実施形態による半導体� �レーを示す。該半導体リレーは、分岐回路3� ��よって特徴付けられ、また、信号端子11、12 及び13、基板2、スイッチ回路4及び5、及び制� ��回路6及び8を第1実施形態と同様に含む。明� ��のため、同様の要素には、第1実施形態で表 されたのと同じ符号が割り当てられる。なお 、これに限らず、第3実施形態の特徴(即ち分� ��回路3及び切欠け200)は第2実施形態にも適用� ��能である。

 スイッチ回路5の半導体スイッチ51及び52� �、それぞれ信号パターン211及び212の端部(ラ� ��ド215及び216)に搭載され、それらの両ドレイ ンは、それぞれランド215及び216に直接接続さ れる。半導体スイッチ51のソース(S)は、例え� ��少なくとも1つのボンディングワイヤ(図9で� ��複数のワイヤ511及び511)を介して信号パター ン213に接続される。半導体スイッチ52のソー� ��(S)は、例えば少なくとも1つのボンディング ワイヤ(図9では複数のワイヤ521及び521)を介し て信号パターン213に接続される。

 制御回路8は、発光回路9及び制御IC80から� ��成される。発光回路9は、制御入力端子901及 び902(図2)、及び発光素子90を含む。発光素子9 0は、ダイボンディングによって配線パター� �261のランド262に搭載され、それにより発光� �子90のアノードがランド262に直接接続される 。ランド262は、制御回路6と同様に制御IC80の� ��傍に配置される。発光素子90のカソードは� �例えばボンディングワイヤ900を介して、配� �パターン271に接続される。制御IC80は、制御I C60と同様に、第1制御出力端子801及び802、及� �第2制御出力端子803を有する。第1制御出力端 子801及び802は、ボンディングワイヤ512及び522 を介して半導体スイッチ51及び52のゲート(G)� �それぞれ接続される。第2制御出力端子803は� ��ボンディングワイヤ513を介して信号パター� ��213に接続される。

 分岐回路3は、信号パターン201及び202の一 方(図9の例では信号パターン201)における分岐 点30に接続された複合フィルタ75(低域通過フ� ��ルタ)を含む。基板2は信号パターン214を更� �含み、これは、信号パターン201及び212間に� �置され、信号パターン201及び212の各々から� �離される。信号パターン211の一部(少なくと� ��ランド215側)、及び信号パターン212-214は、� �一直線上に配列される。

 複合フィルタ75は、高域遮断フィルタ751� �び低域遮断フィルタ752を含み、これらは広� �域フィルタを構成する。フィルタ751及び752� �各々は、表面搭載部品である。高域遮断フ� �ルタ751の第1及び第2端は、それぞれ信号パタ ーン212及び214のランドに接続される。低域遮 断フィルタ752の第1及び第2端は、それぞれ信� ��パターン214及び201のランドに接続される。� ��えば、高域遮断フィルタ751及び低域遮断フ� ��ルタ752は、低域遮断フィルタ752(高域通過フ ィルタ)の伝送帯域が高域遮断フィルタ751(低� ��通過フィルタ)のカットオフ周波数の1.5-3倍� ��なるように設定される。図9の例の信号パタ ーン201において、分岐点30を持つ部分の幅“W 1”は、分岐点30を持たない部分の幅“W2”よ� ��も狭い。切欠け200が、信号パターン201の幅� ��W2”を幅“W1”に低減するために、分岐点30� ��対向縁に形成されている。

 このように、低域遮断フィルタ752が信号� ��ターン201の分岐点30に直接接続されるので� �スタブを形成し得る導体パターンを除去す� �ことができる。それ故に、該半導体リレー� �高周波特性を向上させることができる。信� �パターン201における分岐点30を持つ部分のイ ンピーダンスは、低域遮断フィルタ752の影響 により減少するが、切欠け200が形成されるの で、信号パターン201におけるインピーダンス の不整合を抑制することができる。

 複合フィルタ75を高域遮断フィルタ751及� �低域遮断フィルタ752から構成することによ� �、該半導体リレーに、図10に示すような広帯 域を持たせることができる。図10において、� ��G”、“H”及び“I”は、それぞれ、高域遮� ��フィルタ751、低域遮断フィルタ752及び複合� ��ィルタ75のフィルタ特性を示す。

 低域遮断フィルタ752及び高域遮断フィル� ��751を、それぞれ信号パターン212及び214及び� ��号パターン214及び201に接続すれば、高域遮� ��フィルタ751及び信号パターン214がスタブと� ��って共振が発生する。この場合、その共振� ��周波数が低域遮断フィルタ752のカットオフ� ��波数より高いので、低域遮断フィルタ752は� ��その共振の周波数を減衰することができな� ��。

 第3実施形態では、高域遮断フィルタ751及 び低域遮断フィルタ752が、それぞれ信号パタ ーン212及び214及び信号パターン214及び201に接 続される。それ故に、低域遮断フィルタ752及 び信号パターン214がスタブとなって、共振が 発生しても、高域遮断フィルタ751がその共振 の周波数を減衰することができる。その結果 、半導体リレーの高周波特性を向上させるこ とができる。

 一実施形態において、スイッチ回路4は、 一の半導体スイッチから構成される。例えば 図3の構成において、半導体スイッチ41及び42� ��一方が除去され、その除去された半導体ス� ��ッチに対応する両信号パターンが相互に結� ��される。この場合、該一の半導体スイッチ� ��、MOSFETに限らず、例えばバイポーラトラン� ��スタでもよい。同様に、スイッチ回路5は、 一の半導体スイッチから構成してもよい。

 本発明を幾つかの好ましい実施形態につ� ��て記述したが、この発明の本来の精神およ� ��範囲を逸脱することなく、当業者によって� ��々な修正および変形が可能である。