本实用新型涉及半导体结构， 特别涉及受应变的半导体元件。 背景技术

半导体是一种导电能力介于导体与非导体之间 的材料， 而所谓半导体 元件就是以半导体材料所特有的特性所制造出 来的电子元件， 因为半导体 元件属于固态元件 (Solid State Device), 其体积可以缩小到很小的尺寸。 近 来， 称为金属氧化半导体 (Metal-Oxide-Semiconductor; MOS)的晶体管， 因 为具有耗电量少并且适合高集成度等优点， 在半导体元件中具有广泛的应 用。 MOS晶体管的基本结构除了具备由金属层、 氧化层与半导体层所构成 的电容器外， 还包含两个位于 MOS电容器两旁， 其电性与硅基材相反的半 导体区： 源极 (Source)与漏极 (Drain)。

MOS可分为 n型金属氧化半导体（NMOS)和 p型金属氧化半导体 (PMOS) , 其中 NMOS以电子来传输， PMOS以空穴来传输， 由于电子在电 场下的迁移率比空穴高， 所以在同样的设计下， NMOS元件的速度将比 PMOS的速度快， 因此为了提高元件的操作速度， 早期的 MOS元件都是以 NMOS晶体管为主来设计。

由于半导体元件尺寸的不断缩微 (Scaled Down), 使得超大规模集成电 路的速度持续地提升。 然而， 当进入次微米世代， 半导体元件的缩微由于 不同的物理及技术上限制而变得困难重重。 此外， 在 CMOS电路中， 由于 空穴迁移率 (Hole Mobility)小于电子的迁移率， 为了让 CMOS中的 PMOS及 NMOS的电流驱动能够匹配， 因此通常将 PMOS的面积设计成 NMOS的 2〜3 倍。 然而， 这样的设计使的元件的整合及速度都受到影响 。 因此， 为了要 进一步改善集成电路的速度， 就必须提出新的元件结构或使用新的材料。 发明内容

为了制造高速度的次微米 CMOS元件， 因此， 本实用新型的目的为提 供一种半导体结构， 利用具压缩应力与伸张应力的半导体材料层的 搭配， 可应用于一般基材或绝缘层上硅晶基材中， 借以调整通道应力。

根据以上所述的目的， 本实用新型的半导体结构可包括： 第一半导体 材料层， 以及堆栈于第一半导体材料层上的与第一半导 体材料层具不同应 力的第二半导体材料层。 此第一半导体材料层与第二半导体材料层分别 具 有不同晶格常数， 因此会在第一半导体材料层压缩且第二半导体 材料层伸 张或者第一半导体材料层伸张且第二半导体材 料层压缩的情况下， 借以互 相牵制而调整应力。 上述半导体可应用于一般无绝缘层的基材或者 绝缘层 上石圭晶基材。

将本实用新型的结构应用在电子元件中， 由于可调整通道应力以改善 载子迁移率， 从而提升现有集成电路技术。 附图简要说明

下面结合附图对本实用新型的具体实施方式作 进一步详细的描述。 附图中，

图 1为本实用新型半导体结构应用于绝缘层上硅� �材的剖面示意图； 图 2为本实用新型半导体结构一实施例剖面图；

图 3为本实用新型半导体结构另一实施例剖面图� � 以及

图 4为本实用新型半导体结构再一实施例剖面图� � 具体实施方式

为了制造高速度次微米 CMOS 元件， 必须增加通道的载子迁移率 (Carrier Mobility)并降低源极与漏极的寄生电容 (Parasitic Capacitance)。硅材 料中的载子迁移率， 特别是空穴迁移率， 会因为次微米 CMOS元件的应变 速率 (Switching Speed)的发展限制而非常低。 为了克服这样的问题， 本实用 新型揭露一种受应变的半导体结构， 利用具有不同应力的半导体材料层间 的互相影响， 以进行通道的应力调整。

本实用新型揭露一种半导体结构，利用具压缩 应力 (Compressive Stress) 的半导体材料与伸张应力 (Tensile Stress)的半导体材料相互堆栈而形成一 半导体结构。 其中， 由于一半导体材料具有不同应力， 两者的晶格常数并 不相同。 因此， 在一半导体材料压缩且另一半导体材料伸张的 情况下， 互 相牵制而形成张力通道 (Strained-Channel) , 从而可增加电子或空穴迁移率。

上述的具压缩应力的半导体材料以及具伸张应 力的半导体材料都可选 自于合金半导体（Alloy Semiconductor)、元素半导体（Element Semiconductor) 或是化合物半导体 (Compound Semiconductor)材料。一般合金半导体材料例 如有锗化硅 (SiGe)、 碳锗硅 (SiGeC)或碳化硅 (SiC)等； 元素半导体材料则有 硅和锗等等； 而化合物半导体则例如有砷化镓 (GaAs)、 砷铝化镓 (GaAlAs) 或磷化铟 (InP)等分别由 III V族或 II VI族化合物所构成的半导体材料等。 上 述材料可互相搭配利用， 本实用新型不限于此。

本实用新型的半导体结构可先利用具压缩应力 或具伸张应力的半导体 材料为基材， 再将另一具相反应力的半导体材料沉积于其上 。 或者， 可在 一般基材或绝缘层上硅基材 (Silicon-On-Insulator; SOI)结构上， 形成本实用 新型的半导体结构， 本实用新型不限于此。

图 1 为本实用新型半导体结构应用于绝缘层上硅基 材结构的剖面示意 图。 请参照图 1， 绝缘层上硅基材一般由硅基材 100以及绝缘层 102所构 成， 并且在绝缘层上具有含硅薄膜层 (未绘示)。但是， 本实用新型在此利用 第一半导体材料层 106以及位于第一半导体材料层 106上的第二半导体材 料层 108， 来取代一般的含硅薄膜层。 其中， 第一半导体材料层 106具有 压缩应力， 而第二半导体材料层 108具有伸张应力， 由于第一半导体材料 层 106与第二半导体材料层 108的互相影响， 从而可调整第一半导体材料 层 106与第二半导体材料层 108中的通道应力。

在本实用新型较佳实施例中， 上述绝缘层 102 由埋入氧化层所构成， 一般为二氧化硅材质， 而第一半导体材料层 106 由锗化硅材料所构成， 第 二半导体材料层 108则由硅材料所构成。 并且， 第一半导体材料层 106与 第二半导体材料层 108的较佳厚度都小于 400人。 值得注意的是， 本实用新 型上述材料与厚度仅为举例，可根据实际产品 与所调整的应力值加以改变， 本实用新型不限于此。

另外， 当本实用新型的半导体结构仅使用一般的硅基 材 100时， 第一 半导体材料层 106则直接位于硅基材 100上方， 而第二半导体材料层 108 再位于第一半导体材料层 106上。 此时， 第一半导体材料层会与一主动区 域 (Active Area) (未绘示)连接， 并与硅基材之间， 以空气隧道 (Air Tunnel)来 进行绝缘。

不论上述本实用新型半导体结构、 位于绝缘层上硅基材的结构或位于 一般硅基材的结构， 都可进行后续制造而形成半导体元件。 本实用新型以 数个实施例来进行说明。

在本实用新型一实施例中， 在上述半导体结构中形成数个绝缘区域 110， 如图 2所示。 一般来说， 这些绝缘区域 110可为浅沟渠隔离结构， 但 这些绝缘区域 110位于第一半导体材料层 106或第二半导体材料层 108中 时， 可选择让其带有不同的应力， 而分别导致这些半导体材料层具有更多 应力。 例如， 当绝缘区域 110具有伸张应力， 则会导致第一半导体材料层 106具有更多的压缩应力； 而绝缘区域 110具有压缩应力， 会导致第二半 导体材料层 108具有更多的伸张应力。

或者在本实用新型另一实施例中， 还在图 2 的结构中形成电性与基材 100相反的半导体区， 源极 112与漏极 114， 如图 3所示。 并且同样的， 如 上述的绝缘区域 100， 若源极 112与漏极 114具有伸张应力， 则会导致第 一半导体材料层 106具有更多的压缩应力； 若源极 112与漏极 114具有压 缩应力， 则会导致第二半导体材料层 108具有更多的伸张应力。

而在本实用新型再一实施例中， 还在图 3 的结构上形成例如为覆盖层 ( Cap Layer) 的沉积层 116等等， 如图 4所示， 该沉积层 116覆盖于源极 112与漏极 114上， 或仅覆盖其中之一。 若沉积层 116具有压缩应力， 则 会导致第一半导体材料层 106具有更多的压缩应力； 若沉积层 116具有伸 张应力， 则会导致第二半导体材料层 106具有更多的伸张应力。

或者， 如图 3所示， 更可形成硅化合物 （图未示） ， 此硅化合物可位 于源极 112或漏极 114上。 而当此硅化合物具有伸张应力， 则会导致第一 半导体材料层 106具有更多的压缩应力； 若硅化合物具有压缩应力， 则会 导致第二半导体材料层 106具有更多的伸张应力。

值得注意的是， 上述第一半导体材料层具有压缩应力， 而第二半导体 材料层 108具有伸张应力仅为举例， 在其他实施例中， 也可让第一半导体 材料层具有伸张应力， 并在其上形成具有压缩应力的第二半导体材料 层。 并且， 上述本实用新型的半导体结构并非仅限于单一 第一半导体材料层与 单一第二半导体材料层的相互堆栈， 可根据产品或工艺需要而以更多数量 相互堆栈而成， 本实用新型不限于此。

本实用新型的特点在于， 以具有压缩应力的材料与具有伸张应力的材 料的互相搭配， 因此可根据需要而调节所制造的半导体元件的 通道应力， 从而形成受应变的通道。 由于本实用新型的半导体结构可增加电子或空 穴 的迁移率， 因此不论在 NMOS或 PMOS晶体管中， 都可具有较现有半导体 元件高的操作速度。 而这些优点， 对现有半导体技术来说， 实为一大进步。

可以理解的是,对于本领域的普通技术人员来� �,可以根据本实用新型 的技术方案和技术构思作出其他各种相应的改 变和变形，而所有这些改变 和变形都应属于本实用新型所附的权利要求的 保护范围。