Sigma-Delta-Analog-Digital-Wandler für eine xDSL- MuItistandard-Eingangsstufe

Die Erfindung betrifft einen Sigma-Delta-Analog-Digital- Wandler für eine xDSL-Multi-Standard-Eingangsstufe zur Um¬ wandlung eines analogen xDSL-Signals in ein digitales Aus¬ gangssignal.

Bei der xDSL-Datenübertragung werden Daten über eine Telefon¬ anschlussleitung des Telefonnetzes, insbesondere über eine Kupferdoppelader, übertragen. Es sind verschiedene xDSL- Standards bekannt, wie ADSL (Asymmetrical Digital Subscriber Line) , VDSL (Very High Bitrate Digital Subscriber Line) , HDSL (High Bitrate Digital Subscriber Line) und SDSL (Symmetrie Bitrate Digital Subscriber Line) . Das xDSL Signal wird auf der Telefonleitung zwischen einem Teilnehmer und der Vermitt¬ lungsstelle des Telefonnetzes als analoges Signal übertragen. Sowohl auf Teilnehmerseite als auch auf Seite der Vermitt¬ lungsstelle wandeln Analog-/Digitalwandler jeweils das emp¬ fangene xDSL-Signal in ein digitales Ausgangssignal um. Der zu dem Teilnehmer fließende Datenstrom (Downstream) und der von dem Teilnehmer zu der Vermittlerstelle (Central Office) fließende Datenstrom (üpstream) wird auf der Datenleitung in verschiedenen Frequenzbändern übertragen. Die Bitrate bei der Datenübertragung ist dabei in Upstream-Richtung und in Downstream-Richtung entweder wie bei HDSL symmetrisch oder asymmetrisch wie bei ADSL. Bei ADSL unterscheidet man zwi- sehen dem Standard ADSL plus und dem einfachen ADSL-System, wobei ADSL plus eine Frequenzbandbreite von etwa 2,45 MHz aufweist und die Frequenzbandbreite bei einem einfachen ADSL System 1,38 MHz beträgt. Bei VDSL Systemen unterscheidet man zwischen dem herkömmlichen VDSL mit einem quadraturamplitu- denmodulierten Signal, das eine Frequenzbandbreite von 14,58 MHz aufweist und zwischen VDSL2 mit einem DMT-modulierten Signal, welches eine Frequenzbandbreite von 18,59 MHz auf¬ weist. Die Frequenzbandbreiten zur Übertragung des xDSL Signals sind bei den verschiedenen xDSL Standards sehr unter¬ schiedlich und liegen zwischen 1 und 20 MHz.

Bei der Analog-/Digitalwandlung des empfangenen xDSL-Signals war es aufgrund der stark unterschiedlichen Frequenzbandbrei¬ ten bisher nicht möglich, einen Analog-/Digitalwandler zur Verfügung zu stellen, der in der Lage ist, unterschiedliche xDSL Signale effizient in ein entsprechendes digitales Aus¬ gangssignal umzuwandeln. Es wurden daher bisher keine xDSL Eingangsstufen vorgeschlagen, die in der Lage sind, analoge xDSL-Signale unterschiedlicher Standards in ein entsprechen¬ des digitales Ausgangssignal umzuwandeln. Die bisherigen Analog-Frontendstufen nach dem Stand der Technik enthalten für jeden xDSL-Standard einen dafür speziell ausgelegten Analog-/Digitalwandler.

Eine naheliegende Möglichkeit zum Aufbau einer xDSL-Multi- Standard-Eingangsstufe basierend auf den verschiedenen Ana- log-/Digitalwandlern zur Umwandlung der verschiedenen xDSL- Signale nach dem Stand der Technik ist in Figur 1 darge¬ stellt. Die xDSL-Multi-Standard-Eingangsstufe gemäß Figur 1 erhält über eine Telefonleitung ein analoges Eingangssignal, welches durch ein analoges Vorfilter gefiltert wird. Das gefilterte xDSL-Signal wird einer Schaltstufe zugeführt, die mehrere parallel verschaltete steuerbare Schalter enthält. Jedem steuerbaren Schalter ist ein zugehöriger Analog- /Digitalwandler ADC nachgeschaltet, der das durchgeschaltete analoge xDSL-Signal in ein entsprechendes digitales Ausgangs¬ signal umwandelt. Die digitalen Ausgangsanschlüsse der ver- schiedenen Analog-/Digitalwandler ADC werden an einem Aus¬ gangsknoten zusammengeführt und als digitales Ausgangssignal der weiteren Datenverarbeitung zugeführt. Jeder der in Figur 1 dargestellten Analog-/Digitalwandler ADC ist zur Umwandlung eines bestimmten xDSL-Signals vorgesehen, beispielsweise wandelt der Analog-/Digitalwandler ADCl ein ADSL-Signal in ein digitales Ausgangssignal um, der zweite Analog- /Digitalwandler ACD2 ein ADSL plus Signal, ein Analog- /Digitalwandler ADC3 ein VDSL-Signal und ein weiterer Analog- /Digitalwandler ein VDSL2-Signal.

Die Schaltstufe der in Figur 1 dargestellten xDSL-Multi- Standard-Eingangsstufe wird in Abhängigkeit von einem Be¬ triebsauswahlsteuersignal geschaltet. Das Betriebsauswahl¬ steuersignal schaltet jeweils einen der parallel geschalteten Schalter durch, während die anderen Schalter geöffnet sind. Empfängt beispielsweise die xDSL-Multi-Standard-Eingangsstufe ein ADSL plus Signal, schaltet das Betriebsauswahlsteuersig¬ nal den zweiten Schalter S2 durch und öffnet die übrigen Schalter.

Die in Figur 1 dargestellte xDSL-Multi-Standard- Eingangsstufe, die mit herkömmlichen Analog-/Digitalwandlern aufgebaut ist, hat jedoch den gravierenden Nachteil, dass der schaltungstechnische Aufwand sehr hoch ist, da eine Vielzahl von Analog-/Digitalwandlern vorgesehen werden muss, entspre¬ chend der Anzahl. der verschiedenen DSL-Standards. Bei der Integration einer derartigen xDSL-Multi-Standard- Eingangsstufe auf einem Chip wird daher eine sehr große Chipfläche benötigt, so dass die Herstellungskosten relativ hoch sind.

Ein weiterer Nachteil besteht darin, dass aufgrund der hohen schaltungstechnischen Komplexität die xDSL-Multi-Standard- Eingangsstufe einen sehr hohen Stromverbrauch hat und somit nicht energieeffizient arbeitet. Darüber hinaus erzeugt die in Figur 1 dargestellte xDSL-Multi-Standard-Eingangsstufe viel Wärme, die u.U. aufwändig mit Kühlkörpern abgeleitet werden muss.

Ein weiterer Nachteil der in Figur 1 dargestellten konventio¬ nell aufgebauten xDSL-Multi-Standard-Eingangsstufe besteht darin, dass sie nicht flexibel für neue xDSL-Standards ein¬ setzbar ist. Die in Figur 1 dargestellte herkömmlich aufge- baute xDSL-Multi-Standard-Eingangsstufe ist nicht program¬ mierbar für beliebige xDSL-Standards.

Es ist daher die Aufgabe der vorliegenden Erfindung einen Analog-/Digitalwandler zu schaffen, der für unterschiedliche xDSL-Standards geeignet ist und dabei gleichzeitig einen geringen schaltungstechnischen Aufwand erfordert.

Diese Aufgabe wird erfindungsgemäß durch einen Sigma-Delta- Analog-/Digitalwandler mit den im Patentanspruch 1 angegebe¬ nen Merkmalen gelöst.

Die Erfindung schafft einen Sigma-Delta-Analog- /Digitalwandler für einen xDSL-Multi-Standard-Eingangsstufe zur Umwandlung eines analogen xDSL-Signals in ein digitales Ausgangssignal, wobei der Sigma-Delta-Analog-/Digitalwandler aufweist: ein analoges Schleifenfilter, das ein analoges Differenzsig¬ nal zwischen dem umzuwandelnden xDSL-Signal und einem Rück- koppelsignal zur Erzeugung eines Filterausgangssignals fil¬ tert, einen Quantisierer, der das Filterausgangssignal des analogen Schleifenfilters zur Erzeugung des digitalen Ausgangssignals quantisiert, einen Digital-/Analogwandler, der das digitale Ausgangssignal in das analoge Rückkoppelsignal umwandelt, wobei das analoges Schleifenfilter mindestens zwei Resonatorfilterstufen aufweist, die jeweils aus einem ersten Integrator und einem dazu in Reihe geschal- teten zweiten Integrator bestehen, wobei der zweite Integrator mittels eines steuerbaren Rück¬ koppelschalters an den zweiten Integrator zum Schließen einer lokalen Rückkoppelschleife schaltbar ist, und wobei die Integratorausgänge jeweils mittels eines steu- erbaren Schalters an einen Signaleingang eines Addierers schalbar sind, der die Ausgangssignale der Integratoren zur Erzeugung des Filterausgangssignals addiert. Ein Vorteil des erfindungsgemäßen Sigma-Delta-Analog- /Digitalwandlers besteht darin, dass die schaltungstechnische Komplexität sehr gering ist, so dass für eine Integration des Sigma-Delta-Analog-/Digitalwandlers gemäß der Erfindung auf dem Chip nur eine sehr geringe Fläche benötigt wird.

Ein weiterer Vorteil des erfindungsgemäßen Sigma-Delta- Analog-/Digitalwandlers besteht darin, dass der Energie- verbrauch aufgrund der geringen Anzahl der benötigten Schal¬ tungskomponenten ebenfalls sehr gering ist.

Ein weiterer Vorteil des erfindungsgemäßen Sigma-Delta- Analog-/Digitalwandlers gemäß der Erfindung besteht darin, dass er programmierbar ist und somit flexibel für bekannte oder neuartige xDSL-Standards eingesetzt werden kann.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Sigma-Delta-Analog-/Digitalwandlers ist in Reihe zu dem Rückkoppelschalter jeweils ein Signalverstärker mit einstell¬ barer Verstärkung verschaltet, der das jeweilige Rückkoppel¬ signal der geschlossenen lokalen Rückkoppelschleife gewich- tet.

Bei einer bevorzugten Ausführungsform sind in Reihe zu den steuerbaren Schaltern, die an den Ausgängen der Integratoren vorgesehen sind, jeweils Signalverstärker mit einstellbarer Verstärkung verschaltet, die das Ausgangssignal des jeweili¬ gen Integrators gewichten.

Bei den Signalverstärkern handelt es sich vorzugsweise um spannungsgesteuerte Stromquellen.

Bei einer bevorzugten Ausführungsform weisen die Integratoren jeweils einen Operationsverstärker auf, dessen Ausgang über einen Kondensator an dessen Eingang rückgekoppelt ist. Die Kapazität des Kondensators ist dabei vorzugsweise ein¬ stellbar.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Sigma-Delta-Analog-/Digitalwandlers ist die Spannungsversor¬ gung für die Operationsverstärker jeweils durch einen steuer¬ baren Schalter abschaltbar.

Die Operationsverstärker sind vorzugsweise volldifferenziell aufgebaut.

Bei einer bevorzugten Ausführungsform ist der Quantisierer ausgangsseitig über eine erste Signalverzögerungsschaltung mit dem ersten Digital-/Analogwandler verbunden.

Bei einer bevorzugten Ausführungsform ist der Quantisierer zusätzlich ausgangsseitig über einen steuerbaren Schalter an einen zweiten Digital-/Analogwandler schaltbar, der das digitale Ausgangssignal in ein zweites analoges Rückkoppel- signal umwandelt, das mittels eines Subtrahierers von dem Filterausgangssignal des analogen Schleifenfilters subtra¬ hiert wird.

Bei einer bevorzugten Ausführungsform ist dem zweiten Digi- tal-/Analogwandler ein Signalverstärker mit einstellbarer Verstärkung vorgeschaltet.

Bei einer bevorzugten Ausführungsform ist in Reihe zu dem Signalverstärker eine zweite Signalverzögerungsschaltung vorgesehen.

Bei einer bevorzugten Ausführungsform ist dem Quantisierer ein digitales Dezimationsfilter nachgeschaltet.

Die steuerbaren Schalter weisen jeweils vorzugsweise eine Steuerleitung auf, die mit einem programmierbaren Konfigura¬ tionsspeicher verbunden sind. Bei einer bevorzugten Ausführungsform ist die Signalverstär¬ kung eines Signalverstärkers jeweils über eine Steuerleitung einstellbar, die mit dem Konfigurationsspeicher verbunden ist.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Sigma-Delta-Analog-/Digitalwandlers ist in dem Konfigurati¬ onsspeicher für die Einstellung des Sigma-Delta-Analog- /Digitalwandlers auf unterschiedliche xDSL-Standards für jeden xDSL-Standard jeweils ein programmierbarer Konfigurati¬ onssatz gespeichert.

Jeder Konfigurationssatz besteht aus einer Vielzahl von Koeffizienten, die in digitaler Form in dem Konfigurations¬ speicher abgespeichert sind.

Bei einer bevorzugten Ausführungsform wird aus dem Konfigura¬ tionsspeicher in Abhängigkeit von einem Standard- Auswahlsteuersignal ein Konfigurationssatz zur Steuerung der steuerbaren Schalter und zur Einstellung der Signalverstärker ausgelesen.

Bei einer bevorzugten Ausführungsform sind die Kapazitäten der in dem analogen Schleifenfilter vorgesehenen Integratoren in Abhängigkeit von Konfigurationskoeffizienten des ausgele¬ senen Konfigurationssatzes einstellbar.

Bei einer bevorzugten Ausführungsform sind die Signalverzöge- rungen der beiden Signalverzögerungsschaltungen in Abhängig¬ keit von Konfigurationskoeffizienten des ausgelesenen Konfi¬ gurationssatzes einstellbar.

Bei einer besonders bevorzugten Ausführungsform des erfin- dungsgemäßen Sigma-Delta-Analog-/Digitalwandlers weist das analoge Schleifenfilter zwei Resonatorfilterstufen auf. Vorzugsweise ist ferner ein Subtrahierer vorgesehen, der von dem eingangsseitig empfangenen xDSL-Signal das Rückkoppelsig¬ nal zur Erzeugung des Differenzsignals subtrahiert.

Das xDSL-Signal wird vorzugsweise über eine Telefonleitung empfangen.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Sigma-Delta-Analog-/Digitalwandlers werden der Quantisierer, die beiden Digital-/Analogwandler und das Dezimationsfilter mit dem gleichen Taktsignal getaktet.

Dabei wird das Taktsignal vorzugsweise durch einen integrier¬ ten Taktsignalgenerator erzeugt.

Der Quantisierer besteht vorzugsweise aus mehreren parallel verschalteten Komparatoren.

Die Digital-/Analogwandler sind vorzugsweise über externer Steuersignale, die in Abhängigkeit von gespeicherten Konfigu¬ rationskoeffizienten erzeugt werden, aktivierbar.

Die Digital-/Analogwandler sind vorzugsweise voll differen- ziell aufgebaute stromgesteuerte Digital-/Analogwandler.

Bei einer bevorzugten Ausführungsform wird der erfindungsge¬ mäße Sigma-Delta-Analog-/Digitalwandler auf einem Chip integ¬ riert.

Bei einer bevorzugten Ausführungsform ist dem Sigma-Delta- Analog-/Digitalwandler ein analoges Vorfilter vorgeschaltet.

Im weiteren werden bevorzugte Ausführungsformen des erfin¬ dungsgemäßen Sigma-Delta-Analog-/Digitalwandlers unter Bezug- nähme auf die beigefügten Figuren zur Erläuterung erfindungs¬ wesentlicher Merkmale beschrieben. Es zeigen:

Figur 1 eine herkömmlich aufgebaute xDSL-Multi-Standard- Eingangsstufe;

Figur 2 den schaltungstechnischen Aufbau eines Sigma- Delta-Analog-/Digitalwandlers nach dem Stand der Technik;

Figur 3 eine bevorzugte Ausführungsform des erfindungsge¬ mäßen Sigma-Delta-Analog-/Digitalwandlers;

Figur 4 eine erweiterte Ausführungsform des erfindungsge¬ mäßen Sigma-Delta-Analog-/Digitalwandlers;

Figur 5 eine bevorzugte Ausführungsform des ersten im Rückkoppelzweig eingesetzten Digital- /Analogwandlers und einer ausgangsseitig daran geschalteten ersten Resonatorfilterstufe des ana¬ logen Schleifenfilters;

Figur 6 ein Zeitablaufdiagramm zur Erläuterung der Funk¬ tion der in Figur 5 dargestellten Digital- /Analogwandlers;

Figur 7 eine schaltungstechnische Implementierung des Addierers, des zweiten Digital-/Analogwandlers und des Quantisierers bei einer bevorzugten Aus¬ führungsform des erfindungsgemäßen Sigma-Delta- Analog-/Digitalwandlers.

Der für die xDSL-Multi-Standard-Eingangsstufe gemäß der Erfindung eingesetzte Analog-/Digitalwandler wird als Sigma- Delta-Analog-/Digitalwandler aufgebaut. Figur 2 zeigt den schaltungstechnischen Aufbau eines herkömmlichen Sigma-Delta- Analog-/Digitalwandlers nach dem Stand der Technik. Der Sigma-Delta-Analog-/Digitalwandler besteht aus zwei Hauptbe- standteilen, nämlich aus einem Delta-Sigma-Modulator und einem digitalen Filter. Zunächst wird eine Analog- /Digitalumwandlung mit niedriger Auflösung ausgeführt. An¬ schließend wird das Quantisierungsrauschen durch digitale Filterung stark reduziert. Der Sigma-Delta-Modulator weist eine Rückkopplungsschleife auf, die einen Subtrahierer, einen Integrator, einen groben Quantisierer beziehungsweise Kompa- rator und einen Digital-Analog-Umsetzer im Rückkopplungszweig umfasst. Der Quantisierer besteht aus einem Analog-Digital- Umsetzer mit niedriger Auflösung aber hoher Abtastrate, der ein digitales Ausgangssignal liefert. Der im Rückkopplungs¬ zweig vorgesehene Digital-Analog-Umsetzer erzeugt aus dem digitalen Ausgangssignal ein quantisiertes Analogsignal beziehungsweise Approximationssignal, das an dem Subtrahierer von dem Analogeingangssignal subtrahiert wird. Das analoge Schleifenfilter wird beispielsweise durch einen Integrator gebildet. In dem Rückkopplungssignal wird das Approximations¬ signal mit dem analogen Eingangssignal verglichen und die Differenz wird integriert dem Quantisierer zugeführt. Durch die Regelschleife wird der arithmetische Mittelwert der Approximationsspannung dem Mittelwert der Eingangsspannung nachgeführt.

Durch anschließende digitale Tiefpassfilterung wird das Modulatorausgangssignal in hochaufgelöste Paralleldatenworte, die eine wesentlich geringe Abtastrate aufweisen, umgewan¬ delt. Die Energie des Quantisierungsrauschens wird durch die Überabtastung gleichmäßig auf ein breites Frequenzband ver¬ teilt.

Sigma-Delta-Modulatoren haben den Vorteil, dass sie weniger Strom als herkömmliche Analog-/Digitalwandler benötigen, so dass sie sich insbesondere für tragbare Empfänger eignen. Hinzu kommt die Einfachheit und Robustheit der verwendeten analogen Bauelemente. Figur 3 zeigt eine bevorzugte Ausführungsform des erfindungs¬ gemäßen Sigma-Delta-Analog-/Digitalwandlers 1 gemäß der Erfindung.

Der Sigma-Delta-Analog~/Digitalwandler 1 weist einen analogen Signaleingang 2 auf zum Empfang eines analogen xDSL-Signals gemäß einem beliebigem Standard über eine Telefonanschluss¬ leitung 3. Das analoge umzuwandelnde xDSL-Signal wird einem Subtrahierer 4 zugeführt, der von dem anliegenden xDSL-Signal ein Rückkoppelsignal zur Erzeugung eines Differenzsignals subtrahiert. Das erzeugte Differenzsignal wird einem Signal¬ eingang 5 eines analogen Schleifenfilters 6 zugeführt. Das analoge Schleifenfilter 6 filtert das anliegende Differenz¬ signal zur Erzeugung eines Filterausgangssignals, welches an einem Ausgang 7 des analogen Schleifenfilters 6 anliegt. Das Ausgangssignal des analogen Schleifenfilters 6 wird einem zweiten Subtrahierer 8 zugeführt, der ein Rückkoppelsignal subtrahiert und das erzeugte Differenzsignal an einen Eingang 9 eines Quantisierers 10 anlegt. Der Quantisierer 10 quanti- siert das am Eingang 9 anliegende Eingangssignal zur Erzeu¬ gung des digitalen Ausgangssignals. Das digitale Ausgangssig¬ nal wird von einem Ausgang 11 des Quantisierer 10 an einen Ausgang 12 des erfindungsgemäßen Sigma-Delta-Analog- /Digitalwandlers 1 abgegeben, wobei dem Ausgang 12 vorzugs- weise ein digitales Dezimationsfilter 13 nachgeschaltet ist. Das erzeugte digitale Ausgangssignal weist eine Bitbreite n auf und wird über eine erste Signalverzögerungsschaltung 14 als digitales Rückkoppelsignal an einen Signaleingang 15 eines ersten Digital-/Analogwandlers 16 angelegt. Der Digi- tal-/Analogwandler 16 wandelt das rückgekoppelte digitale Ausgangssignal in das analoge Rückkoppelsignal für den ersten Subtrahierer 4 um und gibt es über einen Ausgang 17 und eine Leitung an den Subtrahierer 4 ab. Neben der ersten bzw. äußeren Rückkoppelschleife, die durch die Signalverzögerungs- Schaltung 14 und den ersten Digital-/Analogwandler 16 gebil¬ det wird, weist der erfindungsgemäße Sigma-Delta-Analog- /Digitalwandler 1 bei einer bevorzugten Ausführungsform eine zweite beziehungsweise innere Rückkoppelschleife auf. Die zweite Rückkoppelschleife besteht aus einer weiteren Signal¬ verzögerungsschaltung 18, die das digitale Ausgangssignal mit einer einstellbaren Zeitverzögerung verzögert und über einen steuerbaren Schalter 19, einen Signalverstärker 20 an einen Eingang 21 eines zweiten Digital-/Analogwandlers 22 abgibt. Der zweite Digital-/Analogwandler 22 wandelt das anliegende, über die innere Rückkoppelschleife rückgekoppelte, digitale Ausgangssignal in ein zweites analoges Rückkoppelsignal um, welches über einen Ausgang 23 des zweiten Digital- /Analogwandlers 22 an den zweiten Subtrahierer 8 abgegeben wird. Während die äußere Rückkoppelschleife des erfindungsge¬ mäßen Sigma-Delta-Analog-/Digitalwandlers ständig geschlossen ist, ist die innere Rückkoppelschleife mittels des steuerba- ren Schalters 19 schließbar beziehungsweise unterbrechbar. Die Signalverzögerung Δtl beziehungsweise Δt2 der beiden Signalverzögerungsschaltungen 17, 18 sind über interne Steu¬ erleitungen vorzugsweise einstellbar. Die beiden Digital- /Analogwandler 16, 22 sind über Steuerleitungen (Enable) aktivierbar, beziehungsweise deaktivierbar. Beide Digital- /Analogwandler 16, 22 werden mit dem gleichen Taktsignal CLK getaktet, welches vorzugsweise durch einen integrierten Taktsignalgenerator 30 generiert wird. Das Taktsignal CLK taktet ferner den Quantisierer 10, welcher vorzugsweise durch parallel geschaltete Komparatoren aufgebaut ist. Die Verstär¬ kung Gc des Signalverstärkers 20 innerhalb der inneren Rück¬ koppelschleife ist ebenfalls vorzugsweise einstellbar.

Das analoge Schleifenfilter 6 weist bei der in Figur 3 darge- stellten Ausführungsform zwei Resonatorfilterstufen 6a, 6b auf. Bei weiteren Ausführungsformen können weitere kaskaden- förmig verschaltete Resonatorfilterstufen 6c, 6d ... vorgese¬ hen werden.

Jede Resonatorfilterstufe 6a, 6b weist jeweils zwei in Reihe geschaltete Integratoren auf. Bei der in Figur 3 dargestell¬ ten Ausführungsform enthält die Resonatorfilterstufe A einen ersten Integrator βa-1 und einen dazu in Reihe geschalteten zweiten Integrator βa-2. In gleicher Weise enthält die Reso¬ natorfilterstufe 6b einen ersten Integrator 6b-l und einen zweiten Integrator βb-2. Die beiden Integratoren sind jeweils mittels eines steuerbaren Rückkoppelschalters βa-3, 6b-3 zum Schließen einer lokalen Rückkoppelschleife schaltbar. Die Rückkoppelschalter 6a-3, βb-3 sind in einem Rückkoppelzweig der Resonatorfilterstufen 6a, 6b, vorgesehen und werden durch ein internes Steuersignal CRTL-A beziehungsweise CRTL-B zum Schließen der lokalen Rückkoppelschleife angesteuert. Die steuerbaren Schalter 6a-3, 6b-3 sind ausgangsseitig über Signalverstärker 6a-4, 6b-4 mit einem Addierer 6a-5, 6b-5 verbunden, der jeweils das Ausgangssignal der vorangehenden Resonatorfilterstufe mit dem rückgekoppelten Signal der Resonatorfilterstufe addiert und dem ersten Integrator 6a-l beziehungsweise 6b-l zuführt. Die Signalverstärker 6a-4, 6b-4 in der Rückkoppelschaltung weisen vorzugsweise eine einstell¬ bare Verstärkung auf. Die Signalverstärker 6a-4, 6b-4 werden beispielsweise durch spannungsgesteuerte Stromquellen gebil- det. Die Integratoren innerhalb der Resonatorstufen 6ar 6b werden vorzugsweise durch Operationsverstärker gebildet, deren Signalausgang über einen Kondensator an deren Signal¬ eingang rückgekoppelt ist. Die Kapazität des Rückkoppelkon¬ densators ist vorzugsweise einstellbar. Darüber hinaus kann vorzugsweise die Spannungsversorgung der Operationsverstärker innerhalb der Integratoren durch einen steuerbaren Schalter in Abhängigkeit von einem Steuersignal (Power up, Power down) abgeschaltet werden. In einer bevorzugten Ausführungsform sind die Operationsverstärker und Integratoren volldifferen- ziell aufgebaut. Die steuerbaren Schalter 6a-3, 6b-3 inner¬ halb der Resonatorfilterstufen A, B, werden vorzugsweise durch Transistoren gebildet, insbesondere durch Feldeffekt¬ transistoren, deren Gateanschlüsse über Steuerleitungen ansteuerbar beziehungsweise konfigurierbar sind.

Die Integratoren 6a-l, 6a-2, 6b-l, 6b-2 weisen Signalausgänge auf, die über Leitungen 24a-l, 24a-2, 24b-l, 24b-2 mittels eines steuerbaren Schalters 25a-l, 25a-2, 25b-l, 25b-2 an einen Eingang eines zugehörigen Signalverstärkers 26a-l, 26a- 2, 26b-l, 2βb-2 in einem Vorwärtssignalzweig des analogen Schleifenfilters 6 schaltbar sind. Die Signalverstärker 26 werden ebenfalls vorzugsweise durch steuerbare Stromquellen gebildet, deren Signalverstärkung über eine Einstellleitung einstellbar ist. Ausgangsseitig sind die Signalverstärker 26 mit Eingängen eines Addierers 27 verbunden, der die Ausgangs¬ signale der Integratoren zur Erzeugung des Filterausgangssig- nals des analogen Schleifenfilters 6 addiert. Das durch den Addierer 27 erzeugte Filterausgangssignal wird über den Signalausgang 7 des Schleifenfilters 6 an den Subtrahierer 8 abgegeben, der davon das über die innere Rückkoppelschleife rückgekoppelte Rückkoppelsignal subtrahiert. Dieses Rückkop- pelsignal ist null, sofern der Schalter 19 offen ist. Vor¬ zugsweise ist der Sigma-Delta-Analog-/Digitalwandler 1, wie er in Figur 3 dargestellt ist, auf einem Chip integriert.

Durch Schalten der Schalter 6a-3, 6b-3 kann die Rückkoppel- schleife der Resonatorfilterstufen 6a, 6b geschlossen werden. Durch die Power up/Power down Signale ist es möglich, die in den Resonatorfilterstufen 6a, 6b vorgesehenen Integratoren zu aktivieren beziehungsweise zu deaktivieren.

Die Übertragungsfunktion des analogen Schleifenfilters lau¬ tet:

wobei T3 die Zeitverzögerung der ersten Signalverzögerungs¬ schaltung 14 darstellt und die Koeffizienten ao-a4 durch die Signalverstärkung der Ver¬ stärker 26 im Vorwärtssignalzweig des analogen Schleifenfil- ters 6 bestimmt werden. Die Durchtrittsfrequenz des analogen Schleifenfilters 6 ist diejenige Frequenz, bei der die Open Loop Verstärkung des analogen Schleifenfilters 6 eins ist.

Die zu erfüllende Stabilitätsbedingung lautet:

(2) fCLK > fDurchtritt

wobei fCi,κ die Taktfrequenz des Taktsignals CLK ist und fDurchtritt die Durchtrittsfrequenz des analogen Schleifenfil¬ ters 6 darstellt.

Die Bitauflösung m am Ausgang des Dezimationsfilters 13 ergibt sich aus der Bitauflösung des Quantisierers 10 und dem Logarithmus Dualis der Open Loop Schleifenverstärkung bei der maximalen Frequenz des umzuwandelnden analogen Eingangssig¬ nals u(t) .

Die Bitauflösung des Quantisierers 10 beträgt vorzugsweise 4 Bit. Die Bitauflösung am Ausgang des Dezimationsfilters 13 beträgt bei einer bevorzugten Ausführungsform 14 Bit.

Durch Einstellung der Filterordnung des analogen Schleifen- filters 6 mittels der Power up/Power down Signale sowie durch Einstellung der Überabtastrate (OSR: Oversampling Ratio) sowie der Taktrate kann der dynamische Arbeitsbereich (DR: Dynamic Range) im Gegenzug zu einer Erhöhung der Frequenz¬ bandbreite des Eingangssignals gesenkt werden beziehungsweise der Dynamikbereich DR kann bei Absenken der Frequenzbandbrei¬ te des zu wandelnden analogen Eingangssignals erhöht werden, um verschiedene DSL-Übertragungsstandards zur drahtgebundenen Datenübertragung zu erfüllen.

Für die Überabtastrate gilt:

(3)

Der Sigma-Delta-Analog-/Digitalwandler 1 gemäß Figur 3 ver¬ schiebt das erzeugte Quantisierungsrauschen von einem niedri- gen Frequenzbereich zu einem hohen Frequenzbereich, (sogenann¬ tes Noise Shaping) . Das nachgeschaltete Dezimationsfilter 13 ist ein Tiefpassfilter, welches die verschobenen, hochfre¬ quenten störenden Rauschanteile herausfiltert.

Der in Figur 3 dargestellte Sigma-Delta-Analog- /Digitalwandler eignet sich sowohl für den Einsatz auf Teil¬ nehmerseite als auch auf Amtsseite beziehungsweise auf Seite der Vermittlungsstelle.

Der in Figur 3 dargestellte Sigma-Delta-Analog- /Digitalwandler 1 gemäß der Erfindung ist über die steuerba¬ ren Schalter zwischen verschiedenen Betriebsmodi umschaltbar. Die folgende Tabelle zeigt die verschiedenen Schalterstellun¬ gen für verschiedene xDSL-Standards. S3244

Tabelle 1 Wie man der Tabelle 1 entnehmen kann, sind beispielsweise zur Einstellung des VDSL-Standards alle Schalter geschlossen.

Für die Einstellung eines ADSL-Standards wird der Schalter 25b-2 geöffnet, so dass das Ausgangssignal des Integrators S6b-2 innerhalb des analogen Schleifenfilters 6 nicht zu dem Addierer 27 gelangt. Darüber hinaus wird der Integrator βb-2 durch ein Powerdown Steuersignal PB2 deaktiviert. Die Filter¬ ordnung des analogen Schleifenfilters 6 wird auf diese Weise von einer Filterordnung 4 auf eine Filterordnung 3 reduziert. Durch Öffnen des Schalters SβB-6-3 wird darüber hinaus die lokale Rückkoppelschleife innerhalb der Resonatorfilterstufe βb geöffnet. In den VDSL-Betriebsmodi ist der Schalter S19, während in den ADSL-Betriebsmodi der Schalter S19 geschlossen geöffnet ist.

Der erfindungsgemäße Sigma-Delta-Analog-/Digitalwandler 1, wie er in Figur 3 dargestellt ist, eignet sich sowohl für eine xDSL-Multi-Standard-Eingangsstufe auf Teilnehmerseite als auch für eine xDSL-Multi-Standard-Eingangsstufe auf Amtsseite. Wie man Tabelle 1 entnehmen kann wird beispiels¬ weise beim Einsatz des Sigma-Delta-Analog-/Digitalwandlers 1 am ADSL-Betrieb auf Amtsseite (Central Office) der Schalter S25B-1 und der Schalter S6A-3 im Vergleich zu einem ADSL- Betrieb auf Teilnehmerseite geöffnet. Ferner wird zusätzlich der erste Integrator in der zweiten Resonatorfilterstufe B durch ein Pulldown Signal PBl deaktiviert. In diesem Be¬ triebsmodus weist somit der Sigma-Delta-Analog- /Digitalwandler 1 lediglich die aktivierte Resonatorfil- terstufe 6a auf, deren lokale Rückkoppelschleife allerdings geöffnet ist, d.h. das analoge Schleifenfilter besteht in diesem Betriebsmodus aus zwei seriell verschalteten Integra¬ toren βa-1, 6a-2 ohne lokale Rückkopplung.

Die unterschiedlichen ADSL-Betriebsmodi, d.h. ADSL+ bezie¬ hungsweise normales ADSL und die unterschiedlichen VDSL Betriebsmodi, d.h. VDSL2 und normales VDSL werden mittels der Signalverstärkungskoeffizienten der Signalverstärker 6a-4, 6b-4 in den lokalen Rückkoppelzweigen und mittels der Signal¬ verstärker 26 in den Vorwärtszweigen des analogen Schleifen¬ filters 6 eingestellt. Die Signalverstärkung der Signalver- stärker wird dabei vorzugsweise jeweils über eine Steuerlei¬ tung eingestellt, die mit einem Konfigurationsspeicher 28 verbunden ist.

Figur 4 zeigt die Gesamtanordnung mit dem erfindungsgemäßen Sigma-Delta-Analog-/Digitalwandler 1, der über Steuerleitun¬ gen mit dem Konfigurationsspeicher 28 verbunden ist. In Figur 4 sind die Steuerleitungen zur Ansteuerung der steuerbaren Schalter innerhalb des Sigma-Delta-Analog-/Digitalwandlers 1 und die Steuerleitungen zum Aktivieren beziehungsweise Deak- tivieren der vier Integratoren innerhalb der beiden Resona- ■ torfilterstufen 6a, 6b dargestellt.

Darüber hinaus sind vorzugsweise über (nicht dargestellte) Steuerleitungen die Signalverstärkungen der Signalverstärker 6a-4, 6b-4, 26A-1, 26A-2, 26B-1, 26B-2 sowie des Signalver¬ stärkers 20 entsprechend abgespeicherter Signalverstärkungs¬ koeffizienten innerhalb des Speichers 28 einstellbar.

Ferner sind bei einer bevorzugten Ausführungsform die Akti- vierungssteuerungssignale (Enable) für die beiden Digital- /Analogwandler 16, 22 sowie die Signalverzögerungszeiten Δtl, Δt2 für die beiden Signalverzögerungsschaltungen 14, 18 entsprechend abgespeicherter Koeffizienten einstellbar.

In dem Koeffizientenspeicher 28 befindet sich eine Anzahl von Koeffizientensätzen, wobei jeder Koeffizientensatz für einen zugehörigen xDSL-Standard die Einstellkoeffizienten umfasst. Der Koeffizientenspeicher 28 erhält über eine externe Steuer¬ leitung 29 ein Betriebsauswahlsteuersignal, welches den gewünschten Koeffizientensatz selektiert. In Abhängigkeit von den gespeicherten Koeffizienten des selektierten Koeffizien¬ tensatzes werden die Steuersignale an die steuerbaren Schal- ter und an die Signalverstärker innerhalb des Sigma-Delta- Analog-/Digitalwandlers 1 angelegt. Darüber hinaus werden in Abhängigkeit von den gespeicherten Koeffizienten zusätzlich die beiden Digital-/Analogwandler 16, 22 aktiviert bezie- hungsweise deaktiviert und die Signalverzögerungszeiten für weitere Signalverzögerungsschaltungen 14, 18 eingestellt.

Ein integrierter Taktsignalgenerator 30 generiert das Takt¬ signal für den Sigma-Delta-Analog-/Digitalwandler 1 gemäß der Erfindung und für das nachgeschaltete Dezimationsfilter 13. Bei einer bevorzugte Ausführungsform sind der Konfigurations¬ speicher 28, der Taktsignalgenerator 30, der Sigma-Delta- Analog-/Digitalwandler 1 sowie das nachgeschaltete Dezimati¬ onsfilter 13 auf einem Chip integriert.

Ein Vorteil der erfindungsgemäßen Anordnung gemäß Figur 4 besteht darin, dass der Koeffizientenspeicher 28 in einfacher Weise programmierbar ist. Darüber hinaus ist der Strom¬ verbrauch gering, da für den jeweiligen xDSL-Standard nur die notwendigen Bauelemente aktiviert werden und die übrigen Bauelemente abschaltbar sind. Aufgrund der geringen Anzahl von notwendigen Bauelementen, insbesondere aufgrund der geringen Anzahl von notwendigen Bauelementen innerhalb des analogen Schleifenfilters 6 ist der Platzbedarf des erfin- dungsgemäßen Sigma-Delta-Analog-/Digitalwandlers 1 bei der Integration auf einem Chip minimal. Die Signalverstärkung des Sigma-Delta-Analog-/Digitalwandlers 1 gemäß Figur 3 kann inhärent über die Einstellung des Signalverstärkungskoeffi¬ zienten programmiert werden.

Bei einer bevorzugten Ausführungsform wird in Abhängigkeit von dem ausgewählten Koeffizientensatz auch die durch den Taktsignalgenerator 30 erzeugte Taktfrequenz eingestellt. Bei einer bevorzugten Ausführungsform wird die Taktfrequenz FCLK^ die durch den Taktsignalgenerator 30 erzeugt wird, durch einen Frequenzteiler zur Veränderung der Abtastrate verän¬ dert. Tabelle 2 zeigt die Programmierbarkeit des erfindungsgemäßen Sigma-Delta-Analog-/Digitalwandlers 1 bei einer bevorzugten Ausführungsform für fünf unterschiedliche xDSL-Standards . Die Taktfrequenz des Taktsignals, die Überabtastrate (OSR) und die Filterordnung wird entsprechend dem ausgelesenen Koeffi¬ zientensatz eingestellt. Die sich dabei ergebende Bandbreite (BW: Bandwidth) und der sich daraus ergebende Dynamikbereich DR ist ebenfalls Tabelle 2 entnehmbar. Bei einem VDSL- Betriebsmodus weist das analoge Schleifenfilter 6 eine Fil¬ terordnung von vier auf, d.h. alle vier Integratoren der Resonatorfilterstufen A, B sind aktiv geschaltet. Demgegen¬ über ist bei einem ADSL-Betriebsmodus der zweite Integrator der Resonatorfilterstufe deaktiviert, so dass die Filterord- nung des Schleifenfilters 6 drei beträgt. Bei einem ADSL- Betrieb auf Amtsseite sind beide Integratoren der Resonator¬ filterstufe 6b, deaktiviert, so dass die Filterordnung des analogen Schleifenfilters 6 in diesem Betrieb lediglich zwei beträgt. Man erkennt, je höher die Signalbandbreite BW ist, desto geringer ist der Dynamikbereich DR des erfindungsgemä¬ ßen Sigma-Delta-Analog-/Digitalwandlers 1.

Tabelle 2

Figur 5 zeigt eine bevorzugte Ausführungsform des ersten Digital-/Analogwandlers in der ersten Rückkoppelschleife, der ausgangsseitig mit der ersten Resonatorfilterstufe 6a des erfindungsgemäßen analogen Schleifenfilters 6 verbunden ist. Die in Figur 5 dargestellte Ausführungsform zeigt einen volldifferenziell aufgebauten Sigma-Delta-Analog- /Digitalwandler gemäß der Erfindung.

Die Integratoren innerhalb der Resonatorfilterstufe sind durch voll differenziell aufgebaute Operationsverstärker aufgebaut, deren Signalausgang über einen Rückkoppelkondensa¬ tor C an den Eingang gekoppelt ist. Bei einer bevorzugten Ausführungsform ist die Kapazität der Rückkoppelkondensatoren C einstellbar. Die Einstellung erfolgt vorzugsweise durch Koeffizienten, die in dem Koeffizientenspeicher 28 abgespei¬ chert sind.

Auch der Digital-/Analogwandler 16 ist voll differenziell aufgebaut, der Digital-/Analogwandler ist ein volldifferen¬ ziell aufgebauter stromgesteuerter Digital-/Analogwandler. Durch Verwendung eines Return-to-Zero (RZ) Feedback-Impulses wird die Jitterempfindlichkeit und die Pulsverzerrung ge- dämpft. Das RZ-Feedback wird erreicht, indem man die Ausgänge der Stromspiegel des DAC auf einen Common Mode (VCM) für einen kurzen Zeitraum schaltet. Der Digital-/Analogwandler 16 wird durch ein Enable Steuersignal (EN) aktiviert beziehungs¬ weise deaktiviert.

Figur 6 zeigt Signalabläufe zur Erläuterung"der Funktionswei¬ se des in Figur 5 dargestellten Digital-/Analogwandlers 16.

Figur 7 zeigt eine bevorzugte Ausführungsform der Additions- stufe 27, des zweiten Digital--/Analogwandlers 22 und des Quantisierers 10 gemäß der Erfindung. Die Vorwärtskoeffizien¬ ten beziehungsweise Signalverstärkungskoeffizienten werden durch Verwendung eines differenziellen Paares von Transkon- duktoren implementiert. Die Äusgangsströme der Transkonduktu- ren werden an den Source-Anschlüssen der MOSFET-Transistoren Ml und M2 summiert, deren Spannung durch die Kaskodeschal- tung, die aus den MOSFET-Transistoren M3, M4 besteht, kon¬ stant gehalten wird. Hierdurch wird die Linearität der Transkonduktorzellen erhöht. Der resultierende Summenstrom fließt anschließend durch eine Widerstandskette mit fünfzehn Abgriffen (Taps) . Die Abgriffe sind mit Komparatoren inner¬ halb des Quantisierers 10 verbunden, der vorzugsweise fünf¬ zehn Komparatoren enthält, um einen 4-Bit-Flash-Analog- /Digitalwandler zu bilden.

Bei dem in Figur 7 dargestellten Beispiel beträgt die Signal¬ verstärkung des Quantisierers 10

wobei Gm die Transkonduktanz einer Transkonduktanzzelle, VFS die Fullscale-Spannung Rtap den Widerstand des Widerstandselements innerhalb der Widerstandskette und Idc den durch den MOSFET-Transistor 2 fließenden Strom dar¬ stellt.

Der zweite Digital-/Analogwandler 22 wird durch einen voll- differenziell aufgebauten unipolar stromgesteuerten DAC mit einer Non-return-to-Zero Kodierung implementiert.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Sigma-Delta-Analog-/Digitalwandlers 1 wird dieser mittels einer 0,13 μm CMOS-Technologie auf dem Chip integriert. Die Signalbandbreite beträgt bis zu 20 MHz. Der erfindungsgemäße Sigma-Delta-Analog-/Digitalwandler zeichnet sich durch sehr hohe Auflösung mit gleichzeitig hoher Umwandlungsrate aus. Der Sigma-Delta-Analog-/Digitalwandler wird mit einer Takt¬ frequenz von über 300 MHz betrieben. Der erfindungsgemäße Sigma-Delta-Analog-/Digitalwandler 1 arbeitet mit einer Versorgungsspannung von beispielsweise 1,5 Volt. Der Leis¬ tungsverbrauch liegt dabei unter 70 mW. Bezugszeichenliste

1 Sigma-Delta-Änalog-/Digitalwandler 2 Signaleingang 3 Signalleitung 4 Subtrahierer 5 Filtereingang 6 analoges Schleifenfilter 7 Filterausgang 8 Subtrahierer 9 Quantisierereingang 10 Quantisierer 11 Quantisiererausgang 12 Ausgang 13 Dezimationsfilter 14 Signalverzögerungsschalter 15 Wandlereingang 16 Digital-/Analogwandler 17 Wandlerausgang 18 SignalverzögerungsSchaltung 19 Schalter 20 SignalVerstärker 21 Wandlereingang 22 Digital-/Analogwandler 23 Wandlerausgang 24 Leitungen 25 Schalter 26 SignalVerstärker 27 Addierer 28 KonfigurationsSpeicher 29 Steuerleitung 30 Taktsignalgenerator