Die Erfindung betrifft zum einen eine Signalverzögerungsvorrichtung und zum anderen eine Simulatorvorrichtung zur Simulation von räumlichen Ab ständen bei auf elektromagnetischen Wellen basierenden Abstandsmessgerä ten.

Ein Abstandsmessgerät basiert dann auf elektromagnetischen Wellen, wenn es zur Bestimmung eines räumlichen Objektabstands zwischen dem Ab- Standsmessgerät und einem Objekt ein Messsignal in Form von elektroma gnetischen Wellen abstrahlt, eine Reflexion des abgestrahlten Messsignals am Objekt als Echosignal empfängt und aus Eigenschaften des abgestrahlten Messsignals und des empfangenen Echosignals den Objektabstand bestimmt. Eine solche Eigenschaft ist zum Beispiel eine Gesamtlaufzeit des Signals, al- so eine Laufzeit des Messsignals vom Abstandsmessgerät zum Objekt und eine Laufzeit des Echosignals vom Objekt zum Abstandsmessgerät zusam men. Die Bestimmung des Objektabstands erfolgt im Abstandsmessgerät durch eine Auswerte Vorrichtung. Oftmals ist ein Abstandsmessgerät nicht nur ausgebildet, den Objektabstand zwischen dem Abstandsmessgerät und einem Objekt, sondern auch zum Beispiel eine Größe des Objekts und eine relative Geschwindigkeit zwischen dem Abstandsmessgerät und dem Objekt aus solchen Signalen zu bestimmen. Die Bestimmung der relativen Ge schwindigkeit erfolgt für gewöhnlich durch Auswertung des Dopplereffekts in solchen Signalen. Auf elektromagnetischen Wellen basierende Abstandsmessgeräte sind zum Beispiel Radar- und Lidarabstandsmessgeräte. Radarabstandsmessgeräte ba sieren auf elektromagnetischen Wellen im Radiofrequenzbereich und Lidar abstandsmessgeräte auf solchen im Laserfrequenzbereich.

Abstandsmessgeräte werden häufig in Kraftfahrzeugen eingesetzt. Objekte sind dabei die Umwelt und in dieser insbesondere andere Verkehrsteilneh mer. Ein üblicher Frequenzbereich der elektromagnetischen Wellen von Ra darabstandsmessgeräten in Kraftfahrzeugen liegt um einer Frequenz von 77 GHz. Abstandsmessgeräte und insbesondere deren Auswertevorrichtungen werden während der Entwicklung natürlich auch erprobt. Ein Ziel der Erprobung ist die Gewährleistung, dass die von einem Abstandsmessgerät bestimmten Ob jektabstände identisch mit den tatsächlichen Objektabständen sind. Die Er- probung kann in der realen Umwelt oder in einer simulierten Umwelt erfol gen. Die Erprobung in der realen Umwelt muss selbstverständlich mit realen Objekten erfolgen. Sie ist zeitintensiv, teuer und die Reproduzierbarkeit von Messungen ist oftmals durch Störungen aus der Umwelt beeinträchtigt. Die Erprobung in einer simulierten Umwelt erfolgt in einem Simulator, wobei na- türlich auch die Objekte simuliert werden müssen. Im Vergleich zur Erpro bung in der realen Umwelt ist die Erprobung in der simulierten Umwelt zeit sparend, günstiger und besser reproduzierbar.

Zum Simulator gehört auch eine Simulatorvorrichtung zur Simulation von räumlichen Abständen. Diese weist einen Empfänger, einen Analog-Digital- Umsetzer, eine Signalverzögerungsvorrichtung, einen Digital-Analog-Um setzer und einen Sender auf. Der Empfänger ist ausgebildet, von einem Ab standsmessgerät abgestrahlte Messsignale in Form von ersten elektromagne tischen Wellen zu empfangen, abwärtszumischen und dem Analog-Digital- Umsetzer zuzufuhren. Der Analog-Digital-Umsetzer ist ausgebildet, die ab- wärtsgemischten Messsignale in einen Datenwortstrom umzusetzen und der Signalverzögerungsvorrichtung zuzuführen. Die Signalverzögerungsvorrich tung ist ausgebildet, den Datenwortstrom zu verzögern und den verzögerten Datenwortstrom dem Digital-Analog-Umsetzer zuzuführen. Durch die Aus bildung der Signalverzögerungsvorrichtung, den Datenwortstrom zu verzö- gern, ist sie zur Simulation von räumlichen Abständen ausgebildet. Der Digi tal-Analog-Umsetzer ist ausgebildet, den verzögerten Datenwortstrom in Echosignale umzusetzen und dem Sender zuzuführen. Der Sender ist ausge bildet, die Echosignale aufwärtszumischen und in Form von zweiten elektro magnetische Wellen zurück zum Abstandsmessgerät abzustrahlen. Das Ab- wärtsmischen und das Aufwärtsmischen sind zumeist komplementär zuein ander. Für gewöhnlich erfolgt das Abwärtsmischen durch einen Abwärtsmi scher und das Aufwärtsmischen durch einen Aufwärtsmischer.

Somit erzeugt die Simulatorvorrichtung aus einem empfangenen Messsignal, welches von einem Abstandsmessgerät abgestrahlt worden ist, ein Echosi gnal mit einer Verzögerung und strahlt dieses zurück zum Abstandsmessge rät ab. Das Echosignal wird vom Abstandsmessgerät empfangen und bei der Auswertung von Messsignal und Echosignal durch die Auswertevorrichtung des Abstandsmessgeräts erhöht die von der Signalverzögerungsvorrichtung der Simulatorvorrichtung hinzugefugte Verzögerung die Gesamtlaufzeit. Ein Simulator mit einer solchen Simulatorvorrichtung wird als OTA-Gerät be- zeichnet, wobei OTA für over the air steht und verdeutlicht, dass einem Ab standsmessgerät reale elektromagnetische Wellen als Echosignale zugeführt werden und nicht zum Beispiel der Auswertevorrichtung des Abstandsmess geräts simulierte Echosignale.

Die von der Signalverzögerungsvorrichtung erzeugte Verzögerung At, wobei immer eine zeitliche Verzögerung gemeint ist, erscheint dem Abstandsmess gerät als eine Laufzeit, weshalb durch Einstellung der Verzögerung ein Ab stand Ad zwischen dem Abstandsmessgerät und einem simulierten Objekt einstellbar ist. Da die Gesamtlaufzeit nicht nur durch die Verzögerung At ge geben ist, ist der Abstand Ad durch die Verzögerung At im allgemeinen ver- schieden vom Objektabstand. Da sich elektromagnetische Wellen mit Licht geschwindigkeit c ~ 3 10 ⁸ m/s ausbreiten, ist der Abstand die Hälfte des Pro dukts aus der Lichtgeschwindigkeit und der Verzögerung, also Ad = 0,5 c At. Die Simulatorvorrichtung und insbesondere die Verzögerungsvorrichtung sind Echtzeitvorrichtungen, wobei sich die Anforderungen aus der Ausbrei- tungsgeschwindigkeit von elektromagnetischen Wellen ergeben.

Bei der Erprobung eines Abstandsmessgeräts in einem Simulator soll der Ab stand durch die Verzögerung beliebig vorgebbar sein. Dazu muss die Signal verzögerungsvorrichtung beliebige Verzögerungen erzeugen können. Aus dem Stand der Technik sind digitale Signalverzögerungsvorrichtungen mit digitalen Verzögerungsleitungen bekannt. Die Erfindung betrifft nur digitale aber keine analogen Signalverzögerungsvorrichtungen. Digitale Verzöge rungsleitungen werden zum Beispiel mit verschiedenen Typen von ICs reali siert. Ein Typ von IC ist zum Beispiel das FPGA. Das FPGA ist besonders geeignet, da sich mit diesem nicht nur digitale Verzögerungsleitungen, son- dem auch andere Elemente der Signalverzögerungsvorrichtung und oftmals auch der Simulatorvorrichtung realisieren lassen. Hinzu kommt, dass FPGAs im Vergleich zu anderen Typen von ICs preiswert und rekonfigurierbar sind. Ein Nachteil von FPGAs ist jedoch ein im Vergleich zu anderen Typen von ICs niedrigerer Arbeitstakt f _A . Wenn zum Beispiel in einem FPGA eine Ver- zögerungsleitung realisiert ist, welche den Datenwortstrom um einen Arbeits takt des FPGAs verzögert und der FPGA einen Arbeitstakt von f = 625 MHz hat, dann beträgt die Abstandsauflösung Ad = 0,5 c (l/fk) = 24 cm. Dass bedeutet, dass der durch die Signalverzögerungsvorrichtung erzeugte minimale Abstand zwischen dem Abstandsmessgerät und einem simulierten Objekt 24 cm beträgt und auch nur ein Vielfaches von 24 cm sein kann. Bei diesem Abstand handelt es sich um einen zusätzlichen Abstand.

Aufgabe der vorliegenden Erfindung ist die Angabe einer Signalverzöge rungsvorrichtung und einer Simulatorvorrichtung mit einer solchen Signal verzögerungsvorrichtung, bei welchen die im Stand der Technik aufgezeig ten Nachteile zumindest vermindert sind, wozu insbesondere eine Erhöhung der Ab standsauflö sung gehört.

Die Aufgabe ist in einer ersten Alternative durch eine Signalverzögerungs vorrichtung gemäß Patentanspruch 1 gelöst.

Diese erfindungsgemäße Signalverzögerungsvorrichtung zur Simulation von räumlichen Abständen bei auf elektromagnetischen Wellen basierenden Ab Standsmessgeräten weist einen Demultiplexer, D E Verzögerungseinrich tungen, D Zusatzverzögerungseinrichtungen, einen Multiplexer und eine Steuerungseinrichtung auf. D ist also eine ganze Zahl größer oder gleich 1.

Der Demultiplexer weist einen Demultiplexereingang und D Demultiplexer ausgänge auf. Jede der D Verzögerungseinrichtungen weist einen Verzöge- rungseingang und einen Verzögerungsausgang auf. Jede der D Zusatzverzö gerungseinrichtungen weist einen Zusatzverzögerungseingang und einen Zu satzverzögerungsausgang auf. Der Multiplexer weist 2-D Multiplexereingän ge und einen Multiplexerausgang auf. Die Anzahl der Multiplexereingänge ist demnach doppelt so hoch wie die Anzahl der Demultiplexerausgänge. Bei jeder der D Verzögerungseinrichtungen sind zum einen der Verzöge rungseingang und einer der D Demultiplexerausgänge miteinander über einen Zufuhrungssignalpfad und zum anderen der Verzögerungsausgang und einer der 2-D Multiplexereingänge miteinander über einen Verzögerungssi gnalpfad verbunden. Bei jeder der D Zusatzverzögerungseinrichtungen sind zum einen der Zusatzverzögerungseingang mit einem der Verzögerungssi gnalpfade und zum anderen der Zusatzverzögerungsausgang und einer der 2-D Multiplexereingänge miteinander über einen Zusatzverzögerungssignal pfad verbunden. Die einzelnen Zuführungssignalpfade sind separat voneinan- der, also nicht miteinander verbunden. Gleiches gilt für die einzelnen Verzö gerungssignalpfade und auch für die Zusatzverzögerungssignalpfade.

Der Demultiplexer ist ausgebildet, einen Datenwörter aufweisenden Ein gangsdatenwortstrom mit einer Außenübertragungsrate von S am Demulti- plexereingang in D miteinander verschachtelte Paralleldatenwortströme mit einer Innenübertragungsrate von jeweils P = S/D aufzuteilen und diese an den D Demultiplexerausgängen auszugeben. Ein Datenwortstrom wie der Eingangsdatenwortstrom oder jeder der Paralleldatenwortströme weist seriell aufeinander folgende Datenwörter auf. Die zeitliche Abfolge der Datenwör- ter ist demnach sequenziell. Ein Datenwort weist allgemein ein oder mehrere Bit als Informationsträger auf. Zum Beispiel weist ein Datenwort 10 Bit auf. Während die Übertragung der Datenwörter also zeitlich aufeinanderfolgend erfolgt, erfolgt die Übertragung der Bits eines Datenworts für gewöhnlich gleichzeitig, also parallel. Signalpfade wie der Zuführungssignalpfad, der Verzögerungssignalpfad und der Zusatzverzögerungssignalpfad sind entspre chend zur Übertragung von Datenworten ausgebildet.

Jeder der D Verzögerungseinrichtungen ist ein Weiterleitungsverzögerungs faktor m e o vorgebbar und jede der D Verzögerungseinrichtungen ist aus gebildet, jedes Datenwort im jeweiligen Paralleldatenwortstrom am Verzöge- rungseingang um eine Weiterleitungsverzögerungszeit At _m = m/P zu verzö gern und das verzögerte Datenwort am Verzögerungsausgang auszugeben. Eine Verzögerungseinrichtung verzögert demnach alle Datenwörter in einem am Verzögerungseingang anliegenden Datenwortstrom, sodass am Verzöge rungsausgang der Verzögerungseinrichtung ein Datenwortstrom anliegt, der gegenüber dem Datenwortstrom am Verzögerungseingang um die Weiterlei tungsverzögerungszeit At _m verzögert, aber im Übrigen mit diesem identisch ist. Die Weiterleitungsverzögerungszeit ist bei allen D Verzögerungseinrich tungen identisch, m ist dabei eine ganze Zahl größer oder gleich 0.

Jede der D Zusatzverzögerungseinrichtungen ist ausgebildet, jedes Daten- wort im jeweiligen verzögerten Paralleldatenwortstrom am Zusatzverzöge rungseingang um eine Zusatzverzögerungszeit von At _z = 1/P zu verzögern und das zusätzlich verzögerte Datenwort am Zusatzverzögerungsausgang auszugeben. Eine Zusatzverzögerungseinrichtung verzögert demnach alle Datenwörter in einem am Zusatzverzögerungseingang anliegenden Daten- wortstrom, sodass am Zusatzverzögerungsausgang der Zusatzverzögerungs- einrichtung ein Datenwortstrom anliegt, der gegenüber dem Datenwortstrom am Zusatzverzögerungseingang um die Zusatzverzögerungszeit At _z verzö gert, aber im Übrigen mit diesem identisch ist.

Der Steuerungseinrichtung ist ein Ausgabeverzögerungsfaktor n e o vor- gebbar. Weiter ist sie ausgebildet, aus einem vorgegebenen Ausgabeverzöge rungsfaktor n den Weiterleitungsverzögerungsfaktor m zu bestimmen und diesen den D Verzögerungseinrichtungen vorzugeben. Darüber hinaus ist sie ausgebildet, den Multiplexer derart anzusteuem, dass ein Ausgangsdaten wortstrom am Multiplexerausgang ausgegeben wird, der dem Eingangsdaten- wortstrom mit einer zeitlichen Verzögerung von At _ü = n/S entspricht n ist dabei eine ganze Zahl größer oder gleich 0. Demnach ist die Steuerungsein richtung ausgebildet, den Multiplexer derart anzusteuem, dass aus den Datenwörtem in den an den 2 · D Multiplexereingängen anliegenden verzö gerten Datenwortströmen der Ausgangsdatenwortstrom zusammengesetzt wird.

Die erfindungsgemäße Signalverzögerungsvorrichtung hat den Vorteil, dass bei Beibehaltung eines Arbeitstakts f eines ICs, in welchem die Verzöge rungseinrichtungen und Zusatzverzögerungseinrichtungen realisiert sind, die Abstandsauflösung um den Faktor D im Vergleich zu aus dem Stand der Technik bekannten Signalverzögerungsvorrichtungen vergrößert ist. Ledig lich der Demultiplexer und der Multiplexer müssen für die Außenübertra gungsrate ausgebildet sein. Vorzugsweise ist zumindest eine der Verzöge rungseinrichtungen und/oder eine der Zusatzverzögerungseinrichtungen in einem FPGA realisiert. Besonders vorteilhaft ist die Realisierung der Signal- Verzögerungsvorrichtung in einem FPGA, da dieses im Vergleich zu anderen ICs kostengünstig und rekonfiguierbar ist. Vorzugsweise umfast diese Reali sierung auch den Demultiplexer und Multiplexer.

Für die Anzahl D = 2 und einer Außenübertragungsrate von S = 1 GS/s er gibt sich das Folgende: Die Signalverzögerungsvorrichtung weist 2 Verzöge- mngseinrichtungen und 2 Zusatzverzögerungseinrichtungen auf. Der Demul tiplexer weist 2 Demultiplexerausgänge auf und der Multiplexer 4 Multiple xereingänge. Die Außenübertragungsrate von S = 1 GS/s bedeutet, dass ein Datenwortstrom mit einer Anzahl von 1 Milliarde Datenwörtem pro Sekunde übertragen wird. Die Innenübertragungsrate ist P = S/D = (lGS/s)/2 = 500 MS/s. Es gibt insgesamt 2 Paralleldatenwortströme. Die Innenübertragungs- rate wird zum Beispiel mit einem FPGA realisiert, der einen Arbeitstakt von f _A = 500 MHz aufweist, sodass die Innenübertragungsrate von P = 500 GS/s umgesetzt ist.

In einer Ausgestaltung der ersten Alternative der erfindungsgemäßen Signal- Verzögerungsvorrichtung ist vorgesehen, dass die Steuerungseinrichtung aus gebildet ist, den Weiterleitungsverzögerungsfaktor gemäß m = n/D zu be stimmen. Demnach ist m die größte ganze Zahl, die kleiner oder gleich n/D ist.

In einer weiteren Ausgestaltung der Signalverzögerungsvorrichtung ist vor- gesehen, dass zumindest eine der D Zusatzverzögerungseinrichtungen einen Arbeitstakt von f _P = S/D aufweist. Vorzugsweise entspricht der Arbeitstakt f _P dem Arbeitstakt f _A des ICs.

In einer weiteren Ausgestaltung der ersten Alternative ist vorgesehen, dass zumindest eine der Zusatzverzögerungseinrichtungen eine Verzögerungslei- tung ist.

In einer weiteren Ausgestaltung der ersten Alternative ist vorgesehen, dass zumindest eine der Zusatzverzögerungseinrichtungen ein Flipflop ist, vor zugsweise ein D-Flipflop ist.

Die Aufgabe ist in einer zweiten Alternative durch eine Signalverzögerungs- Vorrichtung gemäß Patentanspruch 7 gelöst.

Diese erfindungsgemäße Signalverzögerungsvorrichtung zur Simulation von räumlichen Abständen bei auf elektromagnetischen Wellen basierenden Ab standsmessgeräten weist einen Demultiplexer, D G Verzögerungseinrich tungen, einen Multiplexer und eine Steuerungseinrichtung auf. Der Demultiplexer weist einen Demultiplexereingang und D Demultiplexer ausgänge auf. Jede der D Verzögerungseinrichtungen weist einen Verzöge rungseingang und einen Verzögerungsausgang auf. Der Multiplexer weist D Multiplexereingänge und einen Multiplexerausgang auf. Die Anzahl der Multiplexereingänge ist demnach so hoch wie die Anzahl der Demultiplexer- ausgänge.

Bei jeder der D Verzögerungseinrichtungen sind zum einen der Verzöge rungseingang und einer der D Demultiplexerausgänge miteinander über einen Zuführungssignalpfad und zum anderen der Verzögerungsausgang und einer der D Multiplexereingänge miteinander über einen Verzögerungssignal pfad verbunden. Die einzelnen Zufuhrungssignalpfade sind separat voneinan der, also nicht miteinander verbunden. Gleiches gilt auch für die einzelnen Verzögerungssignalpfade.

Der Demultiplexer ist ausgebildet, einen Datenwörter aufweisenden Ein gangsdatenwortstrom mit einer Außenübertragungsrate von S am Demulti plexereingang in D miteinander verschachtelte Paralleldatenwortströme mit einer Innenübertragungsrate von jeweils P = S/D aufzuteilen und diese an den D Demultiplexerausgängen auszugeben.

Jeder der D Verzögerungseinrichtungen ist ein separater Weiterleitungsverzö gerungsfaktor m _d G o mit d G < D vorgebbar und jede der D Verzöge rungseinrichtungen ist ausgebildet, jedes Datenwort im jeweiligen Parallelda tenwortstrom am Verzögerungseingang um eine separate Weiterleitungsver- zögerungszeit At _m,d = m _d /P zu verzögern und das verzögerte Datenwort am Verzögerungsausgang auszugeben. Die Weiterleitungsverzögerungszeit kann somit zwischen den D Verzögerungseinrichtungen verschieden sein.

Der Steuerungseinrichtung ist ein Ausgabeverzögerungsfaktor n G ₀ vor gebbar. Weiter ist sie ausgebildet, aus einem vorgegebenen Ausgabeverzöge- rungsfaktor n die separaten Weiterleitungsverzögerungsfaktoren m _d zu be stimmen und diese den D einstellbaren Verzögerungseinrichtungen vorzuge ben. Darüber hinaus ist sie ausgebildet, den Multiplexer derart anzusteuem, dass ein Ausgangsdatenwortstrom am Multiplexerausgang ausgegeben wird, der dem Eingangsdatenwortstrom mit einer zeitlichen Verzögerung von At _D = n/S entspricht. Demnach ist die Steuerungseinrichtung ausgebildet, den Mul tiplexer derart anzusteuem, dass aus den Datenwörtem in den an den D Mul tiplexereingängen anliegenden verzögerten Datenwortströmen der Ausgangs datenwortstrom zusammengesetzt wird.

Auch diese erfindungsgemäße Signalverzögerungsvorrichtung hat den Vor- teil, dass bei Beibehaltung eines Arbeitstakts f _A eines ICs, in welchem die Verzögerungseinrichtungen realisiert sind, die Abstandsauflösung um den Faktor D im Vergleich zu aus dem Stand der Technik bekannten Signalverzö gerungsvorrichtungen vergrößert ist. Lediglich der Demultiplexer und der Multiplexer müssen für die Außenübertragungsrate ausgebildet sein. Vor- zugsweise ist zumindest eine der Verzögerungseinrichtungen in einem FPGA realisiert. Besonders vorteilhaft ist die Realisierung der Signalverzögerungsvorrichtung in einem FPGA, da dieses im Vergleich zu anderen ICs kostengünstig und rekonfiguierbar ist. Vorzugsweise umfasst diese Realisierung auch den Demultiplexer und Multiplexer. Im Gegensatz zur ersten Alternative weist die zweite Alternative keine Zu satzverzögerungseinrichtungen auf und sind stattdessen den Verzögerungs einrichtungen separate Weiterleitungsverzögerungsfaktoren vorgebbar. Zu den Vorteilen der zweiten gegenüber der ersten Alternative gehören das Feh len von Zusatzverzögerungseinrichtungen und die Halbierung der Multiple- xereingänge. Zu den Nachteilen der zweiten gegenüber der ersten Alternative gehört die Ausgestaltung der Verzögerungseinrichtungen und der Steue rungseinrichtung, sodass separate Weiterleitungsverzögerungsfaktoren für je de der Verzögerungseinrichtung vorgebbar sind. Im Übrigen gelten die Aus führungen zur ersten Alternative für die zweite entsprechend und umgekehrt. Beiden alternativen Signalverzögerungs Vorrichtungen liegt jedoch dieselbe Idee zugrunde. Und zwar wird bei Beibehaltung eines Arbeitstakts f _A eines ICs, in welchem die Verzögerungseinrichtungen und gegebenenfalls auch die Zusatzverzögerungseinrichtungen realisiert sind, die Abstandsauflösung um den Faktor D im Vergleich zu aus dem Stand der Technik bekannten Signal- Verzögerungsvorrichtungen erhöht. Lediglich der Demultiplexer und der Multiplexer müssen für die Außenübertragungsrate ausgebildet sein.

In einer Ausgestaltung der zweiten Alternative der erfindungsgemäßen Signalverzögerungsvorrichtung ist vorgesehen, dass die Steuerungseinrichtung ausgebildet ist, die separaten Weiterleitungsverzögerungsfaktoren gemäß m _d = (n+d-l)/D mit d G < D zu bestimmen.

In einer Ausgestaltung einer der erfindungsgemäßen Signalverzögerungsvorrichtungen ist vorgesehen, dass die Außenübertragungsrate S > 2 GS/s, vorzugsweise S > 2,5 GS/s ist. In einer weiteren Ausgestaltung ist D = 2, vorzugsweise D = 8, besonders vorzugsweise D = 4. Wenn die Außenübertra- gungsrate S > 2,5 GS/s und D = 4 sind, dann ist die Innenübertragungsrate P = S/D = (2,5 GS/s)/4 = 625 MS/s. Diese Innenübertragungsrate ist durch ICs realisierbar, die mit einem Arbeitstakt von 625 MHz arbeiten. Zum Beispiel stehen FPGAs mit einem solchen Arbeitstakt zur Verfügung. In einer weiteren Ausgestaltung ist vorgesehen, dass der Demultiplexer und/oder der Multiplexer einen der Außenübertragungsrate S entsprechenden Arbeitstakt fs aufweisen bzw. aufweist. Wenn die Außenübertragungsrate S = 2,5 GS/s beträgt, dann beträgt der Arbeitstakt von Demultiplexer und/oder Multiplexer fs = 2,5 GHz.

In einer weiteren Ausgestaltung ist vorgesehen, dass zumindest eine der D Verzögerungseinrichtungen den Arbeitstakt von f _P = S/D aufweist. Vorzugs weise entspricht der Arbeitstakt f _P dem Arbeitstakt f _A des ICs.

In einer weiteren Ausgestaltung ist vorgesehen, dass zumindest eine der Ver- Zögerungseinrichtungen eine Verzögerungsleitung ist.

In einer weiteren Ausgestaltung ist vorgesehen, dass die Signalverzögerungs vorrichtung zur Simulation von Abständen bei auf Radar oder Lidar basie renden Abstandsmessgeräten ausgebildet ist.

Die aufgezeigte Aufgabe ist weiterhin auch durch eine Simulatorvorrichtung gemäß Patentanspruch 16 gelöst.

Bei dieser Simulatorvorrichtung ist die Signalverzögerungsvorrichtung der Simulatorvorrichtung wie zuvor beschrieben ausgebildet.

In einer ersten Ausgestaltung der erfindungsgemäßen Simulatorvorrichtung ist vorgesehen, dass die Simulatorvorrichtung eine einzige Antenne sowohl zum Senden als auch Empfangen aufweist.

In einer weiteren Ausgestaltung der Simulatorvorrichtung ist vorgesehen, dass die Simulatorvorrichtung zur Simulation von Abständen bei auf Radar oder Lidar basierenden Abstandsmessgeräten ausgebildet ist.

Im Einzelnen ist eine Vielzahl von Möglichkeiten gegeben, die Signalverzö- gerungseinrichtungen und die Simulatorvorrichtung auszugestalten und wei terzubilden. Dazu wird verwiesen sowohl auf die den Patentansprüchen 1, 7 und 16 nachgeordneten Patentansprüche als auch auf die nachfolgende Be schreibung eines bevorzugten Ausführungsbeispiels einer Simulatorvorrich tung mit einer Signalverzögerungseinrichtung in Verbindung mit der Zeich- nung. In der Zeichnung zeigt abstrahiert

Fig. 1 ein Ausführungsbeispiel einer Simulatorvorrichtung, Fig. 2 ein erstes Ausführungsbeispiel einer Signalverzögerungseinrich- tung,

Fig. 3a-3j Datenwortströme im ersten Ausf hrungsbeispiel für n = 4,

Fig. 4a-4j Datenwortströme im ersten Ausführungsbeispiel für n = 5, Fig. 5 ein zweites Ausführungsbeispiel einer Signalverzögerungseinrich- tung,

Fig. 6a-6f Datenwortströme im zweiten Ausführungsbeispiel für n = 4 und

Fig. 7a-7f Datenwortströme im zweiten Ausführungsbeispiel für n = 5.

Fig. 1 zeigt in einem Blockdiagramm ein Ausführungsbeispiel einer Simula- torvorrichtung 1. Die Simulatorvorrichtung 1 weist einen Empfänger 2, einen Analog-Digital-Umsetzer 3, eine Signalverzögerungsvorrichtung 4, einen Di gital-Analog-Umsetzer 5, einen Sender 6 und eine Antenne 7 auf. Die Simu latorvorrichtung 1 ist Teil eines nicht dargestellten Simulators zur Erprobung eines Abstandsmessgeräts 8. Das Abstandsmessgerät 8 ist ein Radarabstandsmessgerät, welches mit Si gnalen in einem Frequenzbereich um eine Frequenz von 77 GHz arbeitet. Das Abstandsmessgerät 8 bestimmt im Betrieb außerhalb eines Simulators einen Abstand zwischen dem Abstandsmessgerät 8 und einem Objekt aus einer Gesamtlaufzeit eines Signals. Zur Gesamtlaufzeit des Signals tragen insbesondere eine Laufzeit eines Messsignals vom Abstandsmessgerät 8 zu dem Objekt und eine Laufzeit eines am Objekt reflektierten Echosignals zu rück zum Abstandsmessgerät 8 bei.

In der Simulatorvorrichtung 1 ist der Empfänger 2 ausgebildet, ein vom Ab standsmessgerät 8 abgestrahltes Messsignal in Form von ersten elektroma- gnetischen Wellen 9 über die Antenne 7 zu empfangen, abwärtszumischen und dem Analog-Digital-Umsetzer 3 zuzuführen. Der Analog-Digital-Umset zer 3 ist ausgebildet, das abwärtsgemischte Messsignal in einen Datenwort strom umzusetzen und der Signalverzögerungsvorrichtung 4 zuzuführen. Die Signalverzögerungsvorrichtung 4 ist ausgebildet, den Datenwortstrom um At zu verzögern und den verzögerten Datenwortstrom dem Digital-Analog-Um setzer 5 zuzuführen. Durch die Ausbildung der Signalverzögerungsvorrich tung 4, den Datenwortstrom zu verzögern, ist sie zur Simulation von räumli- chen Abständen ausgebildet. Gleiches gilt somit auch für die Simulatorvor richtung 1. Der Digital-Analog-Umsetzer 5 ist ausgebildet, den verzögerten Datenwortstrom in ein Echosignal umzusetzen und dem Sender 6 zuzufüh- ren. Der Sender 6 ist ausgebildet, das Echosignal aufwärtszumischen und in Form von zweiten elektromagnetische Wellen 10 zurück zum Abstandsmess gerät 8 abzustrahlen.

Die Simulatorvorrichtung 1 erzeugt somit aus dem empfangenen Messsignal ein Echosignal mit einer Verzögerung At und strahlt dieses zurück zum Ab standsmessgerät 8 ab. Das Echosignal wird vom Abstandsmessgerät 8 emp- fangen und bei der Auswertung von Messsignal und Echosignal durch das Abstandsmessgerät 8 erhöht die von der Signalverzögerungsvorrichtung 4 hinzugefügte Verzögerung At die Gesamtlaufzeit. Die von der Signalverzöge rungsvorrichtung 4 erzeugte Verzögerung At erscheint dem Abstandsmessge rät 8 als eine Laufzeit, weshalb durch Einstellung der Verzögerung At ein Abstand Ad zwischen dem Abstandsmessgerät 8 und einem simulierten Ob jekt einstellbar ist. Aufgrund der Integration der Abstandsinformation in die elektromagnetischen Wellen 10 handelt es sich bei dem Simulator um ein OTA-Gerät.

Die Signalverzögerungsvorrichtung 4 ist auf verschiedene Weisen realisier- bar. Fig. 2 zeigt ein erstes Ausführungsbeispiel der Signalverzögerungsvor- richtung 4 und Fig. 5 ein zweites Ausführungsbeispiel.

Das in Fig. 2 dargestellte erste Ausführungsbeispiel der Signalverzögerungs vorrichtung 4 weist einen Demultiplexer 11, 4 Verzögerungseinrichtungen 12a-12d, 4 Zusatzverzögerungseinrichtungen 13a-13d, einen Multiplexer 14 und eine Steuerungseinrichtung 15 auf. Demnach ist in diesem Ausführungs beispiel D = 4. Die 4 Verzögerungseinrichtungen 12a-12d, die 4 Zusatzverzö gerungseinrichtungen 13a-13d und die Steuerungseinrichtung 15 sind in einem FPGA realisiert.

Der Demultiplexer 11 weist einen Demultiplexereingang 16 und 4 Demulti- plexerausgänge 17a-17d auf. Jede der 4 Verzögerungseinrichtungen 12a-12d weist einen Verzögerungseingang 18a-18d und einen Verzögerungsausgang 19a-19d auf. Jede der 4 Zusatzverzögerungseinrichtungen 13a-13d weist einen Zusatzverzögerungseingang 20a-20d und einen Zusatzverzögerungs ausgang 21a-21d auf. Der Multiplexer 14 weist 8 Multiplexereingänge 22a- 22h und einen Multiplexerausgang 23 auf. Die Anzahl der Multiplexerein- gänge 22a-22h ist demnach doppelt so hoch wie die Anzahl der Demultiple xerausgänge 17a-17d.

Bei jeder der 4 Verzögerungseinrichtungen 12a-12d sind zum einen der Ver zögerungseingang 18a-18d und einer der 4 Demultiplexerausgänge 17a-17d miteinander über einen Zufuhrungssignalpfad 24a-24d und zum anderen der Verzögerungsausgang 19a-19d und einer der 8 Multiplexereingänge 22a-22h miteinander über einen Verzögerungssignalpfad 25a-25d verbunden. Bei je der der 4 Zusatzverzögerungseinrichtungen 13a-13d sind zum einen der Zu satzverzögerungseingang 20a-20d mit einem der Verzögrungssignalpfade 25a-25d und zum anderen der Zusatzverzögerungsausgang 21a-21d und einer der 8 Multiplexereingänge 22a-22h miteinander über einen Zusatzver zögerungssignalpfad 26a-26d verbunden. Die einzelnen Zufuhrungssignal- pfade 24a-24d sind separat voneinander, also nicht miteinander verbunden. Gleiches gilt für die einzelnen Verzögerungssignalpfade 25a-25d und auch für die Zusatzverzögerungssignalpfade 26a-26d.

Der Demultiplexer 11 ist ausgebildet, einen Datenwörter aufweisenden Ein gangsdatenwortstrom (ao, ai, a ₂ , a ₃ , a ₄ , as, ae, a ₇ , a , a ₉ , aio, an, ...) mit einer Außenübertragungsrate von S = 2,5 GS/s am Demultiplexereingang 16 in 4 miteinander verschachtelte Paralleldatenwortströme (ao, a ₄ , a ₈ , ...) und (ai, a ₅ , a ₉ , ...) und (a ₂ , a ₆ , ai ₀ , ...) und (a ₃ , a ₇ , an, ...) mit einer Innenübertragungsrate von jeweils P = S/D = (2,5 GS/s)/4 = 625 MS/s aufzuteilen und diese an den 4 Demultiplexerausgängen 17a-17d auszugeben. In den Datenwortströmen weist jedes Datenwort 10 Bit auf.

Jeder der 4 Verzögerungseinrichtungen 12a-12d ist ein Weiterleitungsverzö- gerungsfaktor m E ₀ vorgebbar und jede der 4 Verzögerungseinrichtungen 12a-12d ist ausgebildet, jedes Datenwort im jeweiligen Paralleldatenwort strom am Verzögerungseingang 18a-18d um eine Weiterleitungsverzöge rungszeit At _m = m/P = m/(625 MS/s) = m 1,6 ns zu verzögern und das ver zögerte Datenwort am Verzögerungsausgang 19a-19d auszugeben. Die Wei- terleitungsverzögerungszeit ist bei allen 4 Verzögerungseinrichtungen 12a- 12d identisch.

Jede der 4 Zusatzverzögerungseinrichtungen 13a-13d ist ausgebildet, jedes Datenwort im jeweiligen verzögerten Paralleldatenwortstrom am Zusatzver zögerungseingang 20a-20d um eine Zusatzverzögerungszeit von At _z = 1/P = 1/(625 MS/s) = 1,6 ns zu verzögern und das zusätzlich verzögerte Datenwort am Zusatzverzögerungsausgang 21a-21d auszugeben.

Der Steuerungseinrichtung 15 ist ein Ausgabeverzögerungsfaktor n G ₀ vor- gebbar. Sie ist ausgebildet, aus einem vorgegebenen Ausgabeverzögerungs- faktor n den Weiterleitungsverzögerungsfaktor m zu bestimmen und diesen den 4 Verzögerungseinrichtungen 12a-12d vorzugeben. Darüber hinaus ist sie ausgebildet, den Multiplexer 14 derart anzusteuem, dass ein Ausgangs datenwortstrom am Multiplexerausgang 23 ausgegeben wird, der dem Ein gangsdatenwortstrom mit einer zeitlichen Verzögerung von At = n/S = n/(2,5 GS/s) = n · 0,4 ns entspricht. Dazu ist die Steuerungseinrichtung 15 ausgebil det, den Weiterleitungsverzögerungsfaktor gemäß m = n/4 zu bestimmen. Somit ergibt sich für m als Funktion von n:

Fig. 3a-3j und 4a-4j zeigen Datenwortströme an bestimmten Stellen in der Signalverzögerungsvorrichtung 4 gemäß dem ersten Ausführungsbeispiel und veranschaulichen die Ansteuerung des Multiplexers 14 durch die Steue rungseinrichtung 15, sodass am Multiplexerausgang 23 ein gegenüber dem Datenwortstrom am Demultiplexereingang 16 um At verzögerter Datenwort strom anliegt.

Fig. 3a- 3j zeigen die Datenwortströme über der Zeit für n = 4. Demnach sind m = 1, At _m = m/P = 1/(625 MS/s) = 1,6 ns und At = n/S = 4 · 0,4 ns = 1,6 ns. Die Zeitachsen der Fig. 3a-3j sind synchron zueinander. Fig. 3a zeigt den Datenwortstrom am Demultiplexereingang 16, Fig. 3b am Multiplexereingang 22a, Fig. 3c am Multiplexereingang 22b, Fig. 3d am

Multiplexereingang 22c, Fig. 3e am Multiplexereingang 22d, Fig. 3f am

Multiplexereingang 22e, Fig. 3g am Multiplexereingang 22f, Fig. 3h am

Multiplexereingang 22g, Fig. 3i am Multiplexereingang 22h und Fig. 3j am Multiplexerausgang 23.

Während die Datenwortströme am Demultiplexereingang 16 und am Multi plexerausgang 23 die Außenübertragungsrate S = 2,5 GS/s aufweisen, wei sen die Datenwortströme zwischen den Demultiplexerausgängen 17a-17d und den Multiplexereingängen 22a-22h die Innenübertragungsrate P = 625 MS/s auf.

Die senkrechten Pfeile, welche von den Datenwortströmen in den Fig. 3b-3i zu dem Datenwortstrom in Fig. 3j verlaufen, symbolisieren die Ansteuerung des Multiplexers 14 durch Steuerungseinrichtung 15.

Fig. 4a-4j zeigen die Datenwortströme für n = 5. Demnach ist At = n/S = 5 · 0,4 ns = 2,0 ns und ist weiterhin m = 1. Die Datenwortströme in den Fig. 4a-

4i sind identisch mit denen in den Fig. 3a-3i. Nur der in Fig. 4j dargestellte Datenwortstrom ist gegenüber dem in 3j dargestellten Datenwortstrom um weitere 0,4 ns verzögert. Hier zeigt sich auch die Notwendigkeit der Zusatz verzögerungseinrichtungen 13a-13d. Die Datenworte a ₃ und a ₇ werden von diesen zur richtigen Zeit zur Verfügung gestellt, da die Verzögerungseinrich tungen 12a-12d bereits die nächsten Datenworte a ₇ und an bereitstellen.

Das in Fig. 5 dargestellte zweite Ausfuhrungsbeispiel der Signalverzöge rungsvorrichtung 4 weist einen Demultiplexer 11, 4 Verzögerungseinrichtun- gen 12a-12d, einen Multiplexer 14 und eine Steuerungseinrichtung 15 auf. Demnach ist in diesem Ausführungsbeispiel D = 4. Die 4 Verzögerungseinrichtungen 12a-12d und die Steuerungseinrichtung 15 sind in einem FPGA realisiert. Der Demultiplexer 11 weist einen Demultiplexereingang 16 und 4 Demultiplexerausgänge 17a-17d auf. Jede der 4 Verzögerungseinrichtungen 12a-12d weist einen Verzögerungseingang 18a-18d und einen Verzögerungsausgang 19a-19d auf. Der Multiplexer 14 weist 4 Multiplexereingänge 22a-22d und einen Multiplexerausgang 23 auf. Die Anzahl der Multiplexereingänge 22a- 22d ist demnach so hoch wie die Anzahl der Demultiplexerausgänge Hand.

Bei jeder der 4 Verzögerungseinrichtungen 12a-12d sind zum einen der Verzögerungseingang 18a-18d und einer der 4 Demultiplexerausgänge 17a-17d miteinander über einen Zuführungssignalpfad 24a-24d und zum anderen der Verzögerungsausgang 19a-19d und einer der 4 Multiplexereingänge 22a-22d miteinander über einen Verzögerungssignalpfad 25a-25d verbunden. Die einzelnen Zuführungssignalpfade 24a-24d sind separat voneinander, also nicht miteinander verbunden. Gleiches gilt auch für die einzelnen Verzögerungssignalpfade 25a-25d. Der Demultiplexer 11 ist ausgebildet, einen Datenwörter aufweisenden Eingangsdatenwortstrom (ao, ai, a ₂ , a ₃ , su, a ₅ , ae, a ₇ , a§, a ₉ , aio, an, ...) mit einer Außenübertragungsrate von S = 2,5 GS/s am Demultiplexereingang 16 in 4 miteinander verschachtelte Paralleldatenwortströme (ao, a ₄ , as, ...) und (ai, a ₅ , a ₉ , ...) und (a ₂ , a ₆ , aio, ...) und a ₇ , an, ...) mit einer Innenübertragungsrate von jeweils P = S/D = (2,5 GS/s)/4 = 625 MS/s aufzuteilen und diese an den 4 Demultiplexerausgängen 17a-17d auszugeben. In den Datenwortströmen weist jedes Datenwort 10 Bit auf.

Jeder der 4 Verzögerungseinrichtungen 12a-12d ist ein separater Weiterleitungsverzögerungsfaktor m _<j G 0 mit d e < 4 vorgebbar und jede der 4 Verzögerungseinrichtungen 12a-12d ist ausgebildet, jedes Datenwort im jeweiligen Paralleldatenwortstrom am Verzögerungseingang 18a-18d um eine separate Weiterleitungsverzögerungszeit At _m,d = ni _d /P = ni _d /(625 MS/s) zu verzögern und das verzögerte Datenwort am Verzögerungsausgang 19a-19d auszugeben. Die Weiterleitungsverzögerungszeit kann somit zwischen den 4 Verzögerungseinrichtungen 12a-12d verschieden sein. Der Steuerungseinrichtung 15 ist ein Ausgabeverzögerungsfaktor n £ ₀ vor- gebbar. Die ist ausgebildet, aus einem vorgegebenen Ausgabeverzögerungs faktor n die separaten Weiterleitungsverzögerungsfaktoren m _d zu bestimmen und diese den 4 einstellbaren Verzögerungseinrichtungen 12a-12d vorzuge- ben. Darüber hinaus ist sie ausgebildet, den Multiplexer 14 derart anzusteu- em, dass ein Ausgangsdatenwortstrom am Multiplexerausgang 23 ausgege ben wird, der dem Eingangsdatenwortstrom mit einer zeitlichen Verzögerung von At = n/S = n/(2,5 GS/s) = n · 0,4 ns entspricht. Dazu ist die Steuerungs einrichtung ausgebildet, die Weiterleitungsverzögerungsfaktoren gemäß m _d = (n+d-l)/4 mit d e < 4 zu bestimmen. Somit ergibt sich für m _d als Funk tion von n:

Fig. 6a-6f und 7a-7f zeigen Datenwortströme an bestimmten Stellen in der Signalverzögerungsvorrichtung 4 gemäß dem zweiten Ausführungsbeispiel und veranschaulichen die Ansteuerung des Multiplexers 14 durch die Steue- rungseinrichtung 15, sodass am Multiplexerausgang 23 ein gegenüber dem Datenwortstrom am Demultiplexereingang 16 um At verzögerter Datenwort strom anliegt.

Fig. 6a-6f zeigen die Datenwortströme über der Zeit für n = 4. Demnach sind mi = m ₂ = m ₃ = n = 1, At _m,i = At _m,2 = At _m,3 = At _m>4 = 1,6 ns und At = n/S = 4 · 0,4 ns = 1,6 ns. Die Zeitachsen der Fig. 6a-6f sind synchron zueinander.

Fig. 6a zeigt den Datenwortstrom am Demultiplexereingang 16, Fig. 6b am Multiplexereingang 22a, Fig. 6c am Multiplexereingang 22b, Fig. 6d am Multiplexereingang 22c, Fig. 6e am Multiplexereingang 22d und Fig. 6f am Multiplexerausgang 23.

Während die Datenwortströme am Demultiplexereingang 16 und am Multi plexerausgang 23 die Außenübertragungsrate S = 2,5 GS/s aufweisen weisen die Datenwortströme zwischen den Demultiplexerausgängen 17a-17d und den Multiplexereingängen 22a-22h die Innenübertragungsrate P = 625 MS/s auf.

Die senkrechten Pfeile, welche von den Datenwortströmen in den Fig. 6b-6e zu dem Datenwortstrom in Fig. 6f verlaufen, symbolisieren die Ansteuerung des Multiplexers 14 durch Steuerungseinrichtung 15.

Fig. 7a-7f zeigen die Datenwortströme für n = 5. Demnach sind mi = m ₂ = m ₃ = 1, m ₄ = 2, At _m,i = At _m,2 = At _m,3 = 1,6 ns, At _m,4 = 3,2 ns und At = n/S = 5 0,4 ns = 2,0 ns. Die Datenwortströme in den Fig. 7a-7d sind identisch mit denen in den Fig. 6a-6d. Der in fig. 6e dargestellte Datenwortstrom ist um weitere 1,6 ns verzögert, sodass die Datenworte a3 und a7 zur richtigen Zeit zur Verfügung stehen. Der in Fig. 7f dargestellte Datenwortstrom ist gegen über dem in Fig. 6f dargestellten Datenwortstrom um weitere 0,4 ns verzö gert.

Bezugszeichen

1 Simulatorvorrichtung

2 Empfänger

3 Analog-Digital-Umsetzer

4 Signalverzögerungsvorrichtung

5 Digital-Analog-Umsetzer

6 Sender

7 Antenne

8 Abstandsmessgerät

9 erste elektromagnetische Welle

10 zweite elektromagnetische Welle

11 Demultiplexer

12a-12d Verzögerungseinrichtung

13 a- 13 d Zusatzverzögerungseinrichtung

14 Multiplexer

15 Steuerungseinrichtung

16 Demultiplexereingang

17a-17d Demultiplexerausgang

18a- 18d Verzögerungseingang

19a-19d Verzögerungsausgang

20a-20d Zusatzverzögerungseingang 21a-21d Zusatzverzögerungsausgang 22a-22h Multiplexereingang

23 Multiplexerausgang

24a-24d Zufuhrungssignalpfad

25a-25d Verzögerungssignalpfad

26a-26d Zusatzverzögerungssignalpfad