本申请要求于 2012 年 12 月 11 日提交中国专利局、 申请号为 201210531488. 1、 发明名称为 "信号干扰处理方法、 装置及中继设备" 的中 国专利申请的优先权， 其全部内容通过引用结合在本申请中。 技术领域

本发明涉及通信领域， 尤其涉及一种信号干扰处理方法、 装置及中继设 备。 背景技术 在目前的基站系统中， 基站将数据通过网线发送至核心网， 但是， 在没 有有线资源或者不方便铺设线路的地方， 例如戈壁、 高山等地形， 又或者， 例如震后灾区等时间性紧迫的场景， 为基站系统铺设光纤网络不够现实， 因 此针对基站系统的无线回程技术 （Wireless Backhual ) 有效解决了上述场 景的问题。

现有技术中， 无线回程技术中用户设备 （User Equipment , 简称 UE ) 将数据发送给中继设备（Relay) , 再由 Relay发送给远端的基站， 进而由远 端的基站发送至核心网。 通常采用时分或者频分方式来避免 Relay 发送给 UE的数据和远端的基站发送给 Relay的数据之间所产生的干扰。

但是， 这种采用时分或频分的方法， 会降低频谱的使用效率。 发明内容 本发明实施例提供一种信号干扰处理方法、 装置及中继设备， 以克服现 有技术中采用时分或频分的方法避免自干扰， 造成的降低频谱使用效率的问 题。

本发明一方面， 提供一种信号干扰处理装置， 包括： 功率分配模块、 干 扰重建模块和功率合成模块；

所述功率分配模块， 用于获取第一天线待发送的第一信号， 从所述第一 信号中分离出第一设定功率的第二信号， 并将所述第二信号输入至所述干扰 重建模块；

所述干扰重建模块， 用于根据所述第二信号生成干扰抵消信号， 并将所 述干扰抵消信号输入至所述功率合成模块；

所述功率合成模块， 用于采用所述干扰抵消信号对第二天线接收的 第三 信号进行干扰抵消。

本发明第一方面的第一种可能的实现方式， 所述干扰重建模块包括： 功 率分配单元、 信号调整单元和功率合成单元；

所述功率分配单元， 用于将所述第二信号分离成第二设定功率的至 少两 路子信号， 并将所述至少两路子信号输入至所述信号调整 单元；

所述信号调整单元， 用于分别对所述子信号进行幅值调整和 /或时延调 整， 并将经过调整和 /或时延调整后的子信号输入至所述功率合成� �元； 所述功率合成单元， 用于对经过调整和 /或时延调整后的子信号进行功 率合成， 生成所述干扰抵消信号。

结合本发明第一方面的第一种可能的实现方式 ，在第二种可能的实现方 式中， 所述至少两路子信号的第二设定功率相同或不 同。

结合本发明第一方面或者第一方面的第一种可 能的实现方式或者第二 种可能的实现方式， 在第三种可能的实现方式中， 所述第一天线和第二天线 设置在所述信号干扰处理装置上； 或者， 所述第一天线和第二天线为基站天 线。

结合本发明第一方面的第三种可能的实现方式 ，在第四种可能的实现方 式中， 若所述第一天线和第二天线设置在所述信号干 扰处理装置上， 则所述 装置还包括： 至少一个接口单元；

所述接口单元， 用于输入所述第二天线接收的第三信号， 并将所述第三 信号输出至所述功率合成模块。

结合本发明第一方面的第四种可能的实现方式 ，在第五种可能的实现方 式中， 所述接口单元， 还用于输入所述功率分配模块将所述第一信号 中分离 出第一设定功率的第二信号后得到的第四信号 ， 并将所述第四信号输出至所 述第一天线；

所述第一天线， 还用于发射所述第四信号。 结合本发明第一方面的第四种可能的实现方式 或者第五种可能的实现 方式， 在第六种可能的实现方式中， 所述接口单元包括： 滤波器， 用于对所 述第一天线传输的上行信号和下行信号进行频 谱分离； 和 /或， 对所述第二 天线传输的上行信号和下行信号进行频谱分离 。

结合本发明第一方面的第六种可能的实现方式 ，在第七种可能的实现方 式中， 所述接口单元还包括： 环形器； 所述环形器， 用于对所述第一天线传 输的上行信号和下行信号进行时间分离； 和 /或， 对所述第二天线传输的上 行信号和下行信号进行时间分离。

结合第一方面的上述各种可能的实现方式， 在第九种可能的实现方式 中， 还包括： 射频单元， 用于对所述第一信号进行模数转换， 将转化为模拟 信号的第一信号输入给所述功率分配模块； 或者，

用于对所述第三信号进行模数转换，将转化为 数字信号的第三信号输入 给所述功率合成模块。

结合第一方面的上述各种可能的实现方式， 在第十种可能的实现方式 中， 还包括： 接入数字处理单元， 用于对已经干扰抵消的第三信号进行接入 处理， 将第三信号传输给基站的数字处理单元。

第二方面， 本发明提供一种中继设备， 包括如上述所述的信号干扰处理 装置和数字处理单元；

所述数字处理单元， 用于接收干扰处理装置传输的第三信号， 并对所述 第三信号进行数据包过滤处理。

第三方面、 本发明提供一种信号干扰处理方法， 包括：

获取第一天线待发送的第一信号；

从所述第一信号中分离出第一设定功率的第二 信号；

根据所述第二信号生成干扰抵消信号；

采用所述干扰抵消信号对第二天线接收的第三 信号进行干扰抵消。 在第三方面的第一种可能的实现方式中，所述 根据所述第二信号生成干 扰抵消信号， 包括：

将所述第二信号分离成第二设定功率的至少两 路子信号；

分别对所述子信号进行幅值调整和 /或时延调整； 对经过调整和 /或时延调整后的子信号进行功率合成， 生成所述干扰抵 消信号。

结合第三方面的第一种可能的实现方式， 在第二种可能的实现方式中， 所述至少两路子信号的第二设定功率相同或不 同。

本发明实施例信号干扰处理方法、装置及中继 设备，通过功率分配模块， 用于获取第一天线待发送的第一信号， 从第一信号中分离出第一设定功率的 第二信号， 并将第二信号输入至干扰重建模块， 再由干扰重建模块， 用于第 二信号生成干扰抵消信号， 并将干扰抵消信号输入至功率合成模块， 最终通 过功率合成模块，用于采用干扰抵消信号对第 二天线接收的第三信号进行干 扰抵消。 避免了第一天线发射出去的信号对于第二天线 接收到的信号的干 扰， 同时， 本实施例提供的信号干扰处理装置并没有将第 二天线接收到的信 号与第一天线待发射的信号通过时分或者频分 方式进行传输的方式， 这样避 免了采用时分或者频分的方式时， 降低频谱的使用效率。 附图说明

为了更清楚地说明本发明实施例或现有技术中 的技术方案， 下面将对实 施例或现有技术描述中所需要使用的附图作一 简单地介绍， 显而易见地， 下 面描述中的附图是本发明的一些实施例， 对于本领域普通技术人员来讲， 在 不付出创造性劳动性的前提下， 还可以根据这些附图获得其他的附图。

图 1为本发明信号干扰处理装置实施例一的结构� �意图；

图 2为一种可行的干扰重建模块实施例一的结构� �意图；

图 3为干扰重建模块实施例一的工作原理示意图� �

图 4为本发明信号干扰处理装置实施例二的结构� �意图；

图 5为本发明设置信号干扰处理装置的中继设备� �工作原理示意图； 图 6为本发明中继设备实施例一的结构示意图；

图 7为本发明中继设备实施例二的结构示意图；

图 8为本发明中继设备实施例三的结构示意图；

图 9为本发明中继设备实施例四的结构示意图；

图 10为本发明信号干扰处理方法实施例一的流程� ��

图 11为本发明生成干扰抵消信号方法实施例一的� ��程图。 具体实施方式 为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完整地描述， 显然， 所描述的实施例是本发明一部分实施例， 而不是全部的实施例。 基于 本发明中的实施例， 本领域普通技术人员在没有做出创造性劳动前 提下所获 得的所有其他实施例， 都属于本发明保护的范围。

本文中描述的技术可用于各种通信系统， 例如当前 2G， 3G通信系统和下 一代通信系统， 例如全球移动通信系统 （GSM, Global System for Mobi le communications ) ， 码分多址 ( CDMA , Code Division Multiple Access ) 系统， 时分多址 （TDMA , Time Division Multiple Access ) 系统， 宽带码 分多址 (WCDMA, Wideband Code Divi sion Multiple Access Wireless ) ， 频分多址 ( FDMA , Frequency Division Multiple Addressing) 系统， 正交 步员分多址 ( 0FDMA , Orthogonal Frequency-Division Multiple Access ) 系 统，单载波 FDMA ( SC-FDMA)系统，通用分组无线业务（GPRS , General Packet Radio Service ) 系统， 长期演进 ( LTE , Long Term Evolution ) 系统， 以 及其他此类通信系统。

图 1为本发明信号干扰处理装置实施例一的结构� �意图， 参照图 1， 该信 号干扰处理装置可以设置在中继设备上， 例如： Relay上， 或者， 还可以设 置在作为中继设备的基站上， 例如： NodeB , eNodeB等类型的基站。 而上述 中继设备具有两组天线， 该信号干扰处理装置可以用于对其中一组天线 的发 射信号对另一组天线的接收信号的干扰进行处 理。

该信号干扰处理装置包括： 功率分配模块 10、 干扰重建模块 11、 功率合 成模块 12。

功率分配模块 10， 用于获取第一天线 14待发送的第一信号， 从第一信号 中分离出第一设定功率的第二信号， 并将第二信号输入至干扰重建模块 11。

功率分配模块 10的功能可以采用功分器、 定向耦合器等器件实现。 本实 施例中， 第一天线 14和第二天线 13可以是设置在中继设备上的天线， 或者， 还可以是直接设置在该信号干扰处理装置上的 天线。第一信号为第一天线 14 待发送的信号， 第三信号为第二天线 13接收的信号。 具体的， 第一天线 14待发送的第一信号可以是上行信号， 也可是下行信 号。 如果第一信号是上行信号， 则该第一信号可以为 UE发送给中继设备， 再 由中继设备的第一天线发送给远端基站的信号 ； 如果第一信号为下行信号， 则该第一信号可以为远端基站发送给中继设备 ， 再由中继设备发送给 UE的信 号。 功率分配模块 10可以对第一信号进行功率分配， 从第一信号中分离第二 信号， 第一设定功率的具体功率值可以根据实际需求 或者经验值来设置， 此 处不做限定， 可以理解的是， 第一信号分离出第二信号后得到的信号需要保 证满足发送给 UE或者远端基站的正常需求即可。

干扰重建模块 11， 用于根据第二信号生成干扰抵消信号， 并将干扰抵消 信号输入至功率合成模块 12。

具体的， 干扰重建模块 11接收到功率分配模块 10输入的第二信号后， 干 扰重建模块 11可以采用调整幅值和 /或调整相位的方式对第二信号进行处 理， 生成干扰抵消信号。 需要说明的是， 由于第一天线 14发送的信号能够对 第二天线 13接收的信号产生干扰， 而第二天线 13接收的信号中通常混杂有第 一天线 14发送的信号， 因此， 本发明实施例中， 从第一天线 14待发送的第一 信号中分离出一定功率的第二信号来对第二天 线 13接收到的第三信号进行 干扰抵消。 而干扰重建模块 11可以通过对第二信号进行调整幅值和 /或调整 相位的处理而使得到的干扰信号的幅值和 /或相位更接近于对第二天线 13接 收到的第三信号产生干扰的信号。 可以理解的是， 干扰重建模块 11所进行的 幅值调整和 /或相位调整可以根据经验值进行。

功率合成模块 12，用于采用干扰抵消信号对第二天线 13接收的第三信号 进行干扰抵消。

功率合成模块 12的功能可以采用合路器、功分器、耦合器等� ��件来实现。 具体的， 功率合成模块 12将干扰抵消信号与第二天线 13接收的第三信号进行 功率合成， 通过干扰抵消信号将第三信号中的干扰信号抵 消， 由于抵消了干 扰， 因此， 合成后得到的信号更接近于第二天线 13理想状态下接收的信号。

需要说明的是， 第二天线 13接收的第三信号可以为上行信号或下行信 号。 如果第三信号是上行信号， 则该第三信号可以是中继设备的第二天线 13 接收的 UE发送的信号， 中继设备还可以将该第三信号经过干扰抵消后 得到的 信号发送给远端设备； 如果第三信号是下行信号， 则第三信号可以是中继设 备的第二天线 13接收的远端设备发送的信号， 中继设备还可以将该第三信号 经过干扰抵消后得到的信号发送给 UE。

可选的， 为了便于使用本发明实施例涉及的信号干扰处 理装置， 本发明 实施例涉及的第一天线和第二天线可以直接设 置在该信号干扰处理装置上， 从而可以不对现有中继设备进行任何改进， 而直接由第一天线和第二天线来 实现信号收发的功能， 这种模块化的信号干扰处理装置便于安装。

或者， 第一天线和第二天线可以为基站等中继设备上 的天线， 这样信号 干扰处理装置可以利用现有的中继设备上的天 线， 可以节约成本。

本实施例提供的信号干扰处理装置，通过功率 分配模块从第一天线待发 送的第一信号中分离出一定功率的第二信号， 并通过干扰重建模块根据该第 二信号生成干扰抵消信号， 在功率合成模块中采用干扰抵消信号对第二天 线 接收的第三信号进行干扰抵消。从而降低了第 一天线发射信号对第二天线接 收信号的干扰， 提高频谱的使用效率。

在图 1所示实施例的基础上， 图 2为一种可行的干扰重建模块实施例一的 结构示意图， 参照图 2， 干扰重建模块 11包括： 功率分配单元 110、 信号调整 单元 111、 功率合成单元 112。

功率分配单元 110， 用于将第二信号分离成第二设定功率的至少两 路子 信号， 并将至少两路子信号输入至信号调整单元 111。

在图 2所示实施例的基础上， 图 3为干扰重建模块实施例一的工作原理示 意图， 参照图 2以及 3， 功率分配单元 110可以将第二信号分离成第二设定功 率的至少两路子信号，其中，至少两路子信号 的功率可以相等也可以不相等， 此处不予限定。

信号调整单元 111， 用于分别对子信号进行幅值调整和 /或时延调整， 并 将经过调整和 /或时延调整后的子信号输入至功率合成单元 112。

具体的， 参照图 3， 信号调整单元 111可以对每一路子信号分别进行幅值 调整和 /或时延调整， 经过幅值调整和 /或时延调整后的子信号可以消除信号 干扰处理装置的自干扰信号， 也可以消除第二天线接收到的第三信号中由于 环境反射造成的多径自干扰。 需要说明的是， 信号调整单元 111调整的幅值 以及时延的调整幅度可以是固定的，也可以是 根据实际需求变化的。具体的， 幅值调整和 /或时延调整通过具体的算法进行控制， 本发明不予限定。

功率合成单元 112，用于对经过幅值调整和 /或时延调整后的子信号进行 功率合成， 生成干扰抵消信号。 功率合成单元 112将生成的干扰抵消信号发 送给图 1中的功率合成模块 12。

可选的，在第一天线和第二天线设置在信号干 扰处理装置上的实施场景 下， 信号干扰处理装置还可以进一歩包括： 至少一个接口单元。

接口单元， 用于输入第二天线接收的第三信号， 并将第三信号输出至功 率合成模块。 gp， 该接口单元作为信号干扰处理装置中第二天线 和功率合成 模块之间的接口。

该接口单元， 还用于输入功率分配模块将第一信号中分离出 第一设定功 率的第二信号后得到的第四信号， 并将第四信号输出至第一天线， 该第一天 线， 还用于发射第四信号。 gp， 该接口单元还可以作为信号干扰处理装置中 第一天线和功率分配模块之间的接口。

具体的， 第一天线和第二天线可以共用一个接口单元， 也可以分别连接 一个接口单元， 图 4为本发明信号干扰处理装置实施例二的结构� �意图， 如 图 4所示， 该实施例提供的信号干扰处理装置包括 2个接口单元， 第一天线 14 与第一接口单元 16连接， 第二天线 13与第二接口单元 15连接。 图 4所示的信 号干扰处理装置中， 带箭头黑色实线标示出一个信号的传输过程， 该信号可 以为上行信号或者下行信号， 但是对于本实施例提供的信号干扰处理装置 11， 可以同时接收上行信号和下行信号， 即第二天线 13接收下行信号的同时 也发送上行信号， 相应的第一天线 14在发送下行信号的同时也接收上行信 号。 当然， 第二天线 13也可以接收的是上行信号而发送的是下行信� ��， 则第 一天线 14进行相应调整。对于第一天线 14和第二天线 13具体发送的信号或者 接收的信号， 本实施例不予限定。 而为了能够保证上行信号与下行信号同时 传输， 本实施例引入接口单元， 其作用在于， 对上行信号和下行信号进行双 工传输。

可选的， 在信号干扰处理装置设置在一个作为中继设备 的频分双工 ( Frequency Divi sion Duplexing , 简称 FDD ) 模式的基站上时， 该信号干 扰处理装置的接入数字处理单元可以与基站的 数字处理单元通过网线连接， 该基站的数字处理单元主要用于对上行信号或 者下行信号进行过滤处理， 该 信号干扰处理装置可以接收数字处理单元输入 的经过过滤处理的上行信号 或者下行信号。 该接口单元可以包括： 滤波器， 用于对第一天线传输的上行 信号和下行信号进行频谱分离， 和 /或， 对第二天线传输的上行信号和下行 信号进行频谱分离。

在信号干扰处理装置设置在一个作为中继设备 的时分双工（Time Division Duplexing , 简称 TDD)模式的基站上时， 该信号干扰处理装置的接 入数字处理单元可以与基站的数字处理单元通 过网线连接， 此时， 接口单元 还可以包括： 环形器。 环形器用于对第一天线传输的上行信号和下行 信号进 行时间分离。 和 /或， 对第二天线传输的上行信号和下行信号进行时 间分离。

可选的， 信号干扰处理装置还可以包括接入数字处理单 元， 用于对已经 干扰抵消的第三信号进行接入处理， 将第三信号传输给基站的数字处理单 元。

具体的， 信号干扰处理装置中设置的接入数字处理单元 ， 可以通过网线 与作为中继设备的基站中的数字处理单元连接 ， 这样， 在作为中继设备的基 站上设置信号干扰处理装置过程中， 不需要再对基站内部的相关模块以及电 路进行修改升级， 简化了安装过程。 并且， 对于接入数字处理单元与作为中 继设备的现有基站一体化设置的情况， 由于现有基站集成了接入数字处理单 元的功能， 信号干扰处理装置可以不包括接入数字处理单 元。

本发明还提供了一种中继设备的实施例， 该种中继设备可以是 Relay、 NodeB, eNodeB等类型的设备， 其上设置有本发明实施例提供的信号干扰处 理装置。 本实施例以基站作为中继设备为例进行说明。 图 5为本发明设置信 号干扰处理装置的中继设备的工作原理示意图 ， 参照图 5， 该中继设备由现 有的基站和信号干扰处理装置组成，保证了远 端基站连接的核心网与 UE的之 间的通信， 并且该信号干扰处理装置与现有基站的数字处 理单元连接方便， 通过信号干扰处理装置可以根据其中一组天线 的发射信号产生干扰抵消信 号， 同过将该干扰抵消信号与另一组天线的接收信 号进行合并， 消除发射信 号对接收信号的干扰， 从而降低了第一天线发射信号对第二天线接收 信号的 干扰， 提高频谱的使用效率。

其中， 作为中继设备的基站中的数字处理单元， 用于接收干扰处理装置 传输的第三信号， 并对第三信号进行过滤处理。

具体的， 第三信号可能还有残留的干扰信号， 此时通过作为中继设备的 基站中的数字处理单元将残留的干扰信号滤除 。

本发明提供的中继设备在不同的实施场景中， 其内部结构略有不同， 以 下实施例对于不同的场景下的中继设备分别进 行说明。

图 6为本发明中继设备实施例一的结构示意图， 需要说明的是， 如图 6所 示， 其中带箭头的黑色实线为上行信号， 带箭头的黑色虚线为下行信号， 并 且上行信号和下行信号在信号干扰处理装置中 可以被分为多路上行信号和 多路下行信号， 图 6中各以上行信号和下行信号分别分为两路为� �进行说明。 在该中继设备的信号干扰处理装置上设置了第 一天线和第二天线， 第一天线 和第二天线分别可以包含一根或多根天线。本 实施例中作为中继设备的基站 采用 FDD模式传输信号。 信号干扰处理装置的接入数字处理单元 18与基站的 数字处理单元 19通过网线连接。

由于信号干扰处理装置既可以接收远端基站发 送给 UE的下行信号， 并将 该下行信号发送给 UE; 也可以接收 UE发送给远端基站的上行信号， 并将该上 行信号发送给远端基站， 所以， 图 6所示的第一天线既可以接收远端基站发 送的下行信号， 也可以向远端基站发送上行信号。 第二天线既可以接收 UE发 送的上行信号， 也可以向 UE发送下行信号。

由于本实施例中该信号干扰处理装置与作为中 继设备的 FDD模式传输的 现有基站连接， 为了对上行信号和下行信号进行双工传输， 接口单元可以包 括第一滤波器 16以及第二滤波器 15。

第一滤波器 16，用于对第一天线接收到的上行信号以及待� ��送的下行信 号进行频分传输。

第二滤波器 15，用于对第二天线接收到的下行信号以及待� ��送的上行信 号进行频分传输。

在本实施例的信号干扰处理装置， 设置了两组射频单元， 由于信号干扰 处理装置可以同时处理上行信号与下行信号， 所以一组射频单元包括： 第一 发射信号处理模块 171和第一接收信号处理模块 172， 另一组射频单元包括： 第二发射信号处理模块 173和第二接收信号处理模块 174。 当然， 第一天线与 第二天线也可以共用一组射频单元。

以第一组射频单元为例， 其中第一发射信号处理模块 171， 用于将从现 有基站中的数字处理单元 19接收到的待发送的下行信号从数字信号转化� �� 模拟信号， 并将该模拟信号传输给第三功率分配模块 103和第四功率分配模 块 104。

第一接收信号处理模块 172将第一天线接收到的上行信号从模拟信号转 化为数字信号， 并传输给数字处理单元 19进行接入处理。 具体的， 第一天线 接收到的上行信号经第一功率合成模块 121与第二功率合成模块 122将干扰 抵消信号合成后输入给第一接收信号处理模块 172。

以第二组射频单元为例。 其中第二发射信号处理模块 173， 用于将从接 入数字处理单元 18接收到的待发送的上行信号从数字信号转化� ��模拟信号， 并将该模拟信号传输给第一功率分配模块 101和第二功率分配模块 102。

第二接收信号处理模块 174将第二天线将第二天线接收到的下行信号从 模拟信号转化为数字信号， 并传输给接入数字处理单元 18进行接入处理。 具 体的， 第二天线接收到的下行信号经第三功率合成模 块 123与第四功率合成 模块 124将干扰抵消信号合成后输入给第二接收信号 处理模块 172。

下面参照图 6， 对本实施例提供的中继设备的工作原理进行说 明。

首先， 以中继设备对下行信号进行处理为例进行说明 。

第二天线接收到远端基站发送的下行信号（即 第三信号） ， 该信号为模 拟信号。 第二天线将该下行信号传输给第二滤波器 15， 由于第二天线同时还 进行上行信号的发送，所以第二滤波器 15将该下行信号与待发送的上行信号 进行分频传输处理， 并将该下行信号传输给第三功率合成模块 123和第四功 率合成模块 124。 该第三功率合成模块 123和第四功率合成模块 124分别与第 二天线接收到的一路下行信号对应。

参照图 6， 第三功率分配模块 103和第四功率分配模块 104获取第一天线 待发送的下行信号（即第一信号） ， 从该下行信号中分别分离出一路第一设 定功率的第二信号， 并将该第二信号发送给干扰重建模块 11， 干扰重建模块 11根据第二信号生成干扰抵消信号， 可选的， 干扰重建模块 11可以采用图 3 所示的技术方案获得干扰抵消信号。干扰重建 模块 11分别将干扰抵消信号输 入到第三功率合成模块 123和第四功率合成模块 124， 与第二天线接收到远端 基站发送的下行信号进行功率合成， 从而抵消第一天线发射出的信号对第二 天线接收到的信号的干扰。

经过第三功率合成模块 123和第四功率合成模块 124将干扰抵消信号合 成处理后的下行信号经过第二接收信号处理模 块 174-接入数字处理单元 18- 现有基站的数字处理单元 19-第一发射信号处理模块 171-功率分配模块 （即 第三功率分配模块 103和第四功率分配模块 104 ) -第一滤波器 16， 最终由第 一天线发送给 UE。

具体的， 下行信号经过第二接收信号处理模块 174时， 第二接收信号处 理模块 174将该下行信号从模拟信号转换为数字信号， 并输入给接入数字处 理单元 18， 接入数字处理单元 18对该下行信号进行接入处理。 接入数字处理 单元 18将完成接入处理的下行信号通过网线输入给� ��站的数字处理单元 19， 基站的数字处理单元 19对该下行信号进行相应的过滤处理。基站的� ��字处理 单元 19通过通用公共无线接口（The Common Pub l ic Radio Interface , 简 称 CRPI)将过滤处理过的下行信号传输给另一组射� ��单元中的发射信号 处理模块， 即图 6中的第一发射信号处理模块 171， 第一发射信号处理模 块 171将该下行信号从数字信号转换为模拟信号， 在该下行信号经第一发 射信号处理模块 171从数字信号转换为模拟信号传输给第三功率 分配模块 103和第四功率分配模块 104时， 第三功率分配模块 103和第四功率分配模块 104将该下行信号再进行功率分配， 分离出第一设定功率的信号 （即第二信 号）并发送给干扰重建模块 11，以便产生干扰抵消信号发送给功率合成模� ��， 即图 6中第三功率合成模块 123和第四功率合成模块 124， 以使功率合成模块 将该干扰抵消信号与第二天线之后接收到的下 行信号进行合成抵消信号干 扰。 同时， 将第三功率分配模块 103和第四功率分配模块 104分离出后得到的 下行信号 （即第四信号） 传输给第一滤波器 16， 通过第一天线发送给 UE。

需要说明的是， 在中继设备初始化阶段， 当第二天线设备接收到下行信 号时， 此时由于第一天线没有待发送的下行信号， 第三功率分配模块 103和 第四功率分配模块 104并没有获得待发送的下行信号， 所以功率合成模块 11 中没有产生干扰抵消信号， 下行信号经过第三功率合成模块 123和第四功率 合成模块 124时不做功率合成处理， 而需要等到该下行信号经过第三功率分 配模块 103和第四功率分配模块 104时， 分离出第一设定功率的信号（即第二 信号） 后， 功率合成模块 11才能根据该第二信号产生干扰抵消信号。

而本实施例处理黑色实线为上行信号的技术方 案与本实施例处理上述 下行信号的技术方案类似， 不同点在于， UE向远端基站发送的上行信号由第 一天线接收， 最终由第二天线发送。 需要说明的是， 在本实施例中， 第一天 线用于接收上行信号以及发送下行信号，第二 天线用于接收下行信号以及发 送上行信号。而将第一天线的功能与第二天线 的功能相互替换并不对本发明 提供的技术方案造成影响， 所以不予限定。

图 7为本发明中继设备实施例二的结构示意图， 其技术方案与工作原理 与本发明中继设备实施例一类似， 此处不再赘述。 需要说明的是， 如图 7所 示， 本实施例中的干扰处理装置与作为中继设备的 TDD模式传输的基站的数 字处理模块连接时， 需要在图 6基础上添加两个环形器， 即第一环形器 20和 第二环形器 21。

第一环形器 20和第二环形器 21用于对上行信号和下行信号进行时分传 输处理。

具体的，第一环形器 20和第二环形器 21用于对上行信号和下行信号进行 分离到不同的射频通道进行相应的处理。 参照图 7， 以第二环形器 21为例， 第二环形器 21分别将上行信号和下行信号分离到第二发射� ��号处理模块 173 和第二接收信号处理模块 174进行相应处理。

图 8为本发明中继设备实施例三的结构示意图， 其技术方案与工作原理 与本发明中继设备实施例一类似， 此处不再赘述。 需要说明的是， 本实施例 中的干扰处理装置与作为中继设备的 FDD模式传输的基站的数字处理模块 19 连接时， 基站上的数字处理单元 19与一组射频单元集成在一起， 该数字处理 单元 19具有了对信号进行模拟信号与数字信号相互� ��换的功能。此时需要在 图 6基础上将一组射频单元替换为第三滤波器 22与基站的数字处理单元 19连 接。 第三滤波器 22与数据处理单元 19通过网线连接，第三滤波器 22将发送给 数据处理单元的上行信号， 即图 8中带箭头黑线所示， 传输给数字处理单元 19，将数字处理单元 19传输给第三滤波器 22的下行信号传输给第三功率分配 模块 103和第四功率分配模块 104。

图 9为本发明中继设备实施例四的结构示意图， 其技术方案与工作原理 与本发明中继设备实施例一类似， 此处不再赘述。 需要说明的是， 本实施例 中的干扰处理装置与作为中继设备的 FDD模式传输的现有基站的数字处理模 块 19连接时， 基站上的数字处理单元 19与射频单元集成在一起， 并且， 接入 数字处理单元 18与射频单元集成在一起。该接入数字处理单� �� 18具有了对信 号进行模拟信号与数字信号相互转换的功能。 此时需要在图 8基础上将与接 入数字处理单元 18连接的一组射频单元替换第四滤波器 23。

因为在接入数据处理单元 18与射频单元， 具体为第二发射信号处理模块 173和第二接收信号处理模块 174集成在一起的情况下，在将信号干扰处理装 置安装到现有基站上时， 不能对射频单元的电路进行修改， 所以设置一个第 四滤波器 23与接入数据处理单元 18通过网线连接，用于接收接入数字处理单 元 18发送的上行信号， 并将该上行信号传输给第一功率分配模块 101和第二 功率分配模块 102。或者用于接收第三功率合成模块 123和第四功率合成模块 124传输的下行信号， 并将该下行信号传输给接入数字处理单元 18。

图 10为本发明信号干扰处理方法实施例一的流程� ��， 如图 10所示， 包括 如下歩骤：

歩骤 100、 获取第一天线待发送的第一信号。

具体的，信号干扰处理装置中的功率分配模块 获取第一天线待发送的第 一信号。 该第一信号可以为上行信号， 也可以为下行信号。

歩骤 101、 从第一信号中分离出第一设定功率的第二信号 。

具体的，信号干扰处理装置中的功率分配模块 从第一信号中分离出第一 设定功率的第二信号。第一设定功率的具体功 率值可以根据实际需求或者经 验值来设置， 此处不做限定， 可以理解的是， 第一信号分离出第二信号后得 到的信号需要保证满足通信的正常需求即可。

歩骤 102、 根据第二信号生成干扰抵消信号。 具体的，信号干扰处理装置中的干扰重建模块 根据第二信号生成干扰抵 消信号。

歩骤 103、采用干扰抵消信号对第二天线接收的第三 信号进行干扰抵消。 具体的，信号干扰处理装置中的功率合成模块 将干扰抵消信号与第二天 线接收的第三信号进行功率合并， 从而抵消了第一天线待发送的第一信号对 第二天线接收的第三信号的干扰。并且第三信 号也可以为上行信号或下行信 号。

需要说明的是，第一天线待发送的第一信号可 以是上行信号也可以是下 行信号， 即第一天线可以为远端基站对应接口天线， 也可以是 UE对应接口天 线， 同理， 对应的第二天线可以为 UE对应接口天线， 也可以为远端基站对应 接口天线。 并且， 对于本发明提供的方法， 可以同时处理上行信号和下行信 号。 以第一天线为远端基站对应接口天线时为例， 第一天线可以接收远端基 站发送的下行信号， 同时向远端基站发送上行信号。 对应的， 第二天线可以 接收 UE发送的上行信号， 同时向 UE发送下行信号。

本实施例提供的方法， 采用图 1提供的技术方案， 实现了类似的技术效 果， 此处不再赘述。

进一歩的， 图 11为本发明生成干扰抵消信号方法实施例一的� ��程图， 如 图 11所示， 对于歩骤 102， 可以通过如下歩骤生成干扰抵消信号：

歩骤 102a、 将第二信号分离成第二设定功率的至少两路子 信号。

具体的， 干扰重建模块中的功率分配单元将第二信号分 离成第二设定功 率的至少两路子信号。 其中， 至少两路子信号的第二设定功率相同或不同， 此处不予限定。

歩骤 102b、 分别对子信号进行幅值调整和 /或时延调整。

干扰重建模块中的信号调整单元分别对子信号 进行幅值调整和 /或时延 调整。信号调整单元可以对每一路子信号分别 进行幅值调整和 /或时延调整， 经过幅值调整和 /或时延调整后的子信号可以消除信号干扰处� �装置的自干 扰信号， 也可以消除第二天线接收到的第三信号中由于 环境反射造成的多径 自干扰。 需要说明的是， 信号调整单元调整的幅值以及时延的调整幅度 可以 是固定的， 也可以是根据实际需求变化的。 歩骤 102c、 对经过幅值调整和 /或时延调整后的子信号进行功率合成， 生成干扰抵消信号。

具体的， 干扰重建模块中的功率合成单元对经过幅值调 整和 /或时延调 整后的子信号进行功率合成， 生成干扰抵消信号。 可选的， 参照图 3所示的 技术方案， 生成干扰抵消信号。

本实施例提供的生成干扰抵消信号方法， 采用图 3提供的技术方案， 实 现了类似的技术效果， 此处不再赘述。

本领域普通技术人员可以理解： 实现上述各方法实施例的全部或部分歩 骤可以通过程序指令相关的硬件来完成。前述 的程序可以存储于一计算机可 读取存储介质中。 该程序在执行时， 执行包括上述各方法实施例的歩骤； 而 前述的存储介质包括： R0M、 RAM, 磁碟或者光盘等各种可以存储程序代码的 介质。

最后应说明的是： 以上各实施例仅用以说明本发明的技术方案， 而非对 其限制； 尽管参照前述各实施例对本发明进行了详细的 说明， 本领域的普通 技术人员应当理解： 其依然可以对前述各实施例所记载的技术方案 进行修 改，或者对其中部分或者全部技术特征进行等 同替换；而这些修改或者替换， 并不使相应技术方案的本质脱离本发明各实施 例技术方案的范围。