| JP51136265 | TRANSMISSION LINE SWITCHING ELEMENT |
| JP59218041 | HIGH FREQUENCY SWITCHING CIRCUIT |
| JP08148901 | SWITCHING CIRCUIT FOR HIGH FREQUENCY |
袁志鹏 (中国北京市海淀区知春路113号银网中心A座1105-1108, Beijing 6, 100086, CN)
锐迪科创微电子（北京）有限公司 (中国北京市海淀区知春路113号银网中心A座1105-1108, Beijing 6, 100086, CN)
YUAN, Zhipeng (Suite 1105-1108, Block A e-Wing Center, 113 Zhichun Road,Haidian District, Beijing 6, 100086, CN)
| 权利要求书 1. 一种 SOI CMOS射频开关， 包括若干隔直流电容（ 308、 309、 408、 409、 814)、 若干电阻（ 303、 305、 310-312、 403、 405、 410-412、 803、 805、 810-812、 815、 816)和若干开关管 （302、 304、 402、 404、 802、 804、 813), 所述开关 管为 SOI CMOS开关管， 其特征在于， 开关管 （302、 304、 402、 404、 802、 804、 813)的漏极经一电阻（310、 312、 410、 412、 810、 812、 816)连接到沟 道控制电压， 开关管（ 302、 304、 402、 404、 802、 804、 813)的源极经另一电 阻（311、 411、 811 )连接到沟道控制电压， 并且开关管（ 302、 304、 402、 404、 802、 804、 813) 的源极接天线（ 307、 407、 807 ); 沟道控制电压大于 0V, 并 且小于高电平与开关管（ 302、 304、 402、 404、 802、 804、 813)的阈值电压之 差； 在同一时刻， 只有一个开关管（302、 304、 402、 404、 802、 804、 813)的 控制信号 （VT、 VR、 VP、 VQ) 的电压为高电平， 其余的开关管 （ 302、 304、 402、 404、 802、 804、 813) 的控制信号 （VT、 VR、 VP、 VQ ) 的电压为 0V。 2. 如权利要求 1所述的 SOI CMOS射频开关， 其特征在于， 沟道控制电 压通过对高电平进行分压得到；或者沟道控制电压通过对若干开关管（ 302、 304、 402、 404、 802、 804、 813)控制信号 （VT、 VR、 VP、 VQ ) 的电压差进行分压 得到。 3. 如权利要求 2所述的 SOI CMOS射频开关， 其特征在于， 若干开关管 ( 302、 304、 402、 404、 802、 804、 813)中得至少一个开关管（ 302、 304、 402、 404、 802、 804、 813) 的源极和漏极互换。 4. 如权利要求 1所述的 SOI CMOS射频开关， 其特征在于， 开关管（302、 304、 402、 404、 802、 804、 813) 为叠层串联晶体管。 5. 如权利要求 3所述的 SOI CMOS射频开关， 其特征在于， 所述射频开 关为单刀双掷开关； 所述单刀双掷开关包括电阻（ 303、 305、 310、 312、 403、 405、 410-412)、 隔直流电容（ 308、 309、 408、 409 )和开关管（ 302、 304、 402、 404), 隔直流电容（ 308、 408) 的一端接待传信号 （TX), 隔直流电容（ 308、 408)的另一端接开关管（302、 402)的漏极， 开关管（304、 404)的栅极经电 阻（ 303、 403 )接控制信号 （VT), 开关管 （ 302、 402) 的源极连接到开关管 ( 304、 404) 的漏极， 开关管 （ 302、 402) 的栅极经电阻（ 305、 405 )连接到 控制信号 （VR), 开关管 （ 304、 404) 的源极经隔直流电容（ 309、 409)连接 到待传信号（RX), 开关管（ 302、 402)的源极连接到天线（307、 407), 开关 管（ 302、 402)的源极经电阻（311、 411 )连接到沟道控制电压， 开关管（ 302、 402)的漏极经电阻（310、 410)连接到沟道控制电压， 开关管（304、 404)的 源极通过电阻 (312、 412)连接到沟道控制电压。 6. 如权利要求 3所述的 SOI CMOS射频开关， 其特征在于， 所述射频开 关为单刀三掷开关； 所述单刀三掷开关包括电阻（ 803、 805、 810-812、 815、 816)、 隔直流电容（808、 809、 814 )和开关管（ 802、 804、 813), 隔直流电容 ( 808 )的一端接待传信号（ TX1 ), 隔直流电容（ 808 )的另一端接开关管（ 802 ) 的漏极， 开关管（802)的栅极经电阻（ 803 )接控制信号（VT), 开关管（ 802) 的源极连接到开关管（804)的漏极， 开关管（804)的栅极经电阻（ 805 )连接 到控制信号 （VQ), 开关管 （ 804) 的源极经隔直流电容（ 809)连接到待传信 号（TX3), 开关管（802)的源极连接到天线（807 ), 开关管（813)的漏极接 天线（807), 开关管 （813) 的源极经隔直流电容（814)接待传信号 TX2, 开 关管 （813) 的栅极经电阻（815)接控制信号 VP; 开关管 （802) 的源极经电 阻（811)连接到沟道控制电压， 开关管（802)的漏极经电阻（810)连接到沟 道控制电压， 开关管 （804) 的源极经电阻（812)连接到沟道控制电压， 开关 管 （813) 的源极经电阻（816)连接到沟道控制电压。 7. 如权利要求 2所述的 SOI CMOS射频开关， 其特征在于， 对高电平进行分压的分压电路为： 在高电平与地之间接电阻（603 ), 在电 阻上选取一点输出沟道控制电压； 或者在高电平与地之间串接电阻（ 605 )和电 阻（607), 在电阻（605 )和电阻（607) 的连接处输出沟道控制电压。 8. 如权利要求 5所述的 SOI CMOS射频开关， 其特征在于， 对若干开关 管 （302、 304、 402、 404、 802、 804、 813)控制信号 （VT、 VR、 VP、 VQ ) 的 电压差进行分压的分压电路为： 在控制信号（VT)和控制信号（VR)之间接电 阻（ 625 )， 在电阻（ 625 )上选取一点输出沟道控制电压； 或者在控制信号（ VT ) 和控制信号（ VR )之间接电阻（ 413 )和电阻（ 414 ),在电阻（ 413 )和电阻（ 414 ) 的连接处输出沟道控制电压。 9. 如权利要求 6所述的 SOI CMOS射频开关， 其特征在于， 对若干开关管 （ 302、 304、 402、 404、 802、 804、 813)控制信号 （VT、 VR、 VP、 VQ) 的电压差进行分压的分压电路为： 电阻（817)、 电阻（818)和 电阻（ 819 )的一端分别连接控制信号（ VT )、控制信号（ VP )和控制信号（ VQ ), 电阻（817)、 电阻（818)和电阻（819) 的另外一端连接在一起输出沟道控制 电压。 10. 如权利要求 1所述的 SOI CMOS射频开关， 其特征在于， 沟道控制电 压的值为高电平的分压。 11.一种射频发射前端模块，包括功率模式控制器（910)和射频开关（914), 其特征在于， 所述射频开关为如权利要求 1-10 中任意一项所述的 SOI CMOS 射频开关。 12. 如权利要求 11所述的射频发射前端模块， 其特征在于， 射频发射前端 模块还包括高功率模式射频功率放大器 （907 )、 中功率模式射频功率放大器 (908 ) 和低功率模式射频功率放大器 （909); 所述射频开关为如权利要求 6 所述的 SOI CMOS射频开关。 13. 一种移动终端， 包括基带控制芯片 （61)、 前端芯片 （62)、 多功率模 式射频发射前端模块（63) 以及天线（ 807、 64), 其特征在于， 所述多功率模 式射频发射前端模块（ 63 )为如权利要求 11所述的多功率模式射频发射前端模 块。 |
本发明涉及射频领域， 尤其是 SOI CMOS射频开关及包含该射频开关的射 频发射前端模块。 背景技术
随着现代无线通信技术的不断发展， 出现了多种通信标准并存的局面， 如 GSM, WCDMA, CDMA, TD-SCDMA 等等。 为了使同一个无线通信手机终 端能够在全世界范围内通用，要求手机终端必 须同时支持这些不同的通信标准。 因此， 在手机终端中需要多个支持不同通信标准的射 频功率放大器， 并且采用 射频开关来将需要的射频功率放大器切换到发 射通道。 同时， 射频开关也可以 用于时分复用通信中切换发射和接收通道。
通常手机终端射频前端中的射频功率放大器采 用 GaAs异质结双极型晶体 管 (HBT)工艺制造， 射频开关采用 GaAs赝高电子迁移率晶体管 （ pHEMT )工 艺制造， 而射频前端的控制器则采用 CMOS工艺制造， 因此这些不同工艺的组 合使得射频前端电路封装较为复杂， 且成本高昂。 随着 CMOS工艺及其兼容工 艺的不断发展， 业界在不断探索采用这些成本相对低廉的工艺 来全部集成所有 射频前端电路。 目前， 绝缘硅（SOI ) CMOS工艺发展成熟， 其与 CMOS工艺 兼容， 相对 GaAs工艺具有成本和集成度上的优势， 并且它采用了高电阻率的 村底材料使得其具有和 GaAs工艺可以比拟的射频性能， 因此使得未来实现单 片集成射频前端成为可能。
在采用 SOI CMOS工艺设计制造的射频开关中， 现有技术方案通常需要正 压和负压两种极性控制电压来对开关进行控制 。 如图 1所示为在现有方案中常 用的发射和接收单刀双掷射频开关， 发射信号 TX通过隔直流电容 108连接到 发射通路开关管 102的漏极； 发射通路开关管 102的源极连接到天线 107 , 并 连接到接收通路开关管 104的漏极； 接收通路开关管 104的源极经过隔直流电 容 109连接接收信号 RX。 发射通路开关管 102的栅极通过电阻 103连接到发 射通路控制信号 V r ;接收通路开关管 104的栅极通过电阻 105连接到接收通路 控制信号 V R 。 电阻 110的一端连接到发射通路开关管 102的漏极， 另一端连接 到地； 电阻 113的一端连接到隔直流电容 109的一端， 另一端连接到地。 V r 或 ¾在同一时刻保持其中之一为正压电平 而另外一个为负压电平 ^或 ^为正压电平 ¾时，相应的通路导通而另一通路关闭； 当 ^或 ^为负压电平 V L 时， 相应的通路关闭而另一通路导通； 连接到地的电阻 110和电阻 113使开 关管 102和 104的沟道直流电压保持为 0V。因此在 V r 和 V R 电平高低的控制下， 实现了单刀双掷射频开关。 高电平 ¾和低电平 ^通常为 +V和 -V , 由于在此 方案中开关管的沟道直流电压为 0V, 这里 的最大取值取决于所选用 SOI CMOS工艺 NMOS器件的安全电压。譬如，对于 0.18um特征尺寸的 SOI CMOS 工艺， V必须小于工艺要求的安全电压 2.5V, 否则将降低射频开关的可靠性。 可以看到， 在此方案中， 需要产生正压和负压两种极性的控制信号， 使得射频 前端模块的解决方案较为复杂。
如图 2 所示为在现有方案中另外一种常用的发射和接 收单刀双掷射频开 关。 发射信号 TX通过隔直流电容 208连接到发射通路开关管 202的漏极； 发 射通路开关管 202的源极通过隔直流电容 210连接到天线 207, 并通过隔直流 电容 211连接到接收通路开关管 204的漏极； 接收通路开关管 204的源极经过 隔直流电容 209连接接收信号 RX。 发射通路开关管 202的栅极通过电阻 203 连接到发射通路控制信号 V r ;接收通路开关管 204的栅极通过电阻 205连接到 接收通路控制信号 ¾。 另外， V r 信号经过反相器 214之后， 通过电阻 212连接 到 202的漏极； 信号经过反相器 215之后，通过电阻 213连接到 204的源极。 ^或 ^在同一时刻保持其中之一为高电平 而另外一个为 0V; V r 或 为 高电平 ¾时， 相应的通路导通而另一通路关闭； 当 V r 或 ¾为 0V时， 相应的 通路关闭而另一通路导通。 因此在 V r 和 电平高低的控制下， 实现了单刀双 掷射频开关。 在此方案中， 只需要高电平 ¾和 0V来对开关状态进行控制， 即 其可以单电源供电而不需要正压和负压两种极 性的控制信号； 然而， 在此方案 中， 需要两个反相器， 并且需要增加两个隔直流电容， 使得射频前端模块的解 决方案仍然较为复杂； 同时在射频开关中， 一般使用 NMOS器件实现开关管， 而采用 CMOS反相器需要使用 PMOS器件， 这也会增加制造的难度。 并且， 由于在此方案中开关管的沟道直流电压为 0V, 高电平 ¾的最大取值取决于所 选用 SOI CMOS工艺 NMOS器件的安全电压。 譬如， 对于 0.18um特征尺寸的 SOI CMOS工艺， ¾必须小于工艺要求的安全电压 2.5V, 否则将降低射频开关 的可靠性。 发明内容
本发明为了克服现有技术中高电平 ¾最大值受限以及结构复杂的缺陷，提 供 SOI CMOS射频开关及包含该射频开关的射频发射前 模块。
根据本发明的一个方面， 提供了一种 SOI CMOS射频开关， 包括若干隔直 流电容 308、 309、 408、 409、 814、 若干电阻 303、 305、 310-312、 403、 405、 410-412、 803、 805、 810-812、 815、 816和若干开关管 302、 304、 402、 404、 802、 804、 813, 所述开关管为 SOI CMOS开关管，开关管 302、 304、 402、 404、 802、 804、 813的漏极经一电阻 310、 312、 410、 412、 810、 812、 816连接到 沟道控制电压， 开关管 302、 304、 402、 404、 802、 804、 813的源极经另一电 阻 311、 411、 811连接到沟道控制电压， 并且开关管 302、 304、 402、 404、 802、 804、 813的源极接天线 307、 407、 807; 沟道控制电压大于 0V, 并且小于高电 平与开关管 302、 304、 402、 404、 802、 804、 813的阈值电压之差； 在同一时 刻， 开关管 302和 304的控制信号 VT和 VR仅有一个为高电平， 另外一个为 0V; 在同一时刻， 开关管 402、 404的控制信号 VT和 VR仅有一个为高电平， 另外一个为 0V; 在同一时刻， 开关管 802、 804、 813的控制信号 VT、 VQ、 VP仅有一个为高电平， 另外一个为 0V。。
根据本发明的一个方面， 沟道控制电压通过对高电平进行分压得到； 或者 沟道控制电压通过对若干开关管 302、 304、 402、 404、 802、 804、 813控制信 号 VT、 VR、 VP、 VQ的电压差进行分压得到。
根据本发明的一个方面， 若干开关管 302、 304、 402、 404、 802、 804、 813 中得至少一个开关管 302、 304、 402、 404、 802、 804、 813的源极和漏极互换。
根据本发明的一个方面， 开关管 302、 304、 402、 404、 802、 804、 813为 叠层串联晶体管。
根据本发明的一个方面， 所述射频开关为单刀双掷开关； 所述单刀双掷开 关包括电阻 303、 305、 310、 312、 403、 405、 410-412、 隔直流电容 308、 309、 408、 409和开关管 302、 304、 402、 404, 隔直流电容 308、 408的一端接待传 信号 TX, 隔直流电容 308、 408的另一端接开关管 302、 402的漏极， 开关管 302、 402的栅极经电阻 303、 403接控制信号 VT, 开关管 302、 402的源极连 接到开关管 304、 404的漏极， 开关管 304、 404的栅极经电阻 305、 405连接到 控制信号 VR, 开关管 304、 404的源极经隔直流电容 309、 409连接到待传信 号 RX, 开关管 302、 402的源极连接到天线 307、 407, 开关管 302、 402的源 极经电阻 311、 411连接到沟道控制电压， 开关管 302、 402的漏极经电阻 310、 410 连接到沟道控制电压， 开关管 （ 304、 404 ) 的源极通过电阻（312、 412 ) 连接到沟道控制电压。
根据本发明的一个方面， 所述射频开关为单刀三掷开关； 所述单刀三掷开 关包括电阻 803、 805、 810-812、 815、 816、 隔直流电容 808、 809、 814和开 关管 802、 804、 813 , 隔直流电容 808的一端接待传信号 TX1 , 隔直流电容 808 的另一端接开关管 802的漏极， 开关管 802的栅极经电阻 803接控制信号 VT, 开关管 802的源极连接到开关管 804的漏极， 开关管 804的栅极经电阻 805连 接到控制信号 VQ,开关管 804的源极经隔直流电容 809连接到待传信号 TX3 , 开关管 802的源极连接到天线 807, 开关管 813的漏极接天线 807, 开关管 813 的源极经隔直流电容 814接待传信号 TX2, 开关管 813的栅极经电阻 815接控 制信号 VP; 开关管 802的源极经电阻 811连接到沟道控制电压， 开关管 802 的漏极经电阻 810连接到沟道控制电压， 开关管 804的源极经电阻 812连接到 沟道控制电压， 开关管 813的源极经电阻 816连接到沟道控制电压。
根据本发明的一个方面， 对高电平进行分压的分压电路为： 在高电平与地 之间接电阻 603, 在电阻上选取一点输出沟道控制电压； 或者在高电平与地之 间串接电阻 605和电阻 607, 在电阻 605和电阻 607的连接处输出沟道控制电 压。
根据本发明的一个方面， 对若干开关管 302、 304、 402、 404、 802、 804、 813控制信号 VT、 VR、 VP、 VQ的电压差进行分压的分压电路为： 或者在控 制信号 VT和控制信号 VR之间接电阻 625,在电阻 625上选取一点输出沟道控 制电压； 或者， 在控制信号 VT和控制信号 VR之间接电阻 413和电阻 414, 在 电阻 413和电阻 414的连接处输出沟道控制电压。
根据本发明的一个方面， 对若干开关管 302、 304、 402、 404、 802、 804、 813控制信号 VT、 VR、 VP、 VQ的电压差进行分压的分压电路为： 电阻 817、 电阻 818和电阻 819的一端分别连接控制信号 VT、 控制信号 VP和控制信号 VQ,电阻 817、电阻 818和电阻 819的另外一端连接在一起输出沟道控制电压。
根据本发明的一个方面， 沟道控制电压的值为高电平的分压。
根据本发明的一个方面， 提供了一种射频发射前端模块， 包括功率模式控 制器 910和射频开关 914, 所述射频开关为上述 SOI CMOS射频开关。
根据本发明的一个方面， 射频发射前端模块还包括高功率模式射频功率 放 大器 907、 中功率模式射频功率放大器 908和低功率模式射频功率放大器 909; 所述射频开关为上述 SOI CMOS射频开关。
根据本发明的一个方面， 提供了一种移动终端， 包括基带控制芯片 61、 前 端芯片 62、 多功率模式射频发射前端模块 63以及天线 64, 所述多功率模式射 频发射前端模块 63为上述的多功率模式射频发射前端模块。
本发明所提供的技术方案筒化了射频开关的结 构， 并且本发明所提供的射 频开关可以在单电源供电下工作， 而无需正、 负极性控制信号， 从而筒化了整 个移动终端射频发射前端模块的结构； 还使得 SOI CMOS射频开关中开关晶体 管的控制信号电压可以高于晶体管安全电压， 提高了射频开关的可靠性。 附图说明
图 1是现有技术中第一种射频开关的结构图；
图 2是现有技术中第二种射频开关的结构图；
图 3是本发明实施例一的射频开关的结构图；
图 4是本发明实施例二的射频开关的结构图；
图 5是本发明提供的叠层串联晶体管的结构图； 图 6a-图 6b是提供控制电压 VOJ的电路图；
图 7是变型的实施例二的射频开关结构图；
图 8是本发明实施例三的射频开关结构图；
图 9是本发明 c的射频开关结构图；
图 10是本发明实施例五的射频发射前端模块；
图 11是本发明实施例六的射频发射前端模块。 具体实施方式
实施例一
本发明所提出的第一种射频开关的结构如图 3所示。 发射信号 TX通过隔 直流电容 308连接到发射通路开关管 302 ( NMOS管） 的漏极； 发射通路开关 管 302的源极连接到天线 307 , 并且连接到接收通路开关管 304 ( NMOS管） 的漏极； 接收通路开关管 304的源极经过隔直流电容 309连接到接收信号 RX。 发射通路开关管 302的栅极通过电阻 303连接到发射通路控制信号 V R ;接收通 路开关管 304的栅极通过电阻 305连接到接收通路控制信号 ^。另外，电阻 310 的一端连接到发射通路开关管 302的漏极， 另一端连接到沟道控制电压 VOJ; 电阻 311的一端连接到发射通路开关管 302的源极， 另一端连接到沟道控制电 压 V CH ; 电阻 312的一端连接到接收通路开关管 304的源极， 另一端连接到沟 道控制电压 Vai。 V r 或 在同一时刻保持其中之一为高电平 而另外一个 为 0V; V R 或 为高电平 ¾时， 相应的通路导通而另一通路关闭； 当 V R 或 为 0V时，相应的通路关闭而另一通路导通。因此 V R 和 ^电平高 的控制下， 实现了单刀双掷射频开关。 沟道控制电压 VOJ的电压值与高电平 ¾、 NMOS器 件的阈值电压 ¼ 的关系为： 0V<V CFL <(W¼ )。 需要说明的是， 在 SOI CMOS 工艺中， NMOS器件的源极和漏极可以互换，因此在本方 描述中，所有 NMOS 器件的源极和漏极也是可以互换的。 另外， 根据射频开关所需要承受的射频功 率大小， 除了可以调整单个 NMOS 器件的尺寸外； 还可以采用叠层串联多个 NMOS器件的方法， 如图 5所示的示例为 5个 NMOS器件的叠层串联； 采用 多少个 NMOS器件叠层串联，需要根据具体应用中所需 承受的射频功率来决 定。 由上可知， 本技术方案中控制电压不需要正负极性双电源 ， 只需要单电源 供电即可； 也不需要反相器， 结构筒单； 并且在本方案中， 开关 NMOS的沟道 电压被抬高到 V CH , 而不是 0V, 使得控制电压高电平 ¾的电压值可以高于 NMOS器件的安全电压， 提高了射频开关的可靠性。 需要说明的是， 直流供电 电压 V H 的值， 电阻 303、 310、 305、 311、 312 , 以及电容 308、 309的元件值， 需要根据射频开关的具体情况来设计， 这对于本领域技术人员来讲是易于理解 的。 对于提供控制电压 VOJ的技术方案可有许多种不同的实现方式， 例如可以 直接提供一个满足下述条件的电压： ov<v Cfl <(w¼ ), 其中 V H 是直流供电电 压， ¼是NMOS管的阈值电压。也可以通过分压电路对 V H 进行分压获得 VOJ, 图 6a-图 6b显示了两种不同的实现方案。
图 6a中， 单个电阻 603连接在 V H 和地之间， 从电阻 603上分压输出 图 6b中， 电阻 605和电阻 607串联后连接在 V H 和地之间， 从电阻 605和电阻 607的连接处分压输出 V CH 。 实施例二
本发明所提出的第二种射频开关的结构如图 4所示。 发射信号 TX通过隔 直流电容 408连接到发射通路开关管 402 ( NMOS管） 的漏极； 发射通路开关 管 402的源极连接到天线 407, 并且连接到接收通路开关管 404 ( NMOS管） 的漏极； 接收通路开关管 404的源极经过隔直流电容 409连接到接收信号 RX。 发射通路开关管 402的栅极通过电阻 403连接到发射通路控制信号 V r ;接收通 路开关管 404的栅极通过电阻 405连接到接收通路控制信号 V R 。另夕卜，电阻 410 的一端连接到 402的漏极；电阻 411的一端连接到发射通路开关管 402的源极； 电阻 412的一端连接到接收通路开关管 404的源极； 电阻 410的另外一端、 电 阻 411的另外一端、 电阻 412的另外一端连接在一起，并且和电阻 413的一端、 电阻 414的一端相连。 电阻 413的另外一端连接到发射通路控制信号 V r ; 电阻 414的另外一端连接到发射通路控制信号 V R 。 V r 或 ¾在同一时刻保持其中之 一为高电平 v H , 而另外一个为 ov; v r 或 为高电平 ¾时， 相应的通路导通 而另一通路关闭； 当 V r 或 为 0 V时， 相应的通路关闭而另一通路导通。 因此 在 V r 和 电平高低的控制下， 实现了单刀双掷射频开关。 优选地， 电阻 410、 411、 412、 413、 414通过选择合适的阻值， 使得 V r 和 ^信号电压经过电阻分 压之后始终保持发射通路开关管 402 和接收通路开关管 404 的沟道电压为 V H /2。 需要说明的是， 在 S0I CM0S工艺中， NMOS器件的源极和漏极可以互 换， 因此在本方案描述中， 所有 NMOS器件的源极和漏极也是可以互换的。 另 外， ^^据射频开关所需要^受的射频功率大小， 除了可以调整单个 NMOS器件 的尺寸外； 还可以采用叠层串联多个 NMOS器件的方法， 如图 5所示的示例为 5个 NMOS器件的叠层串联； 采用多少个 NMOS器件叠层串联， 需要根据具 体应用中所需要^受的射频功率来决定。 由上可知， 本技术方案中控制电压不 需要正负极性双电源， 只需要单电源供电即可； 也不需要反相器， 结构筒单； 并且在本方案中， 开关 NMOS的沟道电压可以被抬高到 V H /2, 而不是 0V, 使 得控制电压高电平 ¾的电压值可以高于 NMOS器件的安全电压， 提高了射频 开关的可靠性。 需要说明的是， 直流供电电压 V H 的值， 电阻 403、 405、 410、 411、 412、 413、 414, 以及电容 408、 409的元件值， 需要根据射频开关的具体 情况来设计， 这对于本领域技术人员来讲是易于理解的。
作为对第二种射频开关的结构的变型， 图 7显示了可能的变型结构。 图 7 中， 用单个电阻 625代替了图 4中的电阻 413和电阻 414, 其余部分与图 4中 相应的部分相同。 V R 或 ¾在同一时刻保持其中之一为高电平 而另外一个 为 0V; V R 或 为高电平 ¾时， 相应的通路导通而另一通路关闭； 当 V R 或 为 0V时，相应的通路关闭而另一通路导通。因此 V R 和 ¾电平高 的控制下， 实现了单刀双掷射频开关。 优选地， 通过选择电阻 410、 411、 412的合适阻值， 还通过选择电阻 625与电阻 410另一端连接的位置， 使得 V R 和 信号电压经 过电阻分压之后始终保持发射通路开关管 402和接收通路开关管 404的沟道电 压为 V H /2。 需要说明的是， 在 SOI CMOS工艺中， NMOS器件的源极和漏极 可以互换， 因此在本方案描述中， 所有 NMOS器件的源极和漏极也是可以互换 的。另外，根据射频开关所需要承受的射频功 率大小，除了可以调整单个 NMOS 器件的尺寸外； 还可以采用叠层串联多个 NMOS器件的方法，如图 5所示的示 例为 5个 NMOS器件的叠层串联； 采用多少个 NMOS器件叠层串联， 需要根 据具体应用中所需要 受的射频功率来决定。 由上可知， 本技术方案中控制电 压不需要正负极性双电源， 只需要单电源供电即可； 也不需要反相器， 结构筒 单； 并且在本方案中， 开关 NMOS的沟道电压可以被抬高到 V H /2, 而不是 0V, 使得控制电压高电平 ¾的电压值可以高于 NMOS器件的安全电压， 提高了射 频开关的可靠性。 需要说明的是， 直流供电电压 V H 的值， 电阻 403、 405、 410、 411、 412 , 电容 408、 409的元件值， 需要根据射频开关的具体情况来设计， 这 对于本领域技术人员来讲是易于理解的。 实施例三
本发明所提出的第三种射频开关的结构如图 8所示， 该开关是一个单刀三 掷开关， 可用于选择不同的射频发射信号 TX1、 ΤΧ2、 ΤΧ3传输到天线 807。 发射信号 TX1通过隔直流电容 808连接到发射通路开关管 802 ( NMOS管）的 漏极； 发射通路开关管 802的源极连接到天线 807 , 并且连接到发射通路开关 管 804 ( NMOS管） 的漏极， 还连接到发射通路开关管 813 ( NMOS管） 的漏 极； 发射通路开关管 804的源极经过隔直流电容 809连接到发射信号 TX3; 发 射通路开关管 813的源极经过隔直流电容 814连接到发射信号 TX2。 发射通路 开关管 802的栅极通过电阻 803连接到发射通路控制信号 V R ;发射通路开关管 804的栅极通过电阻 805连接到发射通路控制信号 V 2 ; 发射通路开关管 813的 栅极通过电阻 815连接到发射通路控制信号 V P 。 另外， 电阻 810的一端连接到 发射通路开关管 802的漏极， 另一端连接到沟道控制电压 VOJ; 电阻 811的一 端连接到发射通路开关管 802的源极， 另一端连接到沟道控制电压 VOJ; 电阻 812的一端连接到发射通路开关管 804的源极，另一端连接到沟道控制电压 VOJ; 电阻 816的一端连接至发射通路开关管 813的源极， 另一端连接到沟道控制电 压 VOJ。 V r 、 V 2 或 在同一时刻保持其中之一为高电平 而另外二个为 0V; Vr、 V 2 或 V P 为高电平 ¾时，相应的通路导通而另外二个通路关闭。 因此在 V r 、 V 2 或 V P 电平高低的控制下， 实现了单刀三掷射频开关。 沟道控制电压 V C i 的 电压值与高电平 \¾、 NM0S器件的阈值电压 ¼ 的关系为： （H^Vc WV^h 需要说明的是， 在 SOI CMOS工艺中， NM0S器件的源极和漏极可以互换， 因 此在本方案描述中， 所有 NM0S器件的源极和漏极也是可以互换的。 另外， 根 据射频开关所需要^受的射频功率大小，除了 以调整单个 NM0S器件的尺寸 外； 还可以采用叠层串联多个 NM0S器件的方法， 如图 5所示的示例为 5个 NM0S器件的叠层串联； 采用多少个 NM0S器件叠层串联， 需要根据具体应 用中所需要承受的射频功率来决定。 由上可知， 本技术方案中控制电压不需要 正负极性双电源， 只需要单电源供电即可； 也不需要反相器， 结构筒单； 并且 在本方案中， 开关 NMOS的沟道电压被抬高到 VOJ, 而不是 0V, 使得控制电压 高电平 ¾的电压值可以高于 NM0S器件的安全电压， 提高了射频开关的可靠 性。 需要说明的是， 直流供电电压 V H 的值， 电阻 803、 810、 805、 811、 812、 815、 816, 以及电容 808、 809、 814的元件值， 需要根据射频开关的具体情况 来设计， 这对于本领域技术人员来讲是易于理解的。
对于 Voi提供的技术方案可有许多种不同的实现方式 ， 例如可以直接提供 一个满足下述条件的电压： 0V<Vaj<(W¼ ), 其中 V H 是直流供电电压， ¼是 NMOS管的阈值电压。 也可以通过分压电路对 V H 进行分压获得 Voi, 图 6a-图 6b显示了两种不同的实现方案。
图 6a中， 单个电阻 603连接在 V H 和地之间， 从电阻 603上分压输出 图 6b中， 电阻 605和电阻 607串联后连接在 V H 和地之间， 从电阻 605和电阻 607的连接处分压输出 V CH 。 实施例四
本发明所提出的第四种射频开关的结构如图 9所示， 该开关是一个单刀三 掷开关， 可用于选择不同的发射信号 TX1、 ΤΧ2、 ΤΧ3传输到天线 807。 发射 信号 TX1通过隔直流电容 808连接到发射通路开关管 802( NMOS管）的漏极； 发射通路开关管 802的源极连接到天线 807, 并且连接到发射通路开关管 804 ( NMOS管） 的漏极， 还连接到发射通路开关管 813 ( NMOS管） 的漏极； 发 射通路开关管 804的源极经过隔直流电容 809连接到发射信号 TX3; 发射通路 开关管 813的源极经过隔直流电容 814连接到发射信号 TX2。 发射通路开关管 802的栅极通过电阻 803连接到发射通路控制信号 V R ; 发射通路开关管 804的 栅极通过电阻 805连接到发射通路控制信号 V 2 ;发射通路开关管 813的栅极通 过电阻 815连接到发射通路控制信号 V P 。 另外， 电阻 810的一端连接到发射通 路开关管 802的漏极， 另一端经电阻 817连接到发射通路控制信号 V R 、 经电阻 818连接到发射通路控制信号 V P 并经电阻 819连接到发射通路控制信号 V 2 ;电 阻 811的一端连接到发射通路开关管 802的源极， 另一端经电阻 817连接到发 射通路控制信号 V R 、 经电阻 818连接到发射通路控制信号 V P 并经电阻 819连 接到发射通路控制信号 V 2 ;电阻 812的一端连接到发射通路开关管 804的源极， 另一端经电阻 817连接到发射通路控制信号 V R 、经电阻 818连接到发射通路控 制信号 并经电阻 819连接到发射通路控制信号 V 2 ; 电阻 816的一端连接至 发射通路开关管 813的源极， 另一端经电阻 817连接到发射通路控制信号 V R 、 经电阻 818连接到发射通路控制信号 V P 并经电阻 819连接到发射通路控制信号 V 2 。 V R 、 V 2 或 在同一时刻保持其中之一为高电平 而另外二个为 0V; V T , V 2 或 V P 为高电平 ¾时， 相应的通路导通而另外二个通路关闭。 因此在 V R 、 V Q 或 V P 电平高低的控制下， 实现了单刀三掷射频开关。 沟道控制电压 的电压 值与高电平 ¾、 NMOS器件的阈值电压 ¼的关系为： 0V<V Cfl <(W¼ )。 需要 说明的是， 在 SOI CMOS工艺中， NMOS器件的源极和漏极可以互换， 因此在 本方案描述中， 所有 NMOS器件的源极和漏极也是可以互换的。 另外， 根据射 频开关所需要 受的射频功率大小， 除了可以调整单个 NMOS器件的尺寸外； 还可以采用叠层串联多个 NMOS器件的方法，如图 5所示的示例为 5个 NMOS 器件的叠层串联； 采用多少个 NMOS器件叠层串联， 需要根据具体应用中所需 要承受的射频功率来决定。 由上可知， 本技术方案中控制电压不需要正负极性 双电源， 只需要单电源供电即可； 也不需要反相器， 结构筒单； 并且在本方案 中， 开关 NMOS的沟道电压被抬高到 VOJ, 而不是 0V, 使得控制电压高电平 的电压值可以高于 NMOS器件的安全电压， 提高了射频开关的可靠性。 需 要说明的是， 直流供电电压 V H 的值， 电阻 803、 810、 805、 811、 812、 815、 816、 817、 818、 819 , 以及电容 808、 809、 814的元件值， 需要根据射频开关 的具体情况来设计， 这对于本领域技术人员来讲是易于理解的。 实施例五
应用了本发明提供的单刀三掷开关的多功率模 式射频发射前端的解决方案 如图 10所示。 图 10中， 高功率模式射频功率放大器 907包括功率放大器管芯 901及其输出匹配网络 902;中功率模式射频功率放大器 908包括功率放大器管 芯 903及其输出匹配网络 904; 低功率模式射频功率放大器 909包括功率放大 器管芯 905及其输出匹配网络 906。 高功率模式射频功率放大器 907、 中功率模 式射频功率放大器 908和低功率模式射频功率放大器 909分别输出高、 中、 低 等级的射频功率， 它们的输入端都连接到射频输入信号（RFJN )。 由于每个射频 功率放大器都为各自的输出功率等级单独设计 ， 因此可以保证在各个功率模式 下都有较高的效率。 射频开关芯片 914为一个单刀三掷开关。 高功率模式射频 功率放大器 907的输出端连接到射频开关 914的第一端 911 , 射频开关 914的 第四端 915连接到天线 807 ; 中功率模式射频功率放大器 908的输出端连接到 射频开关 914的第二端 912; 低功率模式射频功率放大器 905的输出端连接到 射频开关 914的第三端 913。 高功率模式射频功率放大器 907、 中功率模式射频 功率放大器 908和低功率模式射频功率放大器 909在同一时刻只有其中之一工 作； 高功率模式射频功率放大器 907工作时， 射频开关的第一端 911和射频开 关的第四端 915连接； 中功率模式射频功率放大器 908工作时， 射频开关的第 二端 912和射频开关的第四端 915连接； 低功率模式射频功率放大器 909工作 时， 射频开关的第三端 913和射频开关的第四端 915连接。
图 10中的单刀三掷开关可以为实施例三或实施例 提供的单刀三掷开关， 其中 V R 、 V P 和 V 2 由功率模式控制器提供。 射频开关 914的第一端 911接收射 频发射信号 TX1 , 射频开关 914的第二端 912接收射频发射信号 TX2 , 射频开 关 914的第三端 913接收射频发射信号 TX3。 高功率模式射频功率放大器 907 工作时， , V p 和 V 2 均为 0V; 中功率模式射频功率放大器 908工作时， , V R 和 V尸均为 0V。 实施例六
本实用新型提供的多功率模式射频发射前端模 块可以应用于支持各种通信 标准的移动终端中， 例如 GSM、 CDMA2000、 WCDMA、 TD-SCDMA以及 LTE 等， 也可以应用于双模或者多模移动终端中， 例如 GSM/CDMA双模移动终端 以及 WCDMA/TD-SCDMA双模移动终端。
图 11显示了移动终端的结构示意图。 移动终端包括基带控制芯片 61、 前 端芯片 （射频收发器） 62、 多功率模式射频发射前端模块 63以及天线 64。 多 功率模式射频发射前端模块 63 可以为上述实施例提供的任一多功率模式射频 发射前端模块。基带控制芯片 61用于合成将要发射的基带信号，或对接收到 基带信号进行解码； 前端芯片 62 , 对从基带控制芯片 61传输来的基带信号进 行处理而生成射频信号， 并将所生成的射频信号发送到多功率模式射频 发射前 端模块 63 , 或对从多功率模式射频发射前端模块 63传输来的射频信号进行处 理而生成基带信号， 并将所生成的基带信号发送到基带控制芯片 61 ; 多功率模 式射频发射前端模块 63用于对从前端芯片 62传输来的射频信号进行诸如功率 放大的处理， 或接收信号并将该接收信号处理后发送至前端 芯片 62; 天线 64, 其与多功率模式射频发射前端模块 63相连接，用于从外^妻收信号或发射从多 功率模式射频发射前端模块 63传输来的信号。
具体而言，进行信号发射时，基带控制芯片 61把要发射的信息编译成基带 码（基带信号） 并将其传输给前端芯片 62, 前端芯片 62对该基带信号进行处 理生成射频信号， 并将该射频信号传输到多功率模式射频发射前 端模块 63 , 多 功率模式射频发射前端模块 63将从前端芯片 62传输来的射频信号进行功率放 大并通过天线 64 向外发射； 进行信号接收时， 多功率模式射频发射前端模块 63将通过天线 64接收的射频信号传输给前端芯片 62,前端芯片 62将从多功率 模式射频发射前端模块 63传输来的射频信号转换为基带信号，并将该 带信号 传输到基带控制芯片 61 ,最后由基带控制芯片 61将从前端芯片 62传输来的基 带信号解译为接收信息。
可选地， 所述要发射的信息或接收信息可以包括音频信 息、 地址信息 （手 机号码、 网站地址）、 文字信息 （短信息文字、 网站文字）、 图片信息等。
所述基带控制芯片的主要组件为处理器（ DSP、 ARM等）和内存（如 SRAM、 Flash ) 0 可选地， 该基带控制芯片由单一基带芯片实现。
优选地， 所述前端芯片支持两种基带信号接口， 可以支持带模拟基带功能 的基带控制芯片， 也可以同时支持纯数字的基带控制芯片。
本发明所提出的技术方案， 可以应用于各种不同通信标准的手机终端中， 如 GSM、 CDMA, WCDMA、 LTE等， 并且可以很容易地扩展到单刀双掷以外 的应用， 如单刀四掷、 单刀八掷等等。 本发明所举的单刀双掷的实施例， 不用 于限制本发明的应用范围， 这对于本领域专业人员来说是易于理解的。