本发明涉及一种半导体集成电路， 特别涉及一种用于绝缘硅工艺的小 尺寸、 快速翻转施密特触发器电路。 背景技术

施密特触发器在数字电路和模拟电路中都有着 广泛的应用， 特别是在 抗噪声和波形整形方面， 施密特触发器有着不可替代的作用。 施密特触发 器在其直流（DC )特性上表现出双翻转阈值特性一对不同的翻� �方向， 有 不同的翻转阈值， 具体地， 当输入信号由低电平变为高电平时， 翻转阈值 为 V + ; 当输入信号由高电平变为低电平时， 翻转阈值为 V -。 当施密特 触发器输入的低电平信号耦合有噪声时， 只要输入的信号电平和噪声电平 的叠加量不超过 V +， 施密特触发器的输出状态就不会发生改变； 当施密 特触发器输入的高电平信号耦合有噪声时， 只要输入的信号电平和噪声电 平的叠加量不低于 V -， 施密特触发器的输出状态也不会发生改变， 这样， 就实现了对噪声信号的过滤， 从而得到如图 1A 中的输入输出波形。 如图 1B所示， 当施密特触发器的输入信号为三角波信号时， 由于其双翻转阈值 特性， 输出信号变为方波， 这样就实现了由三角波信号到方波信号的整型 。 在数字电路中， 如果某一信号在高低电平之间的跳变过于緩慢 ， 使用施密 特触发器对其整形可以得到陡峭的跳变， 从而得到清晰的数字电平信号。

施密特触发器的传统实现电路如图 2 所示， 输入信号的电平由低电平 到高电平的跳变会提高 N型金属氧化物半导体（NMOS )晶体管 NM2的源 端电压； 输入信号的电平由高电平到低电平的跳变会降 低 P型金属氧化物 半导体（PMOS )晶体管 PM2的源端电压， 从而实现了双翻转阈值的特性。 由于现有的施密特触发器电路的上拉单元和下 拉单元中均包含两个串联的 金属氧化物半导体（MOS ) 晶体管， 所以其速度较慢， 同时占用了较多的 芯片面积。 发明内容

为解决现有技术中的问题， 本发明实施例提供了一种用于绝缘硅工艺 的小尺寸、 快速翻转施密特触发器电路。

本发明实施例的技术方案是这样实现的：

本发明实施例提供一种用于绝缘硅工艺的小尺 寸、 快速翻转施密特触 发器电路， 包括： 第一 NMOS晶体管、 第一 PMOS晶体管、 第二 NMOS 晶体管、 第二 PMOS 晶体管以及 PMOS/NMOS 体控制电路； 其中， PMOS/NMOS 体控制电路， 配置为通过改变第一 NMOS 晶体管及第一 PMOS 晶体管的阈值电压， 使由高电平到低电平的输入跳变和由低电平到 高电平的输入跳变具有不同的翻转阈值电压。

上述方案中， 所述 PMOS/NMOS 体控制电路， 配置为通过控制第一 NMOS晶体管及第一 PMOS晶体管的体区的电压， 使由高电平到低电平的 输入跳变和由低电平到高电平的输入跳变具有 不同的翻转阈值电压。

上述方案中， 第一 PMOS晶体管的栅极连接输入端， 第一 PMOS晶体 管的源极连接电源， 第一 PMOS 晶体管的漏极连接级间公共节点； 第二 PMOS晶体管的栅极接级间公共节点， 第二 PMOS晶体管的源极接电源， 第二 PMOS晶体管的漏极接输出端。

上述方案中， 第一 NMOS晶体管的栅极连接输入端， 第一 NMOS晶体 管的源极接地， 第一 NMOS晶体管的漏极连接级间公共节点； 第二 NMOS 晶体管的栅极接级间公共节点，第二 NMOS晶体管的源极接地，第二 NMOS 晶体管的漏极接输出端。

上述方案中， PMOS/NMOS体控制电路配置为当施密特触发器的输 入 为低电平时， 将第一 NMOS晶体管的体区电压置为 0， 并将第一 PMOS晶 体管的体区电压置为 当施密特触发器的输入为高电平时，将第一 NMOS 晶体管的体区电压置为 ₂ ， 并将第一 PMOS 晶体管的体区电压置为 ； 其中， V _DD 表示电源电压， V _m 表示 PMOS/NMOS体控制电路的第一输出端 输出的低电压， 所述第一输出端与第一 PMOS晶体管的体区连接； 表示 PMOS/NMOS体控制电路的第二输出端输出的高电压 ， 所述第二输出端与 第一 NMOS晶体管的体区连接。

上述方案中，所述 PMOS/NMOS体控制电路包括：第三 PMOS晶体管、 第四 PMOS晶体管、 第三 NMOS晶体管、 第四 NMOS晶体管、 第一二极 管、 电阻、 以及第二二极管。

上述方案中， 第三 PMOS晶体管的漏极和第四 PMOS晶体管的源极连 接第一 PMOS的体区； 第四 NMOS晶体管的漏极和第三 NMOS晶体管的 源极连接第一 NMOS的体区； 第三 NMOS晶体管的栅极连接第四 PMOS 晶体管的栅级及输出端； 第四 NMOS晶体管的栅极连接第三 PMOS晶体管 的栅级； 第四 NMOS晶体管的源极与地相连， 第三 PMOS晶体管的源极连 接电源； 第一二极管的阳极与电源相连， 第一二极管的阴极连接电阻的一 端以及第四 PMOS晶体管的漏极； 第二二极管的阴极与地相连， 第二二极 管的阳极连接电阻的另一端以及第三 NMOS晶体管的漏极。

本发明实施例的施密特触发器电路与传统典型 施密特触发器电路相 比， 其优点是： 由于 PMOS/NMOS体控制电路的存在， 在对级间公共节点 上拉时，第一 PMOS晶体管体区的电压下降，在对级间公共节� � C下拉时， 第一 NMOS晶体管体区的电压上升， 由于 MOS晶体管体效应的作用， 减 少了施密特触发器的上升时间和下降时间； 另外， 上拉单元只包含有第二 PMOS晶体管， 下拉单元也只包含第二 NMOS晶体管， 因此， 本发明实施 例的施密特触发器电路具有翻转速度较快、 尺寸较小的优点。 附图说明

图 1 A是施密特触发器输入信号耦合有噪声时的输� �输出波形示意图； 图 1B 是施密特触发器输入信号为三角波信号时的输 入输出波形示意 图；

图 2是现有传统施密特触发器的典型实现电路结� �示意图；

图 3是本发明实施例施密特触发器电路结构示意� �；

图 4是本发明的施密特触发器电路的一个具体实� �例示意图。 具体实施方式

下面通过特定的具体实例说明本发明的实施方 式。 本领域的技术人员 可以由本说明书所揭示的内容轻易的了解本发 明的其他优点与功效。 本发 明还可以通过另外不同的具体实施方式加以实 施或应用。 本说明书中的各 项细节也可以基于不同观点与应用， 在没有背离本发明的精神下进行各种 爹饰或改变。

如图 3所示， 本发明实施例施密特触发器电路包括： 第一 NMOS晶体 管 10、 第一 PMOS晶体管 11、 第二 NMOS晶体管 12、 第二 PMOS晶体管 13以及 PMOS/NMOS体控制电路 14; 其中，

PMOS/NMOS体控制电路 14， 通过改变第一 NMOS晶体管 10及第一 PMOS晶体管 11的阈值电压， 使由高电平到低电平的输入跳变和由低电平 到高电平的输入跳变具有不同的翻转阈值电压 ， 从而实现施密特触发器功

FJ匕。

具体地， PMOS/NMOS体控制电路 14可以通过控制第一 NMOS晶体 管 10及第一 PMOS晶体管 11的体区的电压，来改变第一 NMOS晶体管 10 及第一 PMOS晶体管 11的阈值电压，使由高电平到低电平的输入跳� ��和由 低电平到高电平的输入跳变具有不同的翻转阈 值电压， 从而实现施密特触 发器功能。 图 3所示的电路的各部件的连接关系为：

第一 PMOS晶体管 11的栅极连接输入端， 第一 PMOS晶体管 11的源 极连接电源，第一 PMOS晶体管 11的漏极连接级间公共节点 C，第一 PMOS 晶体管 11的体区连接节点 A; 第二 PMOS晶体管 13的栅极连接级间公共 节点 C， 第二 PMOS晶体管 13的源极连接电源， 第二 PMOS晶体管 13的 漏极连接输出端， 第一 PMOS晶体管 10的体区连接节点 B; 第一 NMOS 晶体管 10的栅极连接输入端， 第一 NMOS 晶体管 10的源极接地， 第一 NMOS晶体管 10的漏极连接级间公共接节点 C; 第二 NMOS晶体管 12的 栅极连接级间公共节点 C，第二 NMOS晶体管 12的源极接地，第二 NMOS 晶体管 12的漏极接输出端；第一 PMOS晶体管 11体区的电压和第一 NMOS 晶体管 10体区的电压由 PMOS/NMOS体控制电路 14控制。 这里， 第一 PMOS 晶体管 11 的体区是指第一 PMOS 晶体管 11 的独立的衬底， 第一 NMOS晶体管 10的体区指第一 NMOS晶体管 10的独立的衬底。

上拉单元包括： 第二 PMOS 晶体管 13; 下拉单元包括： 第二 NMOS 晶体管 12。

图 3所示的施密特触发器电路的工作原理如下：

晶体管的阈值电压为 ， 当源体电压 ≠0时， 则有：

v _T = ν _Γ0 + |2^ | + |^| - ^2^|)；

^j2qs _Si N _Sub .

' r l。x

其中， 为体阈值因子， 1 为 = 0时晶体管的阈值电压，对于 NMOS 晶体管， 其 ^为 ^。， 对于 PMOS 晶体管， 其 ^为 。， 为衬底半导体 材料的费米势； ¾为 Si的介电常数； N 为衬底半导体材料的掺杂浓度； C _ox 为单位面积的栅氧电容。 当晶体管的体区电压变化时， 晶体管的阈值电压 也将随之发生变化。 在绝缘硅工艺中， 使用全介质隔离， 电路的各器件制 作在硅岛中。 与使用共同的衬底或阱区的体硅晶体管相比， 绝缘硅可以方 便地控制晶体管的体区的电压。

PMOS/NMOS体控制电路 14的功能是： 当输入端的输入信号为低电平 信号时，将第一 NMOS晶体管 10体区的电压即节点 B的电压置为 0，同时， 将第一 PMOS晶体管 11体区的电压即节点 A的电压 _p 下拉至 当输入 端的输入信号为高电平信号时，将第一 NMOS晶体管 10体区的电压即节点 Β的电压由^上拉至 ₂ ; 同时，将第一 PMOS晶体管 11体区的电压即节点 A的电压置为 ；其中， 表示第一 PMOS晶体管 11的体区的电压， V _DD 表 示电源电压， 表示第一 NMOS 晶体管 10 的体区的电压， 表示 PMOS/NMOS体控制电路的第一输出端输出的低电压 ， 所述第一输出端与 第一 PMOS晶体管的体区连接， 即所述第一输出端与节点 B连接； I ^表示 PMOS/NMOS体控制电路的第二输出端输出的高电压 ， 所述第二输出端与 第一 NMOS晶体管的体区连接， 即所述第二输出端与节点 A连接。

当输入信号为低电平信号时， 级间公共节点 C点的电压为！^， 此时， 第一 NMOS晶体管 10体区的电压即节点 B的电压为 0， 第一 NMOS晶体 管 10的阈值电压依然为 „。； PMOS/NMOS体控制电路 14将第一 PMOS 晶体管 11体区的电压即节点 A的电压下拉至 ^，第一 PMOS晶体管 11的 阈值电压变为 在这种情况下， 施密特触发器电路的翻转阈值电压为： V ' DD - \ \V Tp \\ + ^τ Η BV ' TnO

V+ = ^! ~ ^! ； β = 其中， 表示和第一 PMOS晶体管 11、 第一 NMOS晶体 WPI ^L P

管 10相关的常数， ^„表示第一 NMOS晶体管 10的沟道宽度， ^表示第一 NMOS晶体管 10的沟道长度， ^表示第一 PMOS晶体管 11的沟道宽度， 表示第一 PMOS晶体管 11的沟道长度。 当输入信号为高电平信号时， 级间公共节点 C点的电压为 0， 此时， 第一 PMOS晶体管 11体区的电压即节点 A的电压为 ，第一 PMOS晶体 管 11 的阈值电压依然为 。； PMOS/NMOS体控制电路 14将第一 NMOS 晶体管 10体区的电压即节点 B的电压上拉至 ₂ ， 第一 NMOS晶体管 10 的阈值电压变为 在这种情况下， 施密特触发器电路的翻转阈值电压为：

这样， 当图 3 所示的施密特触发器电路的输入信号的电平从 高电平到 低电平进行转换时， 翻转阈值电压为 +， 当输入信号的电平从低电平到高 电平进行转换时， 翻转阈值电压为 -， 图 3所示的施密特触发器电路的抗 干扰范围为：

γ

图 4 为应用本发明的施密特触发器电路的一个具体 实施实例， 如图 4 所示， 该电路包括： 第一 NMOS晶体管 10、 第一 PMOS晶体管 11、 第二 NMOS晶体管 12、第二 PMOS晶体管 13、第三 PMOS晶体管 21、第四 PMOS 晶体管 22、第三 NMOS晶体管 23、第四 NMOS晶体管 24、第一二极管 25、 电阻 26、 以及第二二极管 27; 其中， PMOS/NMOS体控制电路 14包括： 第三 PMOS晶体管 21、 第四 PMOS晶体管 22、 第三 NMOS晶体管 23、 第 四 NMOS晶体管 24、 第一二极管 25、 电阻 26、 以及第二二极管 27。

图 4所示的施密特触发器电路的各部件的连接关� �为：

第一 PMOS晶体管 11的栅极连接输入端， 第一 PMOS晶体管 11的源 极连接电源，第一 PMOS晶体管 11的漏极连接级间公共节点 C，第一 PMOS 晶体管 11的体区连接节点 A; 第二 PMOS晶体管 13的栅极连接级间公共 节点 C， 第二 PMOS晶体管 13的源极连接电源， 第二 PMOS晶体管 13的 漏极连接输出端； 第一 NMOS晶体管 10的栅极连接输入端， 第一 NMOS 晶体管 10的源极连接地， 第一 NMOS晶体管 10的漏极连接级间公共节点 C, 第一 NMOS晶体管 10的体区连接节点 B; 第二 NMOS晶体管 12的栅 极连接级间公共节点 C， 第二 NMOS晶体管 12的源极接地， 第二 NMOS 晶体管 12的漏极连接输出端； 第三 PMOS晶体管 21的漏极和第四 PMOS 晶体管 22的源极连接节点 A; 第四 NMOS晶体管 24的漏极和第三 NMOS 晶体管 23的源极连接节点 B;第三 NMOS晶体管 23的栅极连接第四 PMOS 晶体管 22的栅级及输出端； 第四 NMOS晶体管 24的栅极连接第三 PMOS 晶体管 21的栅级； 第四 NMOS晶体管 24的源极与地相连， 第三 PMOS晶 体管 21的源极连接电源； 第一二极管 25的阳极与电源相连， 第一二极管 25的阴极连接电阻 26的一端以及第四 PMOS晶体管 22的漏极； 第二二极 管 27的阴极与地相连， 第二二极管 27的阳极连接电阻 26的另一端以及第 三 NMOS晶体管 23的漏极。 在本实施例中， 第一二极管 25与第二二极管 27完全相同， 当然， 实际应用时， 第一二极管 25与第二二极管 27也可以 不相同。

在以下的描述中，将第一二极管 25的阴极、电阻 26的一端及第四 PMOS 晶体管 22的漏极所形成的连接点称为节点 E，将第二二极管 27的阳极、 电 阻 26的另一端及第三 NMOS晶体管 23的漏极所形成的连接点称为节点 F， 将输出端的节点称为节点 D。

图 4所示的施密特触发器电路的工作原理为：

节点 E的电压为^ - ， 节点 F电平为 _Λ ， 其中， _Λ 表示第一二极管 25与第二二极管 27当中一个二极管的死区电压。当输入信号为� ��电平信号 时， 级间公共节点 C的电压为电源电压 I^， 节点 D的电压为 0， 此时， 第 三 PMOS晶体管 21关断，第四 PMOS晶体管 22开启，第三 NMOS晶体管 23关断， 第四 NMOS晶体管 24开启； 这时， 第一 PMOS晶体管 11体区的 电压即节点 A的电压等于节点 E的电压， 即等于^ - ， 第一 NMOS晶 体管 10体区的电压即节点 B的电压等于 0， 从而可以得到较高的翻转阈值 电压 +。 当输入信号为高电平信号时， 级间公共节点 C的电压为 0， 节点 D的电压为电源电压！^， 此时， 第三 PMOS晶体管 21开启， 第四 PMOS 晶体管 22关断， 第三 NMOS晶体管 23开启， 第四 NMOS晶体管 24关断； 这时，第一 PMOS晶体管 11体区的电压即节点 A的电压等于电源电压 V _DD ， 第一 NMOS晶体管 10体区的电压即节点 B的电压等于节点 F的电压，即 ^， 从而可以得到较低的翻转阈值电压 -， 进而双阈值施密特触发器的功能得 已实现。

从图 4中可以看出， 本实施例的 PMOS/NMOS体控制电路通过控制第 一 NMOS晶体管 10及第一 PMOS晶体管 11 的体区的电压， 来改变第一 NMOS晶体管 10及第一 PMOS晶体管 11的阈值电压， 从而使由高电平到 低电平的输入跳变和由低电平到高电平的输入 跳变具有不同的翻转阈值电 压。

上述实施例仅示例性说明本发明的原理及其功 效， 而非用于限制本发 明。 熟悉此领域的技术人员皆可在不违背本发明的 精神及范畴下， 对上述 实施例进行修饰或改变。 因此， 举凡所属技术领域中具有通常知识者在未 脱离本发明所揭示的精神与技术思想下所完成 的一切等效、 修饰或改变， 仍然由本发明的权利要求所涵盖。