本发明属于源极跟随器技术领域， 涉及基于 PMOS晶体管的源极 跟随器。 背景技术

基于 MOS器件（即 MOSFET, 也即 MOS晶体管）的源极跟随器 被广泛应用于各种功能电路中。 例如， 源极跟随器通常可以用作高速 输入援沖， 它电路结枸简单， 源极跟随器可以提供高输入阻抗、 低输 出阻抗和宽信号带宽； 相比于基于闭环驱动的运算放大器， 源极跟随 器不存在稳定性问题。 因此， 源极跟随器非常适用于緩冲器和驱动电 路。

图 1 所示为传统 PMOS晶体管的示意图， 其中 ) 为其截面结 构示意图， （b ) 为其等效电路示意图。 图 2所示为基于图 1 所示的 PMOS晶体管所形成的传统源极跟随器的电路示� �图。

如图 1 ( a )所示， 传统 PMOS晶体管选择在 P型衬底或基片 U 1 上形成， 其包括 N阱 1 13、 源区 121、 竭区 122、 体端 （Bulk, 以下简 称为 B ) 132、 源极（Source, 以下筒称为 S ) 133、 栅极（Gate, 以下 简称为 G ) 134、 漏极 （Drain, 以下简称为 D ) 135和栅介质层 140。 其中， N阱 1 13可以为 N导电类型， 其可以通过对 P型衬底 1 1 1构 图 N型掺杂形成， 用来形成 PMOS晶 管； 在 N阱 1 13 中， 构图掺 杂形成源区 121和漏区 122， 二者可以,同^掺杂形成， 也可以分步掺 杂形成， 并且二者同为 P导电类型， 其具 掺杂浓度不是限制性的， 在源区 121和漏区 122之间， 可以栅偏压的控制下可以形成沟道； 源 极 133可以从源区 121 引出金属电极形成， 漏极 135可以从漏区 122 引出金属电极形成； 体端 132从 N阱 U3中引出形成； 栅介质层 140 具体可以但不限于为 Si0 ₂ ， 其可以通过对硅材料的衬底 1 1 1的表面构 图氧化形成， 栅极 134形成在源极 133和¾极 135之间。 为避免上述 寄生二极管正向偏置， P型村底 111偏置接地信号 GND。

按照以上实施例形成如图 1 ( a )所示的 PMOS晶体管的同时， 该 PMOS晶体管中通常会形成寄生电容 C _sb 、 C _db 和 C _b ， 其中， C _sb 为源 区 121 与 N阱 1 13之间形成的二极管 '(如图 1 ( _a ) 中所示） 的结电 容， C _db 为漏区 122与 N阱 1 13之间形成^二极管 （如图 1 ) 中所 示）的结电容， C _b 为 N阱 1 13与 P型衬底 1 1 1之间形成的二极管（如 图 1 ( a ) 中所示） 的结电容。

现有的基于图 1所示的 PMOS晶体管形成的源极跟随器中， 不可 避免地至少存在 C _sb 、 C _db 和 C _b 三个寄生电容。 由于 PMOS晶体管存 在增益 会随输出信号的电压的变化而变化的特性， 即存在电压 依赖性， 因此， 现有的基于 PMOS晶体管的源极跟随器在输入信号摆 幅较大时容易发生较大失真， 从而容易线性失真， 线性度差。

并且， 由于 C _sb 、 C _db 和 C _b 三个寄生电容的存在， 其容易对基于

PMOS晶体管的源极跟随器的高频性能产生影� �，因此，现有的 PMOS 晶体管的源极跟随器高频或高速应用时， 容易产生动态失真。

有鉴于此， 有必要提出一种新型的源 跟随器。 发明内容

本发明的目的之一在于， 提高源极跟随器的线性度。

本发明的又一目的在于， 减小源极跟哆器的输出信号的线性失真 和动态失真。

为实现以上目的或者其他目的， 本发明提供一种基于 PMOS晶体 管的源极跟随器，包括电流源和用作输入器件 的 PMOS晶体管，其中， 所述 PMOS晶体管的栅极被定义为所述源极跟随器的� �入端 （V _in ) , 所述 PMOS晶体管的源极被定义为所述源极跟随器的� �出端（V。 _ut ) , 所述 PMOS晶体管的漏极连接接地信号（GND )， 高电平信号（ V _DD ) 从所述电流源的一端接入， 并且所述电流源的另一端输出电流至所述 源极；

其中， 所迷 PMOS晶体管的体端 与所述输入端（ V _in )连接， 以至于使所述源极与所述体端之间的电压 ( V _sb )在输入信号变化的情 况下基本保持恒定。

按照本发明一实施例的源极跟随器， 其中， 所述 PMOS晶体管包 括：

P型衬底；

在所述 P型衬底中构图掺杂形成的 N阱； 从所述 N阱中引出的体端 （B ) ；

在所迷 N阱中构图掺杂形成的源区和漏区；

从所迷漏区中引出的源极 （S ) ；

从所述漏区中引出的漏极 （D ) ； 以及

栅极 （ G ) 。

在一实施例中， 所述 PMOS晶体管中， 存在所迷源区与所述 N阱 之间形成的二极管所导致的第一寄生电容（C _sb ) 、 所述漏区与所述 N 阱之间形成的二极管所导致的第二寄生电容 （C _db ) 、 所述 N 阱与所 述 P型衬底之间形成的二极管所导致的第三寄生� �容 （C _b ) 。

其中， 所述第一寄生电容（C _sb )等效地置于所述源极和所述体端 之间， 所述第二寄生电容（C _db ) 、 第三寄生电容（C _b )等效地并联置 于所述体端和所述漏端之间。

具体地， 所述 P型村底接地。

本发明的技术效果是， 通过将 N阱的体端与输入端 V _in 连接在一 起， 一方面可以使源极跟随器的增益不受体效应影 响， 提高线性度并 且线性失真大大减小； 另一方面， 可以巧妙地使源极跟随器的输出端 的寄生电容显著减少， 在输入端 V _in 的 入信号的频率发生变化时， 动态失真小，解决在高频输入信号的情 T 动态失真的问题。 因此， 本发明的源极跟随器非常适合于高速大负 ¾场合应用。 附图说明

从结合附图的以下详细说明中， 将会使本发明的上述和其他目的 及优点更加完整清楚，其中，相同或相似的要 素采用相同的标号表示。

图 1是传统 PMOS晶体管的示意图， 其中 （a ) 为其截面结构示 意图， （b ) 为其等效电路示意图。

图 2是基于图 1所示的 PMOS晶体管所形成的一种源极跟随器的 电路示意图。

图 3是基于图 1所示的 PMOS晶体.管所形成的按照本发明一实施 例的源极跟随器的电路示意图。 具体实施方式

下面介绍的是本发明的多个可能实施例中的一 些， 旨在提供对本 发明的基本了解， 并不旨在确认本发明的关键或决定性的要素或 限定 所要保护的范围。 容易理解， 根据本发明的技术方案， 在不变更本发 明的实质精神下， 本领域的一般技术人员可以提出可相互替换的 其他 实现方式。 因此， 以下具体实施方式以及附图仅是对本发明的技 术方 案的示例性说明， 而不应当视为本发明的全部或者视为对本发明 技术 方案的限定或限制。

将理解， 当据称将部件 "连接 "到另一个部件时， 它可以直接连接 到另一个部件或可以存在中间部件。相反， 当据称将部件 "直接连接" 到另一个部件时， 则表示不存在中间部件：

图 2所示为基于图 1所示的 PMOS晶体管所形成的一种源极跟随 器的电路示意图。 其中， PMOS晶体管用作输入器件， PMOS晶体管 的栅极用作输入端 V _in ， 输入信号 （例如前一级输出的信号） 从栅极 输入； PMOS晶体管的源极用作输出端 V。 _ut ；漏极偏置接地信号 GND , 体端也偏置接地信号 GND; 并且， 将电流源置于电源信号 V _DD 和源 极之间， 其为输入器件提供恒定的偏置电流， 高电平的电源信号 V _DD 经过电流源后偏置在源极上。 因此， C _db 置于漏极 D和体端 B之间， C _sb 置于源极 S和体端 B之间， C _b 也与 ' Cdb并联地置于漏极 D和体端 B之间。 图 2所示的源极跟随器的输出信号可以跟随输入� �号变化， 其增益（？ 可以通过以下公式 （ 1 ) 计算：

Gain = ― ("

ro +——

Gm

其中， r ₀ 是输入器件 （在此为 PMOS晶体管） 的输出阻抗， 其与 电流源并联； C ^是 PMOS 晶体管的跨导。 通常 r ₀ » l/G ， 因此， 源 极跟随器的增益 Gain接近等于 1 ,也即，输出信号基本跟随输入信号。

传统的 PMOS 晶体管的源极跟随器中， 也是类似地以公式 （ 1 ) 来计算增益。 但是， 由于实际上输入器件的 r。是随输出信号的电压电 平的变化而有所变化的， 从而导致其增益 Gain 亦随输出信号的电压 的变化而变化， 这种特性通常称为电压依赖性。 这种电压依赖性会导 致输入信号在高幅度摆动时， 源极跟随器呈现非线性特性， 也即， 在 输入信号摆幅较大时容易发生较大失真。

源极跟随器产生线性失真的根本原因在于引起 电压依赖性的一 个重要因素： 体效应。 这是由于， /Ό是随源极和衬底 （Β ) 之间的偏 压而变化， 也即随 V _sb 变化； 当衬底接地时， 源极为输出信号的电压 (约等于输入信号的电压） ， V _sb 随输入信号的电压而变化， _ra 和源 极跟随器的增益 Gain均随输入信号的电压变化而变化。

因此， 在图 2所示实施例的源极跟随器中， 通常地， 将 PMOS晶 体管的体端 B与自身的源极 S直接连接在一起。 这样， 源极 S与体端 B之间的电压 V _sb 基本恒定为零， 这样， 基本消除了体效应， w和源 极跟随器的增益 Gain 并不会随源极跟随器的输入端 （即栅极） 的输 入信号的电压变化而变化， 也消除了电压依赖性。 与传统的源极跟随 器相比较， 图 2所示的源极跟随器大大减小了线性失真， 可以提供相 对更好的线性度。

但是， 申请人发现， 在图 2实施例的源极跟随器中， 输出端 V。 _ui 连接寄生电容 Cdb和 C _b ( C _sb 因衬底连接^ ^路， 不呈现在输出端） ； 当输入信号频率上升时，通过 P M 0 S晶体管的部分输出电流会分流到 输出端的电容通道（负栽电容或寄生电容） ， 由于这个动态电流是随 输入信号频率而变化， 这会导致输入器,件的输出阻抗 _ra 也具有电压依 赖性，因此，源极跟随器的增益 Gain随信号电压变化， 引起动态失真。 输入信号的频率越高， 输出端的电容（包括寄生电容） 越大， 动态失 真越严重。

图 3所示为基于图 1所示的 PMOS晶体管所形成的按照本发明一 实施例的源极跟随器的电路示意图。 在图 3所示实施例中， 同样选择 图 1所示实施例的 PMOS晶体管作为输入器件， 电源电压 V _DD 接入电 流源， 电流源置于源极和高电平的电源电压 （V _DD ) 之间， 其用于为 输入器件提供基本恒定的偏置电流； 源 跟随器的输入信号从 PMOS 晶体管的栅极 G输入， 栅极 G被定义 ^极跟随器的输入端 V _m ; 信 号从 PMOS晶体管的源极 S输出，源极 S'被定义为源极跟随器的输出 端 V。 _ut ； 进一步， PMOS晶体管的漏极 D和 P型衬底 1 1 1偏置接地信 号 GND。 尤其地， 将体端 B与输入端 V _in 或栅极 G连接， 例如， 在图 1 中， 可以将体端 132与栅极 134直接'连接。 这样， 图 3所示实施例 的源极跟随器将同时具有以下两方面的优点。

第一， 考虑了基于 PMOS晶体管的源极跟随器的体效应问题。 可 以注意到， 在图 3所示实施例中， 由于体端 B与输入端 V _in 或栅极 G 连接， 体端 B等于栅极 G的电位， 因此 V _sb =V _sg ; 又由于源极跟随器 中源极 S电压跟随输入栅极 G, 因此 V _sg 将是一个常量， 它不会随输 入信号的电压的变化而改变， 也即， 不存在电压依赖性问题。 图 3所 示的源极跟随器的增益 Gain ( Gain的 可以类似地通过公式 （ 1 ) 计算， 其中， r ₀ 是输入器件的输出阻抗.； ：Gm是 PMOS晶体管的跨导） 也不受体效应影响， 相比传统的源极跟随器， 其线性度好， 线性失真 大大减小。

第二，考虑了输出端的寄生电容对刼态失真的 影响。可以注意到， 在图 3所示实施例中， 通过将体端 B与输入端 V _in 或栅极 G连接， C _db 和 C _b 并联地置于体端 B与漏端 D之间， C _db 和 C _b 不再出现在输出端 V _out ； 并且对于 C _sb 来说， 虽然其置于源端 S和体端 B之间， 但是如 前所述， V _sb =V _sg ， V _sb 电压值也为一常量（不随输入信号的电压 变化 而变化） ， 从而寄生电容 C _sb 不会增加输出端 V。 _ut 的电容总量。 这样， 与图 4所示源极跟随器结构相比， 其输出端的寄生电容显著减少， 在 输入端 V _in 的输入信号的频率发生变化时， 不会出现以上图 4所示源 极跟随器的电压依赖性问题和动态失真 ^。

综上， 图 3所示实施例的源极跟随 但减少了由体效应引起的 线性失真，还消除了 PMOS晶体管的寄生黾容所导致的动态失真的问 具有良好的高^特性 非常适合在高速大负栽场合应用。 ' 一 、 需要理解的是， 输入端 V _in 的输入信号可以为前一级电路的输出， 例如， 前一级电路可以为运算放大器。 输入信号的具体类型不是限制 性的。

还需要理解的是， 图 3所示实施例的源极跟随器不仅适于在集成 电路中制造形成， 也适于由 PMOS 晶体管分离器件通过线路连接形 成。

以上例子主要说明了本发明的基于 PMOS晶体管的源极跟随器。 尽管只对其中一些本发明的实施方式进；f了� �述， 但是本领域普通技 术人员应当了解， 本发明可以在不偏离^" 旨与范围内以许多其他的 形式实施。 闳此， 所展示的例子与实施 '方式 '被视为示意性的而非限制 性的， 在不脱离如所附各权利要求所定义的本发明精 神及范围的情况 下， 本发明可能涵盖各种的修改与替换。