磯部 辰徳 (〒26 千葉県山武市横田523 株式会社アルバック 千葉超材料研究所内 Chiba, 2891226, JP)
KOMATSU, Takashi (INC. Chiba Institute for Super Materials 523, Yokota, Sammu-sh, Chiba 26, 2891226, JP)
小松 孝 (〒26 千葉県山武市横田523 株式会社アルバック 千葉超材料研究所内 Chiba, 2891226, JP)
SATOU, Shigemitsu (Inc. 2500, Hagisono, Chigasaki-sh, Kanagawa 43, 2538543, JP)
佐藤 重光 (〒43 神奈川県茅ヶ崎市萩園2500 株式会社アルバック内 Kanagawa, 2538543, JP)
株式会社アルバック (〒43 神奈川県茅ヶ崎市萩園2500番地 Kanagawa, 2538543, JP)
Sharp Kabushiki Kaisha (22-22 Nagaike-cho, Abeno-ku Osaka-sh, Osaka 22, 5458522, JP)
シャープ株式会社 (〒22 大阪府大阪市阿倍野区長池町22番22号 Osaka, 5458522, JP)
ISOBE, Tatsunori (INC. Chiba Institute for Super Materials 523, Yokota, Sammu-sh, Chiba 26, 2891226, JP)
磯部 辰徳 (〒26 千葉県山武市横田523 株式会社アルバック 千葉超材料研究所内 Chiba, 2891226, JP)
KOMATSU, Takashi (INC. Chiba Institute for Super Materials 523, Yokota, Sammu-sh, Chiba 26, 2891226, JP)
小松 孝 (〒26 千葉県山武市横田523 株式会社アルバック 千葉超材料研究所内 Chiba, 2891226, JP)
スパッタ室内にプロセスガスを導入しつつ、スパッタ室内で処理基板に対向させかつ所定の間隔を置いて並設した複数枚のターゲットのうちそれぞれ対をなすターゲットに所定の周波数で交互に極性をかえて電力投入し、各ターゲットをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成して各ターゲットをスパッタリングし、処理基板表面に所定の透明電導膜を形成するスパッタリング方法において、スパッタリング中、各ターゲットへの電力投入を間欠停止することを特徴とするスパッタリング方法。 |
前記間欠停止を、並設した全てのターゲットに対して一定の周期で行うことを特徴とする請求項1記載のスパッタリング方法。 |
前記間欠停止の時間の総和を、処理基板表面に一定の膜厚で所定の透明電導膜を形成するために必要なスパッタリング時間の10%以下の範囲で設定することを特徴とする請求項1または請求項2記載のスパッタリング方法。 |
前記ターゲットとしてインジウム及び錫の酸化物ターゲットまたはインジウム及び錫の合金ターゲットを用い、処理室内に導入するプロセスガスとしてH 2 Oガスを含むことを特徴とする請求項1乃至請求項3のいずれか1項に記載のスパッタリング方法。 |
スパッタ室内で処理基板に対向させかつ所定の間隔を置いて並設された複数枚のインジウム及び錫の酸化物ターゲットまたはインジウム及び錫の合金ターゲットと、それぞれ対をなす前記ターゲットに所定の周波数で交互に極性をかえて電力投入を可能とする交流電源と、スパッタ室内へのプロセスガスの導入を可能とするガス導入手段とを備え、各交流電源は、一対のターゲットへの電力投入または停止を切換えるスイッチング素子を有し、スパッタリング中、ターゲットへの電力投入が間欠停止されるようにスイッチング素子の切換を制御する制御手段を設けたことを特徴とするスパッタリング装置。 |
本発明は、処理基板表面に所定の透明電導
を形成するためのスパッタリング方法及び
パッタリング装置に関し、特に、交流電源
用いたものに関する。
フラットパネルディスプレイ(FPD)の製造工
において、ガラス等の処理基板表面にITOやIZ
Oなどの透明電導膜を形成する方法の一つと
てスパッタリング(以下、「スパッタ」とい
)法がある。このスパッタ法は、プラズマ雰
囲気中のイオンを、処理基板表面に成膜しよ
うする透明電導膜の組成に応じて所定形状に
作製したターゲットに向けて加速させて衝撃
させ、スパッタ粒子(ターゲット原子)を飛散
せ、処理基板表面に付着、堆積させて所定
透明電導膜を形成するものである。
ここで、近年のFPDの大面積化に伴い、スパ
タ装置を次のように構成することが特許文
1で知られている。即ち、特許文献1記載の
パッタ装置は、真空チャンバ内で処理基板
対向させて等間隔で並設した複数枚の同形
のターゲットと、並設したターゲットのう
、それぞれ対をなすターゲットに所定の周
数で交互に極性をかえて交流電圧を印加す
交流電源とを有する。そして、真空中で所
のスパッタガスを(ターゲット種によっては
応ガスと共に)導入し、交流電源を介して対
をなすターゲットに電力投入し、各ターゲッ
トをアノード電極、カソード電極に交互に切
替え、アノード電極及びカソード電極間にグ
ロー放電を生じさせてプラズマ雰囲気を形成
することで各ターゲットがスパッタリングさ
れる。
上記のものでは、スパッタ中、ターゲット
面に滞留したチャージアップ電荷が、反対
位相電圧が印加されたときに打ち消される
このため、ターゲットとしてインジウム及
錫の酸化物ターゲットを用いる場合でも、
化物ターゲットのチャージアップに起因し
異常放電(アーク放電)の発生が抑制でき、
好に透明電導膜を形成できる。他方で、ス
ッタ室内で電位的に絶縁またはフローティ
グ状態の処理基板もまたチャージアップす
が、通常、処理基板表面のチャージアップ
荷は、例えばスパッタ粒子や電離したスパ
タガスイオンによって中和されて消失して
く。
ところが、スパッタ速度を高めるために、
ーゲットへの投入電力を大きくしたり、タ
ゲット表面の磁場強度を強くしてターゲッ
表面付近のプラズマ密度を上げたりした場
、単位時間当たりの処理基板表面へのチャ
ジアップ電荷量が増加して、処理基板表面
滞留し易くなる。特に、FPD製造工程におい
電極を構成する金属膜や絶縁膜が形成され
処理基板表面に透明導電膜を形成するとき
、処理基板表面の絶縁膜にチャージアップ
荷が滞留し易くなる。
処理基板(または処理基板表面に形成した絶
縁膜)にチャージアップ電荷が滞留すると、
えば、処理基板とこの処理基板の周辺部に
置されたアース接地のマスクプレートとの
接部において、電位差によりマスクプレー
にチャージアップ電荷が瞬時に飛び移る場
があり、これに起因して異常放電(アーク放
)が発生する場合がある。異常放電が発生す
ると、処理基板表面の膜がダメージを受けて
製品不良を生じたり、パーティクルが発生す
る等の問題が生じ、良好な透明電導膜の形成
が阻害される。
そこで、本発明の第一の目的は、上記点に
み、処理基板のチャージアップに起因した
常放電の発生を抑制し、大面積の処理基板
の良好な透明電導膜の形成を可能とするス
ッタリング方法を提供することにある。ま
、本発明の第二の目的は、簡単な構成で処
基板のチャージアップに起因した異常放電
発生を抑制でき、特に大面積の処理基板へ
良好な透明電導膜の形成を可能とするスパ
タリング装置を提供することにある。
上記課題を解決するために、請求項1記載の
スパッタリング方法は、スパッタ室内にプロ
セスガスを導入しつつ、スパッタ室内で処理
基板に対向させかつ所定の間隔を置いて並設
した複数枚のターゲットのうちそれぞれ対を
なすターゲットに所定の周波数で交互に極性
をかえて電力投入し、各ターゲットをアノー
ド電極、カソード電極に交互に切替え、アノ
ード電極及びカソード電極間にグロー放電を
生じさせてプラズマ雰囲気を形成して各ター
ゲットをスパッタリングし、処理基板表面に
所定の透明電導膜を形成するスパッタリング
方法において、スパッタリング中、各ターゲ
ットへの電力投入を間欠停止することを特徴
とする。
本発明によれば、スパッタリング中、ター
ット前方で電離した電子やスパッタにより
じた二次電子が処理基板表面に移動してチ
ージアップ電荷が滞留しても、各ターゲッ
への電力投入をそれぞれ間欠停止するため
各ターゲットへの電力投入の停止状態で、
理基板に向かって移動する電離電子や二次
子の量が減少することと、処理基板(または
処理基板表面に形成した絶縁膜)のチャージ
ップ電荷が、スパッタ粒子や電離したスパ
タガスイオンによって中和される等により
失することとが相俟って、処理基板表面へ
チャージアップ電荷の滞留が著しく抑制さ
る。その結果、FPD製造工程において電極を
成する金属膜や絶縁膜が形成された処理基
表面に透明導電膜を形成する場合でも、異
放電の発生が抑制されて良好に透明電導膜
形成できる。従って、FPD製造の際に製品歩
まりを向上できる。
前記間欠停止を、並設した全てのターゲッ
に対して一定の周期で行えば、スパッタリ
グ中、各ターゲット前方のプラズマを定期
に消失させることで、プラズマの消失状態
は、処理基板に向かう電離電子や二次電子
なくなることで、処理基板表面のチャージ
ップ電荷の滞留をさらに低減でき、異常放
の発生を確実に防止できる。
前記間欠停止の時間の総和を、処理基板表
に一定の膜厚で所定の透明電導膜を形成す
ために必要なスパッタリング時間の10%以下
範囲で設定することが好ましい。ターゲッ
への電力投入の停止時間を長く設定すれば
それに応じて処理基板表面へのチャージア
プ電荷の滞留を抑制できるが、スパッタリ
グ時間の10%を超えた時間では、透明電導膜
成のためのスパッタ時間が長くなって生産
が悪い。
前記ターゲットとしてインジウム及び錫の
化物ターゲットまたはインジウム及び錫の
金ターゲットを用い、処理室内に導入する
ロセスガスとしてH 2
Oガスを含むものであれば、各ターゲットへ
電力投入の間欠停止時に、処理室に導入し
H 2
Oガス(反応性ガス)が、局所的に消費されるこ
となく処理基板表面全体に亘って供給される
ことで、透明導電膜が局所的に微結晶化する
ことが防止され、より安定して非晶質な透明
導電膜が得られる。
また、上記課題を解決するために、請求項5
記載のスパッタリング装置は、スパッタ室内
で処理基板に対向させかつ所定の間隔を置い
て並設された複数枚のインジウム及び錫の酸
化物ターゲットまたはインジウム及び錫の合
金ターゲットと、それぞれ対をなす前記ター
ゲットに所定の周波数で交互に極性をかえて
電力投入を可能とする交流電源と、スパッタ
室内へのプロセスガスの導入を可能とするガ
ス導入手段とを備え、各交流電源は、一対の
ターゲットへの電力投入または停止を切換え
るスイッチング素子を有し、スパッタリング
中、ターゲットへの電力投入が間欠停止され
るようにスイッチング素子の切換を制御する
制御手段を設けたことを特徴とする。
以上説明したように、本発明のスパッタリ
グ方法及びスパッタリング装置では、交流
源を用いたスパッタリングにより大面積の
理基板に対して透明電導膜を形成する場合
、処理基板のチャージアップに起因した異
放電の発生が抑制され、良好な透明電導膜
形成が可能になるという効果を奏する。
図1及び図2を参照して、1は、大面積の処理
板表面に透明電導膜を形成するための本実
の形態のマグネトロン方式のスパッタリン
(以下、「スパッタ」という)装置である。
パッタ装置1は、インライン式のものであり
ロータリーポンプ、ターボ分子ポンプなど
真空排気手段(図示せず)を介して所定の真
圧(例えば、10 -5
Pa)に保持できる真空チャンバ11を有し、スパ
タ室(処理室)12を構成する。真空チャンバ11
上部には基板搬送手段2が設けられている。
この基板搬送手段2は、公知の構造を有し、
位的にフローティング状態で処理基板Sを保
するキャリア21を有し、図示しない駆動手
を間欠駆動させて後述するターゲットに対
した位置に処理基板Sを順次搬送する。
また、スパッタ室12には、ターゲットに対
した位置に搬送されてきた処理基板Sに対し
明電導膜を形成する際に、キャリア21の表
などにスパッタ粒子が付着することを防止
るため、基板搬送手段2とターゲットとの間
、処理基板Sが臨む開口13aが形成されたアー
ス接地のマスクプレート13が取付けられてい
。真空チャンバ11にはまた、プロセスガス
スパッタ室12内に導入するガス導入手段3が
けられている。ガス導入手段3は、例えば真
チャンバ11の側壁に一端が取付けられたガ
管31を有し、ガス管31の他端は、マスフロー
ントローラ32を介してガス源33に連通してい
る。プロセスガスには、Ar等の希ガスからな
スパッタガスと、反応性スパッタにより透
電導膜を形成する場合に処理基板S表面に形
成しようとする透明電導膜の組成に応じて適
宜選択されるO 2
、N 2
やH 2
Oなどの反応ガスとが含まれる。さらに、真
チャンバ11の下側にはカソード電極Cが配置
れている。
カソード電極Cは、大面積の処理基板Sに対
効率よく透明電導膜の形成ができるように
処理基板Sに対向させて等間隔で配置した複
枚(本実施の形態では8枚)のターゲット41a乃
41hを有する。各ターゲット41a乃至41hは、イ
ジウム及び錫の酸化物ターゲットまたはイ
ジウム及び錫の合金ターゲットなど、処理
板S表面に形成しようとするITOやIZO等の透明
電導膜の組成に応じて公知の方法で適宜作製
され、例えば略直方体(上面視において長方
)など同形状に形成されている。各ターゲッ
41a乃至41hは、スパッタ中、ターゲット41a乃
41hを冷却するバッキングプレート42に、イ
ジウムやスズなどのボンディング材を介し
接合されている。各ターゲット41a乃至41hは
未使用時のスパッタ面411が処理基板Sに平行
同一平面上に位置するように、絶縁部材を
してカソード電極Cのフレーム(図示せず)に
付けられ、並設したターゲット41a乃至41hの
囲には、アース接地のシールド43が設けら
ている。
また、カソード電極Cは、ターゲット41a乃至
41hの後方(スパッタ面411と背向する側)にそれ
れ位置させて磁石組立体5を有する。同一構
造の各磁石組立体5は、各ターゲット41a乃至41
hに平行に設けられた支持板(ヨーク)51を有す
。ターゲット41a乃至41hが正面視で長方形で
るとき、支持板51は、各ターゲット41a乃至41
hの横幅より小さく、ターゲット41a乃至41hの
手方向両側から延出するように形成された
方形の平板から構成され、磁石の吸着力を
幅する磁性材料製である。支持板51上には、
その中央部で長手方向に沿って線状に配置し
た中央磁石52と、中央磁石52の周囲を囲うよ
に支持板51の外周に沿って配置した周辺磁石
53とがスパッタ面411側の極性を変えて設けら
ている。
中央磁石52の同磁化に換算したときの体積
、例えば周辺磁石53の同磁化に換算したとき
の体積の和(周辺磁石:中心磁石:周辺磁石=1:2:1
)に等しくなるように設計され、各ターゲッ
41a乃至41hのスパッタ面411の前方に、釣り合
た閉ループのトンネル状の磁束がそれぞれ
成される。これにより、各ターゲット41a乃
41hの前方(スパッタ面411)側で電離した電子及
びスパッタリングによって生じた二次電子を
捕捉することで、各ターゲット41a乃至41h前方
での電子密度を高くしてプラズマ密度が高ま
り、スパッタレートを高くできる。各磁石組
立体5は、モータやエアーシリンダなどから
成される駆動手段Dの駆動軸D1にそれぞれ連
され、ターゲット41a乃至41hの並設方向に沿
た2箇所の位置の間で平行かつ等速で一体に
復動できる。これにより、スパッタレート
高くなる領域をかえて各ターゲット41a乃至4
1hの全面に亘って均等に侵食領域が得られる
各ターゲット41a乃至41hは、隣り合う2枚で一
対のターゲット(41aと41b、41cと41d、41eと41f、41
gと41h)を構成し、一対のターゲット毎に割当
て交流電源E1乃至E4が設けられ、交流電源E1
至E4からの出力ケーブル75a、75bが一対のタ
ゲット41a、41b(41c及び41d、41e及び41f、41g及び4
1h)に接続されている(図2参照)。これにより、
交流電源E1乃至E4によって、各一対のターゲ
ト41a乃至41hに対し交互に極性をかえて交流
圧を印加できる。
交流電源E1乃至E4は、同一構造であり、電力
の供給を可能とする電力供給部6と、所定の
波数で交互に極性をかえて交流電圧を、一
のターゲット41a、41b(41c及び41d、41e及び41f、4
1g及び41h)に出力する発振部7とから構成され
。各ターゲット41a乃至41hへの出力電圧の波
については、略正弦波であるが、これに限
されるものではなく、例えば略方形波でも
い。電力供給部6は、第1のCPU回路61と、商用
交流電圧(3相AC200V又は400V)が入力される入力
部62と、入力された交流電圧を整流して直流
圧に一旦変換する6個のダイオード63とを有
、直流電圧ライン64a、64bを介して直流電圧
発振部7に出力する。直流電圧ライン64a、64b
間には、スイッチングトランジスタ65が設け
れ、第1のCPU回路61に通信自在に接続された
ライバー回路66によって、スイッチングト
ンジスタ65のオン、オフの切換えが制御され
る。
他方、発振部7は、第1のCPU回路61に通信自在
に接続された第2のCPU回路71と、直流電圧ライ
ン64a、64b間に設けた発振用スイッチ回路72を
成する4個の第1乃至第4のスイッチングトラ
ジスタ72a乃至72dと、第2のCPU回路71に通信自
に接続され、各スイッチングトランジスタ7
2a乃至72dのオン、オフの切換えを制御する他
ドライバー回路73とから構成されている。
して、第1のCPU回路61からの出力信号を受け
ドライバー回路66によって、スイッチングト
ランジスタ65をオンにすると、直流電圧ライ
64a、64bを介して直流電圧が発振部7に出力さ
れ、次いで、第2のCPU回路71からの出力信号を
受けたドライバー回路73によって、第1及び第
4のスイッチングトランジスタ72a、72dと、第2
び第3のスイッチングトランジスタ72b、72cと
のオン、オフの切換えのタイミングが反転す
るように各スイッチングトランジスタ72a乃至
72dを制御すると、発振用スイッチ回路72から
ランス74を経た交流電圧ライン75a、75bを介
て、一定の電圧で正弦波の交流電圧が一対
ターゲット41a、41bに出力される。各交流電
E1乃至E4の第1のCP回路61は、相互に通信自在
接続されており、いずれか1個のCPU回路61か
の出力信号で、各交流電源E1乃至E4が同期し
運転できる。
処理基板S表面に透明電導膜を形成する場合
、基板搬送手段2によって処理基板Sを各ター
ット41a乃至41hと対向した位置に搬送し、ス
ッタ室12が所定の真空圧に到達した後、ガ
導入手段3を介して所定のスパッタガス(及び
反応ガス)を導入する。次いで、交流電源E1乃
至E4を作動させて、各一対のターゲット41a乃
41hに交流電圧を印加し、各ターゲット41a乃
41hをアノード電極、カソード電極に交互に
替え、アノード電極及びカソード電極間に
ロー放電を生じさせてプラズマ雰囲気を形
する。これにより、プラズマ雰囲気中のイ
ンがカソード電極となった一方のターゲッ
41a乃至41hに向けて加速されて衝撃し、スパ
タ粒子が飛散されることで、処理基板S表面
に透明電導膜が形成される。
ところで、上記のようにスパッタ装置1を構
成すると、ターゲット41a乃至41hがインジウム
及び錫の酸化物ターゲットである場合でも、
ターゲット41a乃至41h表面に滞留したチャージ
アップ電荷は、反対の位相電圧が印加された
ときに打ち消され、ターゲット41a乃至41hのチ
ャージアップに起因した異常放電の発生は防
止できる。他方で、フローティング状態の処
理基板S表面もまたチャージアップし、特に
処理基板SとしてFED製造工程において電極を
成する金属膜や絶縁膜が形成されたものを
いた場合、この絶縁膜にチャージアップ電
が滞留し易くなることから、処理基板Sのチ
ャージアップに起因して異常放電が発生しな
いようにする必要がある。
本実施の形態では、図3に示すように、スパ
ッタ中、スパッタ開始から一定の周期で、い
ずれかの1個のCPU回路61からの出力信号によっ
て各交流電源E1乃至E4の各スイッチングトラ
ジスタ65を一定の時間だけオフに切換え、各
交流電源E1乃至E4から全ターゲット41a乃至41h
の電力投入を同時に間欠停止することとし
。ここで、同時の間欠停止とは、全ターゲ
ト41a乃至41hへの電力投入が一定時間停止さ
ている状態があることをいい、各スイッチ
グトランジスタ65のオン、オフの切換えによ
る電力投入停止時期や再度の電力投入開始時
期が、互いに一致することが要求されるもの
ではない(つまり、電力投入停止時期や再度
電力投入開始時期が各交流電源E1乃至E4で不
致であってもよい)。
これにより、スパッタ中、ターゲット41a乃
41h前方で電離した電子やスパッタリングに
って生じた二次電子が供給されて処理基板S
がチャージアップしても、定期的な全ターゲ
ット41a乃至41hへの電力投入の停止状態では、
ターゲット41a乃至41h前方のプラズマが一旦消
失して処理基板Sに向かう電離電子や二次電
がなくなることと、処理基板S表面のチャー
アップ電荷が、例えばスパッタ粒子や電離
たスパッタガスイオンによって中和されて
失することとが相俟って、処理基板S表面で
のチャージアップ電荷の滞留が著しく抑制さ
れる。その結果、処理基板Sのチャージアッ
に伴う異常放電の発生が防止され、透明電
膜を良好に形成できる。また、ターゲット41
a乃至41hへの電力投入や停止を切換えるスイ
チングトランジスタ65を、ターゲット41a乃至
41hへの電力投入を間欠停止するためスイッチ
ング素子として兼用することで、別個の部品
を追加することなく、簡単な構成でターゲッ
ト41a乃至41hへの電力投入の間欠停止が実現で
きる。
電力投入の停止時間や周期(スパッタリング
中の停止回数)は、ターゲット種や処理基板S
種類に応じて、間欠停止時間の総和がスパ
タ時間の10%以下の範囲で適宜設定される。
欠停止時間の総和がスパッタ時間の10%を超
ると、スパッタ時間が長くなって生産性が
くなる。例えば、FED製造工程においてター
ット41a乃至41hとしてインジウム及び錫の酸
物を用い、電極を構成する金属膜や絶縁膜
形成された処理基板S表面に、720Åの膜厚で
ITOの透明導電膜を形成する場合には、1.0~5.0ms
の範囲で設定すればよい。
ところで、ターゲット41a乃至41hとして、イ
ジウム及び錫の酸化物ターゲットまたはイ
ジウム及び錫の合金ターゲットを用い、反
性ガスとしてH 2
OガスまたはH 2
OガスとO 2
ガスとの混合ガスを用い、反応性スパッタに
よりITO膜を形成する際、スパッタ室12に導入
たH 2
Oガスが、局所的に消費されたのでは、処理
板表面に形成したITO膜に微結晶化した箇所
局所的に発生する。ITO膜に微結晶化した箇
が局所的に発生すると、導電性が低下する
けでなく、後工程でITO膜をエッチングした
きに単位時間当たりのエッチング速度が処
基板面内で不均一になる場合があり、これ
は、生産性が悪い。
それに対し、本発明のように各ターゲット4
1a乃至41hへの電力投入を間欠停止すれば、電
投入の停止時に、スパッタ室12に導入したH 2
Oガスが処理基板S表面の全体に亘って供給さ
、その結果、透明導電膜が局所的に微結晶
することが防止され、より安定して非晶質
透明導電膜が得られると共に、後工程でITO
をエッチングする場合でも単位時間当たり
エッチング速度を処理基板面内で略均等に
きる。
尚、本実施の形態では、8枚のターゲットを
用い、隣り合うターゲット毎に交流電源を割
当てて、電力投入するものについて説明した
が、これに限定されるものではなく、ターゲ
ットの枚数や対をなすターゲットの組合せは
、透明電導膜形成プロセスに応じて適宜設定
できる。また、各ターゲット41a乃至41hへの電
力投入を同時に間欠停止するものについて説
明したが、処理基板Sのチャージアップに伴
異常放電の発生が防止されるものであれば
これに限定されるものではない。例えば、
4に示すように、並設した8枚のターゲットの
うち隣り合う4枚をターゲット群とし、一方
ターゲット群41a乃至41dへの電力投入の停止
態では、他方のターゲット群41e乃至41hへの
力投入を継続し、一方のターゲット群41a乃
41dへの電力投入が再開された後で、他方の
ーゲット群41e乃至41hへの電力投入を停止す
ように制御してもよい。これにより、処理
板Sへのチャージアップ電荷の滞留を制御で
る。
1 スパッタリング装置
12 スパッタ室
3 ガス導入手段
41a乃至41h ターゲット
E1乃至E4 交流電源
65 スイッチング素子
S 処理基板
Next Patent: PROCESS FOR PRODUCING GLASS SUBSTRATE FOR MAGNETIC DISK
