図1を参照して、1は、本発明のマグネトロ� �方式のスパッタリング(以下、「スパッタ」� ��いう)装置である。スパッタ装置1は、例え� �インライン式のものであり、ロータリーポ� �プ、ターボ分子ポンプなどの真空排気手段(� ��示せず)を介して所定の真空圧(例えば、10 ^-5 Pa)に保持できる真空チャンバ11を有し、スパ� ��タ室(処理室)12を構成する。真空チャンバ11� ��上部には基板搬送手段2が設けられている。 この基板搬送手段2は、公知の構造を有し、� �えば電位的にフローティング状態で処理基� �Sを保持するキャリア21を有し、図示しない� �動手段を間欠駆動させて後述するターゲッ� �に対向した位置に処理基板Sを順次搬送でき� ��。

 また、スパッタ室12には、ターゲットに対� �した位置に搬送されてきた処理基板Sに対し� ��膜形成する際に、キャリア21の表面などに� �パッタ粒子が付着することを防止するため� �基板搬送手段2とターゲットとの間に、処理� ��板Sが臨む開口13aが形成されたアース接地の マスクプレート13が取付けられている。真空� ��ャンバ11にはまた、プロセスガスをスパッ� �室12内に導入するガス導入手段3が設けられ� �いる。

 ガス導入手段3は、例えば真空チャンバ11の� ��壁に一端が取付けられたガス管31を有し、� �ス管31の他端は、マスフローコントローラ32� ��介してガス源33に連通している。プロセス� �スとしては、Ar等の希ガスからなるスパッタ ガスと、反応性スパッタにより所定の薄膜を 形成する場合に処理基板S表面に形成しよう� �する薄膜の組成に応じて適宜選択されるO ₂ 、N ₂ やH ₂ Oなどの反応性ガスとを含む。さらに、真空� �ャンバ11の下側にはカソード電極Cが配置さ� �ている。 

 カソード電極Cは、大面積の処理基板Sに対� �効率よく薄膜形成ができるように、処理基� �Sに対向させて等間隔で配置した複数枚(本実 施の形態では8枚)のターゲット41a乃至41hを有� ��る。各ターゲット41a乃至41hは、Al、Ti、Mo、� ��ンジウム及び錫の酸化物(ITO)やインジウム� �び錫の合金など、処理基板S表面に形成しよ� ��とする薄膜の組成に応じて公知の方法で作� ��され、例えば略直方体(上面視において長方 形)など同形状に形成されている。各ターゲ� �ト41a乃至41hは、スパッタ中、ターゲット41a� �至41hを冷却するバッキングプレート42に、イ ンジウムやスズなどのボンディング材を介し て接合されている。各ターゲット41a乃至41hは 、未使用時のスパッタ面411が処理基板Sに平� �な同一平面上に位置するように、絶縁部材� �介してカソード電極Cのフレーム(図示せず)� �取付けられ、並設したターゲット41a乃至41h� �周囲には、アース接地のシールド43が設けら れている。

 また、カソード電極Cは、ターゲット41a乃至 41hの後方(スパッタ面411と背向する側)にそれ� ��れ位置させて磁石組立体5を有する。同一構 造の各磁石組立体5は、各ターゲット41a乃至41 hに平行に設けられた支持板(ヨーク)51を有す� ��。ターゲット41a乃至41hが正面視で長方形で� ��るとき、支持板51は、各ターゲット41a乃至41 hの横幅より小さく、ターゲット41a乃至41hの� �手方向に沿ってその両側に延出するように� �成した長方形の平板から構成され、磁石の� �着力を増幅する磁性材料製である。支持板51 上には、その中央部で長手方向に沿って線状 に配置した中央磁石52と、中央磁石52の周囲� �囲うように支持板51の外周に沿って配置した 周辺磁石53とがスパッタ面411側の極性を変え� ��設けられている。

 中央磁石52の同磁化に換算したときの体積� �、例えば周辺磁石53の同磁化に換算したとき の体積の和(周辺磁石:中心磁石:周辺磁石=1:2:1 )に等しくなるように設計され、各ターゲッ� �41a乃至41hのスパッタ面411の前方に、釣り合� �た閉ループのトンネル状の磁束がそれぞれ� �成される。これにより、各ターゲット41a乃� �41hの前方(スパッタ面411)側で電離した電子及 びスパッタリングによって生じた二次電子を 捕捉することで、各ターゲット41a乃至41h前方 での電子密度を高くしてプラズマ密度が高ま り、スパッタレートを高くできる。各磁石組 立体5は、モータやエアーシリンダなどから� �成される駆動手段Dの駆動軸D1にそれぞれ連� �され、ターゲット41a乃至41hの並設方向に沿� �た2箇所の位置の間で平行かつ等速で一体に� ��復動できる。これにより、スパッタレート� ��高くなる領域をかえて各ターゲット41a乃至4 1hの全面に亘って均等に侵食領域が得られる� ��

 各ターゲット41a乃至41hは、隣り合う2枚で一 対のターゲット(41aと41b、41cと41d、41eと41f、41 gと41h)を構成し、一対のターゲット毎に割当� ��て交流電源E1乃至E4が設けられ、交流電源E1� ��至E4からの出力ケーブルK1、K2が一対のター� ��ット41a、41b(41c及び41d、41e及び41f、41g及び41h )に接続されている(図2参照)。これにより、� �流電源E1乃至E4によって、各一対のターゲッ� ��41a乃至41hに対し交互に極性をかえて交流電� ��を印加できる。

 交流電源E1乃至E4は、同一構造であり、電力 の供給を可能とする電力供給部6と、所定の� �波数で交互に極性をかえて交流電圧を、一� �のターゲット41a、41b(41c及び41d、41e及び41f、4 1g及び41h)に出力する発振部7とから構成され� �。各ターゲット41a乃至41hへの出力電圧の波� �については、略正弦波であるが、これに限� �されるものではなく、例えば略方形波でも� �い。以下に、交流電源E1の構成について図2� �参照して説明する。

 電力供給部6は、その作動を制御する第1のCP U回路61と、商用の交流電力(3相AC200V又は400V)� �入力される入力部62と、入力された交流電力 を整流して直流電力に変換する6個のダイオ� �ド63とを有し、直流電力ライン64a、64bを介し て直流電力を発振部7に出力する。

 また、電力供給部6には、直流電力ライン64a 、64b間に設けたスイッチングトランジスタ65� ��、第1のCPU回路61に通信自在に接続され、ス� ��ッチングトランジスタ65の作動を制御して� �振部7への出力電圧または出力電流を制御す� ��第1のドライバー回路66a及び第1のPMW制御回� �66bとが設けられ、その出力電圧または出力� �流により一対のターゲット41a、41b間の投入� �力が決定される。この場合、電流検出セン� �及び電圧検出トランスを有し、直流電力ラ� �ン64a、64b間の電流、電圧を検出する検出回� �67a及びAD変換回路67bが設けられ、検出回路67a 及びAD変換回路67bを介してCPU回路61に入力さ� �るようになっている。

 他方、発振部7には、第1のCPU回路61に通信自 在に接続された第2のCPU回路71と、直流電力ラ イン64a、64b間に設けた発振用スイッチ回路72� ��構成する4個の第1乃至第4のスイッチングト� ��ンジスタ72a、72b、72c、72dと、第2のCPU回路71� ��通信自在に接続され、各スイッチングトラ� ��ジスタ72a、72b、72c、72dの作動を制御する第2 のドライバー回路73a及び第2のPMW制御回路73b� �が設けられている。

 そして、第2のドライバー回路73a及び第2のPM W制御回路73bによって、例えば第1及び第4のス イッチングトランジスタ72a、72dと、第2及び� �3のスイッチングトランジスタ72b、72cとのオ� ��、オフのタイミングが反転するように各ス� ��ッチングトランジスタ72a、72b、72c、72dの作� ��を制御すると、発振用スイッチ回路72から� �交流電力ライン74a、74bを介して正弦波の交� �電力が出力できる。発振電圧、発振電流を� �出する検出回路75a及びAD変換回路75bが設けら れ、検出回路75a及びAD変換回路75bを介して第2 のCPU回路71に入力されるようになっている。

 交流電力ライン74a、74bは、直列もしくは並� ��またはこれらを組合わせた共振用LC回路を� �て公知の構造を有する出力トランス76に接続 され、出力トランス76からの出力ケーブルK1� �K2が一対のターゲット41a、41bにそれぞれ接続 されている。この場合、電流検出センサ及び 電圧検出トランスを有し、一対のターゲット 41a、41bへの出力電圧、出力電流を検出する検 出回路77a及びAD変換回路77bが設けられ、検出� ��路77a及びAD変換回路77bを介して第2のCPU回路7 1に入力されるようになっている。これによ� �、スパッタリング中、交流電源E1乃至E4を介� ��て一定の周波数で交互に極性をかえて一対� ��ターゲット41a、41bに、任意に設定した一定� ��電力が投入できる。

 なお、各交流電源E1乃至E4の第1のCP回路61は� ��相互に通信自在に接続されており、いずれ� ��1個のCPU回路61からの出力信号で、各交流電� ��E1乃至E4が同期して運転される。

 処理基板S表面に所定の薄膜を形成する場合 には、基板搬送手段2によって処理基板Sを各� ��ーゲット41a乃至41hと対向した位置に搬送し� ��スパッタ室12が所定の真空圧に到達した後� �ガス導入手段3を介して所定のスパッタガス( 及び反応性ガス)を導入する。次いで、交流� �源E1乃至E4を作動させて、各一対のターゲッ� ��41a乃至41hに交流電圧を印加し、各ターゲッ� ��41a乃至41hをアノード電極、カソード電極に� ��互に切替え、アノード電極及びカソード電� ��間にグロー放電を生じさせてプラズマ雰囲� ��を形成する。これにより、プラズマ雰囲気� ��のイオンがカソード電極となった一方のタ� ��ゲット41a乃至41hに向けて加速されて衝撃し� ��スパッタ粒子が飛散されることで、処理基� ��S表面に薄膜が形成される。

 ところで、上記のようにスパッタ装置1を構 成すると、ターゲット41a乃至41h表面に滞留し たチャージアップ電荷は、反対の位相電圧が 印加されたときに打ち消され、ターゲット41a 乃至41hのチャージアップに起因した異常放電 の発生は防止できる。他方で、フローティン グ状態の処理基板S表面もまたチャージアッ� �することから、特に、FPD製造工程において� �極を構成する金属膜や絶縁膜が形成された� �理基板S表面にITOやIZOなどの透明導電膜を形� ��する場合、この絶縁膜にチャージアップ電� ��が滞留し易くなることから、処理基板Sのチ ャージアップに起因して異常放電が発生しな いようにする必要がある。

 本実施の形態では、スパッタ中、いずれか� ��1個の第1のCPU回路61からの出力信号により、 各交流電源E1乃至E4のPWM制御回路66bによって� �イッチングトランジスタ65を制御して、スパ ッタ開始から一定の周期で各ターゲット41a乃 至41hへの電力投入を同時に減少させることと した(図3参照)。ここで、同時の減少とは、全 ターゲット41a乃至41hへの投入電力が一定時間 減少されている状態があることをいい、投入 電力の減少開始時期や再度の設定電圧での電 力投入開始時期が、各交流電源E1乃至E4で互� �に一致することが要求されるものではない(� ��まり、投入電力の減少開始時期や再度の設� ��電圧での電力投入開始時期が各交流電源E1� �至E4で不一致であってもよい)。

 これにより、スパッタ中、ターゲット41a乃� ��41h前方で電離した電子やスパッタリングに� ��って生じた二次電子が供給されて処理基板S がチャージアップしても、定期的な全ターゲ ット41a乃至41hへの投入電力減少状態では、処 理基板Sに向かう電離電子や二次電子が減少� �ることと、処理基板S表面のチャージアップ� ��荷が、例えばスパッタ粒子や電離したスパ� ��タガスイオンによって中和されて消失する� ��ととが相俟って、処理基板S表面でのチャー ジアップ電荷の滞留が著しく抑制される。そ の結果、処理基板Sのチャージアップに伴う� �常放電の発生が防止され、良好な薄膜形成� �可能になる。

 ここで、減少時の投入電力、投入電力を減� ��させている時間や周期(スパッタリング中に おける投入電力減少の回数)は、ターゲット� �や処理基板Sの種類に応じて適宜設定される� ��、ターゲット前方に発生させたプラズマを� ��旦消失させることがなく、他方で、処理基� ��表面へのチャージアップ電荷の滞留を効率� ��く抑制するために、投入電力の減少量を、� ��常電力投入時の5~50%の範囲とすることが好� �しい。

 他方、投入電量を減少させている時間は、0 .5秒以上であって、好ましくは、2.0秒以下と� ��ればよく、また、スパッタ中における投入� ��力の減少の周期は、1.5~4.0秒に設定すればよ い。この場合、前記通常電力投入時のスパッ タ時間に対する前記投入電力減少時のスパッ タ時間の比を2以下に設定することが望まし� �。上記比が2を超えると、スパッタ時間が長� ��なり過ぎる虞がある。

 ここで、ターゲット41a乃至41hとして、イン� ��ウム及び錫の酸化物を用い、電極を構成す� ��金属膜や絶縁膜が形成された処理基板S表面 に500Åの膜厚でITOの透明導電膜を形成する場 合を例に説明すれば、設定投入電力を20~30kW� �減少時の投入電力を2.5~10kW、投入電量を減少 させている時間を、0.5~1.5秒、及び周期を1.5~3 .5秒に設定されば、ターゲットの寿命まで処� ��基板Sでのアーク放電の発生を抑制して、良 好な薄膜形成ができる。

 ところで、ターゲット41a乃至41hとして、イ� ��ジウム及び錫の酸化物ターゲットまたはイ� ��ジウム及び錫の合金ターゲットを用い、反� ��性ガスとしてH ₂ OガスまたはH ₂ Oガス及びO ₂ ガスを含む混合ガスを用い、反応性スパッタ によりITO膜を形成する際、スパッタ室12に導� ��したH ₂ Oガスが、局所的に消費されたのでは、処理� �板表面に形成したITO膜に微結晶化した箇所� �局所的に発生する。ITO膜に微結晶化した箇� �が局所的に発生すると、導電性が低下する� �けでなく、後工程でITO膜をエッチングした� �きに単位時間当たりのエッチング速度が処� �基板面内で不均一になる場合があり、これ� �は、生産性が悪い。

 この場合、各ターゲット41a乃至41hへの投入� ��力を間欠減少すれば、投入電力の減少時に� ��スパッタ室12に導入したH ₂ Oガスが処理基板S表面の全体に亘って供給さ� ��、その結果、透明導電膜が局所的に微結晶� ��することが防止され、より安定して非晶質� ��透明導電膜が得られると共に、後工程でITO� ��をエッチングする場合でも単位時間当たり� ��エッチング速度を処理基板面内で略均等に� ��きる。他方、反応性ガスとしてO ₂ ガスを含むガスを用い、IZO膜を形成する場合 にも、上記と同様の効果が得られる。

 尚、本実施の形態では、8枚のターゲットを 用い、隣り合うターゲット毎に交流電源を割 当てて、電力投入するものについて説明した が、これに限定されるものではなく、ターゲ ットの枚数や対をなすターゲットの組合せは 、薄膜形成プロセスに応じて適宜設定できる 。