《第1の実施形態》
 第1の実施形態に係る積層帯域通過フィルタ について図2~図5を参照して説明する。
 図2は第1の実施形態に係る積層帯域通過フ� �ルタの分解斜視図、図3はその外観斜視図で� ��る。

 図2において、接地電極形成層103の上面に 接地電極109を形成している。キャパシタ電極 形成層102にはキャパシタ電極111,114、キャパ� �タ電極形成層104にはキャパシタ電極112,113を� ��れぞれ形成している。入出力電極形成層101� ��は入出力電極121,122を形成している。線路電 極形成層105には線路電極116~119を形成してい� �。線路電極形成層105の上には外層106を設け� �いる。この積層帯域通過フィルタは、6つの� ��電体層と5つの電極層とで積層体をなすとと もに、その端面に端子電極を形成したもので ある。

 図3において、積層体100は上記誘電体層と 電極層との積層体である。この積層体100の4� �の側面のうち対向する2つの側面に(端面に)� �出力端子7,8を設け、残る2つの側面に接地端� ��6を設けることによって積層帯域通過フィル タ1を構成している。この積層体100の大きさ� �、1.6mm×0.8mmで高さは0.5mmである。

 前記各層の誘電体層部分は、比誘電率εr= 53.5の低温焼結セラミック(LTCC)である。この� �電体層は比誘電率が6以上80以下の範囲内の� �料を用いることができる。

 また、上記線路電極を含む電極層に積層さ� ��ている誘電体層、すなわち線路電極形成層1 05および外層106の比誘電率は6以上80以下の範� ��内にある。また、キャパシタ電極形成層の� ��誘電率は20以上である。各誘電体層は、例� �ば酸化チタン、酸化バリウム、アルミナ等� �成分のうち、少なくとも1つ以上の成分と、� ��ラス成分とから形成される低温焼結セラミ� ��クスである。
 各誘電体層を形成する材料は、以降に示す� ��の実施形態についても同様である。

 図2において、接地電極形成層103には、そ の平面外形より一回り小さな範囲に広がる接 地電極109と、この接地電極109に導通するとと もに接地電極形成層103の2つの側面にまで延� �る接地接続電極151,152を形成している。この2 つの接地接続電極151,152は、図3に示した接地� ��子6に導通することになる。

 キャパシタ電極形成層102には、それぞれ� ��ぼ矩形状をなし、互いに平行な2つのキャパ シタ電極111,114を形成している。また、キャ� �シタ電極形成層104には、それぞれ矩形状を� �し、互いに平行な2つのキャパシタ電極112,113 を形成している。これらのキャパシタ電極111 ~114は接地電極109との間でそれぞれ容量を構� �する。また隣接するキャパシタ電極の間に� �容量を構成する。

 入出力電極形成層101には、その2つの短辺 に接するほぼ矩形状の入出力電極121,122を形� �している。この2つの入出力電極121,122は図3� �示した入出力端子7,8に導通することになる� �

 線路電極形成層105には、互いに平行でそ� ��ぞれ線路状の線路電極116~119を形成している 。

 入出力電極形成層101、キャパシタ電極形� ��層102,104、接地電極形成層103、および線路電 極形成層105には、これらの積層方向に延びる ビア電極131~138を形成している。ビア電極131� �線路電極116の一端116A、キャパシタ電極111、� ��よび入出力電極121に導通する。ビア電極132� ��線路電極116の他端116Bおよび接地電極109に導 通する。ビア電極133は線路電極117の一端117A� �よび接地電極109に導通する。ビア電極134は� �路電極117の他端117Bおよびキャパシタ電極112� ��導通する。ビア電極135は線路電極118の一端1 18Aおよびキャパシタ電極113に導通する。ビア 電極136は線路電極118の他端118Bおよび接地電� �109に導通する。ビア電極137は線路電極119の� �端119Aおよび接地電極109に導通する。ビア電� ��138は線路電極119の他端119B、キャパシタ電極 114、および入出力電極122に導通する。

 したがって上記各ビア電極と各線路電極� ��による各インダクタ電極およびそれらのル� ��プ方向は次のような関係となる。

 [表1]
________________________________
 インダクタ電極   ビア電極    線路電� �   ループ方向
________________________________
   第1        131,132    116       1
   第2        133,134    117       0
   第3        135,136    118       1
   第4        137,138    119       0
________________________________
 インダクタ電極が形成する「ループ」は、� ��ャパシタ電極とインダクタ電極との接続点� ��始点とした、インダクタ電極の経路により� ��成される。すなわち、キャパシタ電極とビ� ��電極との接続点を始点とし、当該ビア電極� ��線路電極、別のビア電極との接続経路によ� ��ループは形成される。

 「ループの方向」とは、線路電極の配列� ��向の一方の方向からループを見たとき、そ� ��ループの始点からの回り方向である。例え� ��、図2を入出力電極121側から入出力電極122に 向かって、各インダクタ電極が形成するルー プを見たとき、第1のインダクタ電極は、キ� �パシタ電極111とビア電極131との接続点(始点) -ビア電極131-線路電極116-ビア電極132との接続 経路でループを形成していて、当該第1のイ� �ダクタ電極によるループの方向は左回りで� �る。第2のインダクタ電極は、キャパシタ電� ��112とビア電極134との接続点(始点)-ビア電極1 34-線路電極117-ビア電極133との接続経路でル� �プを形成していて、当該第2のインダクタ電� ��によるループ方向は右回りである。ここで� ��ループの方向は左回り、右回りの2方向しか ないので、一方の方向を「1」,他方を「0」で 表す。

 このようにして、複数の誘電体層と、キ� ��パシタ電極またはインダクタ電極の少なく� ��も一方の電極を含む複数の電極層とで構成� ��れた積層体によって、キャパシタ電極とイ� ��ダクタ電極とにより、隣接するLC並列共振� �同士が結合する偶数個のLC並列共振器が構成 される。

 表1に示した4つ(4段)のLC並列共振器の各共 振器間の結合の極性は、帯域通過フィルタの 入力側から出力側にかけて順に表すと、〈101 0〉と表現できる。

 以上に示したように、この実施形態で示� ��た積層帯域通過フィルタは、次のような特� ��的な構成を備えている。

(1)偶数個のLC並列共振器のキャパシタ電極1 11~114の形状および分布(配置)が平面視で点対� ��である。

(2)各ビア電極131~138と各線路電極116~119とに� ��る各インダクタ電極、入出力電極121,122は、 キャパシタ電極111~114とともに形状および分� �(配置)が平面視で誘電体層の中心に対して点 対称の関係となっている。

(3)互いに隣接するLC並列共振器のインダク� ��電極によるループの方向がそれぞれ逆の関� ��である。

(4)各インダクタ電極は、誘電体層の積層方 向に通るビア電極131~138と少なくとも誘電体� �の積層方向に対して垂直方向に延びる線路� �極116~119とでそれぞれコイル状をなし、当該� ��ンダクタ電極およびキャパシタ電極は、誘� ��体層および電極層が積層される積層方向に� ��して垂直方向に配列されている。

(5)キャパシタ電極は複数のキャパシタ電極 111~114の配置範囲に広がる共通の接地電極109� �の間にそれぞれ容量を構成し、キャパシタ� �極111,114およびキャパシタ電極112,113はそれぞ れ同一の電極層で形成されている。

(6)キャパシタ電極は複数のキャパシタ電極 111~114の配置範囲に広がる共通の接地電極109� �の間にそれぞれ容量を構成する電極であり� �当該キャパシタ電極111~114は接地電極109を厚� ��方向に挟んで当該接地電極109の両側に設け� ��れている。

(7)入力段および出力段のLC並列共振器のキ� ��パシタ電極111,114に接続されるビアホール131 ,138が、隣接するLC並列共振器の接地電極109に 接続されるビアホール133,136とそれぞれ隣り� �うように配置されている。

 図4は上記積層帯域通過フィルタの等価回路 図である。
 図4において、入力端子INは、図2に示した入 出力電極121が導通する図3の入出力端子7に対� ��し、出力端子OUTは入出力電極122が導通する� ��出力端子8に対応する。インダクタL1は、ビ� ��電極131,132および線路電極116で構成されるイ ンダクタ電極により生じるインダクタンスを 記号化したものである。インダクタL2はビア� ��極133,134および線路電極117で構成されるイン ダクタ電極により生じるインダクタンス成分 を記号化したものである。同様に、インダク タL3はビア電極135,136および線路電極118で構成 されるインダクタ電極により生じるインダク タンス成分を記号化したものである。インダ クタL4はビア電極137,138および線路電極119で構 成されるインダクタ電極により生じるインダ クタンス成分を記号化したものである。

 また、キャパシタC1~C4はキャパシタ電極11 1~114と接地電極109との間に生じる容量を記号� ��したものである。キャパシタC23はキャパシ� ��電極112-113間に生じる寄生容量を記号化した ものであり、2段目のLC並列共振器と3段目のLC 並列共振器との間の容量結合に寄与する。同 様にキャパシタC14はキャパシタ電極111-114間� �生じる寄生容量を記号化したものであり、1� ��目のLC並列共振器間と4段目のLC並列共振器� �との間の飛び結合に寄与する。

 このようにそれぞれ2つのビア電極と1つ� �線路電極とによるインダクタ電極がなすル� �プ面をインダクタ電極の配列方向に見たと� �、ループの面同士が少なくとも一部で重な� �ように配置している。そのため、少なくと� �隣接するインダクタ電極によるインダクタ� �士は誘導結合する。

 図中のM1はインダクタL1とL2による誘導結� ��、M2はインダクタL2とL3による誘導結合、M3� �インダクタL3とL4による誘導結合を表してい� ��。

 図5は上記積層帯域通過フィルタの通過特性 (SパラメータのS21特性)および反射特性(Sパラ� ��ータのS11特性,S22特性)を示す図である。
 図5に示すように、この例では3.3~4.0GHzの周� �数帯で通過し、それ以外の周波数帯を遮断� �る帯域通過フィルタ特性が得られる。また� �2.2GHzおよび4.5GHzには減衰極(ポール)が生じて いて、この減衰極付近の減衰量を大きく確保 している。この減衰極は偶数のLC並列共振器� ��交互に逆極性の誘導結合で結合させたこと� ��よって生じたものである。

 また、入出力端子7側の反射特性S11と入出 力端子8側の反射特性S22とがほぼ一致してい� �。そのため、フィルタの通過帯域のリップ� �が少なく安定した特性が得られている。さ� �に、入力および出力のインピーダンス特性(� ��射特性)が揃っているので、入出力端子の方 向性が無い帯域通過フィルタとして用いるこ とができる。

 第1の実施形態によれば、従来の積層帯域 通過フィルタとは異なり、ビアホールと線路 電極により、90度回転させたコの字型のイン� ��クタを備えたLC並列共振器が横方向に並べ� �れるため、低損失な通過帯域特性がられる� �

 また、入力段および出力段のLC並列共振器� �キャパシタ電極111,114に接続されるビアホー� ��131,138が、隣接するLC並列共振器の接地電極1 09に接続されるビアホール133,136とそれぞれ隣 り合うように配置することにより、最適な電 磁結合が得られ、積層体の小型・低背化が可 能となる。
 また、接地電極109を挟んで接地109にそれぞ� ��対向する層にキャパシタ電極111,114とキャパ シタ電極112,113を分離形成したので、所定の� �接するLC並列共振器間の不要な容量成分によ る結合(1段目と2段目との容量結合、および3� �目と4段目との容量結合)を抑えることができ る。それとともに、飛び結合用のキャパシタ 電極(111,114)を単一の層で形成できるので、印 刷ズレや積み重ねズレがあっても、それらの 影響を受けることがなく、飛び結合用の容量 の変動を抑えることができる。

 また、線路電極116~119とキャパシタ電極111 ,112,113,114および接地電極109をビアホール131~13 8で接続する構成であるので、誘電体シート� �カットズレや積重ねズレがあっても、それ� �の影響を受けることがなく、共振周波数の� �らつきを低減することができる。入出力電� �121,122に接続するキャパシタ電極111,114につい てもビアホール131,138を介して別層で接続す� �ことにより、印刷ズレや積み重ねズレがあ� �ても、それらの影響を受けることがなく、� �量の変動を抑えることができる。

 しかも、設計構造が点対称の構造である� ��め、入力および出力からのインピーダンス� ��特性が同特性となるため、安定した通過帯� ��特性が得られる。

 また、隣り合うLC並列共振器のインダク� �電極によるループ方向をすべて逆〈1010〉の� ��係で構成することにより、通過帯域に対し� ��低域側および高域側に減衰極を設計できる� ��このことから、低域側減衰量を確保するた� ��に入出力間を結合させるキャパシタが不要� ��なり、キャパシタ電極間の寄生容量の変動� ��抑えられ、構造的に安定した高減衰特性を� ��する帯域通過フィルタを得ることができる� ��

 《第2の実施形態》
 第2の実施形態に係る積層帯域通過フィルタ について図6・図7を参照して説明する。
 図6は第2の実施形態に係る積層帯域通過フ� �ルタの分解斜視図である。

 図6において、接地電極形成層201の上面に 接地電極209を形成している。キャパシタ電極 形成層202にはキャパシタ電極211,212,213,214を形 成している。入出力電極形成層203には入出力 電極221,222を形成している。線路電極形成層20 4には線路電極216~219を形成している。線路電� ��形成層204の上には外層205を設けている。こ� ��積層帯域通過フィルタは、5つの誘電体層と 4つの電極層とで積層体をなすとともに、そ� �端面に端子電極を形成したものである。

 前記各層の誘電体層部分の材料、比誘電� ��は、第1の実施形態の場合と同様であり、積 層帯域通過フィルタの外観も図3に示したも� �と同様である。

 図6において、接地電極形成層201には、そ の平面外形より一回り小さな範囲に広がる接 地電極209と、この接地電極209に導通するとと もに接地電極形成層201の2つの側面にまで延� �る接地接続電極251,252を形成している。この2 つの接地接続電極251,252は、積層体側面の接� �端子に導通することになる。

 キャパシタ電極形成層202には、それぞれ� ��形状をなし、互いに平行な4つのキャパシタ 電極211~214を形成している。これらのキャパ� �タ電極211~214は接地電極209との間でそれぞれ� ��量を構成する。また隣接するキャパシタ電� ��の間にも容量を構成する。

 入出力電極形成層203には、その2つの短辺 に接するほぼ矩形状の入出力電極221,222を形� �している。この2つの入出力電極221,222は積層 体の入出力端子に導通することになる。

 線路電極形成層204には、互いに平行でそ� ��ぞれ線路状の線路電極216~219を形成している 。

 入出力電極形成層203、キャパシタ電極形� ��層202、接地電極形成層201、および線路電極� ��成層204には、これらの積層方向に延びるビ� ��電極231~238を形成している。ビア電極231は線 路電極216の一端216A、キャパシタ電極211、お� �び入出力電極221に導通する。ビア電極232は� �路電極216の他端216Bおよび接地電極209に導通� ��る。ビア電極233は線路電極217の一端217Aおよ び接地電極209に導通する。ビア電極234は線路 電極217の他端217Bおよびキャパシタ電極212に� �通する。ビア電極235は線路電極218の一端218A� ��よびキャパシタ電極213に導通する。ビア電� ��236は線路電極218の他端218Bおよび接地電極209 に導通する。ビア電極237は線路電極219の一端 219Aおよび接地電極209に導通する。ビア電極23 8は線路電極219の他端219B、キャパシタ電極214� ��および入出力電極222に導通する。

 したがって上記各ビア電極と各線路電極� ��による各インダクタ電極およびそれらのル� ��プ方向は次のような関係となる。

 [表2]
________________________________
 インダクタ電極   ビア電極    線路電� �   ループ方向
________________________________
    第1      231,232     216      1
    第2      233,234     217      0
    第3      235,236     218      1
    第4      237,238     219      0
________________________________
 インダクタ電極が形成する「ループ」は、� ��1の実施形態の場合と同様に、キャパシタ電 極とインダクタ電極との接続点を始点とした 、インダクタ電極の経路により形成される。 すなわち、キャパシタ電極とビア電極との接 続点を始点とし、当該ビア電極、線路電極、 別のビア電極との接続経路によりループは形 成される。

 第1の実施形態と異なり、図6に示した例� �は、4つのキャパシタ電極211~214を単一の層202 に形成し、隣接するキャパシタ電極間にそれ ぞれ容量を形成するように構成している。

 図7は上記積層帯域通過フィルタの等価回路 図である。
 図7において、インダクタL1は、ビア電極231, 232および線路電極216で構成されるインダクタ 電極により生じるインダクタンスを記号化し たものである。インダクタL2はビア電極233,234 および線路電極217で構成されるインダクタ電 極により生じるインダクタンス成分を記号化 したものである。同様に、インダクタL3はビ� ��電極235,236および線路電極218で構成されるイ ンダクタ電極により生じるインダクタンス成 分を記号化したものである。インダクタL4は� ��ア電極237,238および線路電極219で構成される インダクタ電極により生じるインダクタンス 成分を記号化したものである。

 また、キャパシタC1~C4はキャパシタ電極21 1~214と接地電極209との間に生じる容量を記号� ��したものである。キャパシタC12はキャパシ� ��電極211-212間に生じる寄生容量を記号化した ものである。キャパシタC23はキャパシタ電極 212-213間に生じる寄生容量を記号化したもの� �ある。同様にキャパシタC34はキャパシタ電� �213-214間に生じる寄生容量を記号化したもの� ��ある。

 このようにそれぞれ2つのビア電極と1つ� �線路電極とによるインダクタ電極がなすル� �プ面をインダクタ電極の配列方向に見たと� �、ループの面同士が少なくとも一部で重な� �ように配置している。そのため、少なくと� �隣接するインダクタ電極によるインダクタ� �士は誘導結合する。

 図中のM1はインダクタL1とL2による誘導結� ��、M2はインダクタL2とL3による誘導結合、M3� �インダクタL3とL4による誘導結合を表してい� ��。

 第2の実施形態によれば、第1の実施形態� �場合と同様の効果を奏する。第1の実施形態� ��は異なる第2の実施形態特有の効果としては 、低域側減衰量を確保するために入出力間を 結合させるキャパシタが不要となり、接地電 極209をいわゆるベタ電極構成とし、キャパシ タ電極211~214を同一層で形成できるため、積� �ねズレによる容量およびキャパシタ電極間� �寄生容量の変動が抑えられ、構造的に電気� �特性ばらつきが小さくなる。

 また、線路電極216~219とキャパシタ電極211 ~214および接地電極209をビアホール231~238で接� ��し、且つ入出力端子と接続される入出力電� ��221,222を線路電極形成層204とキャパシタ電極 形成層202との間に配置したことによりLC並列� ��振器が閉回路で構成でき、高Qの共振器特性 を保ちながら帯域通過フィルタを構成するこ とができる。