本发明属于微电子领域， 具体涉及一种可用于相变存储器的相变存储 材料及其制备方法。

背景技术

更高的密度、 更低的功耗， 更低的成本和更快的速度是存储器设计和 制造者追求的永恒目标。 在现有的存储技术中， 相变存储器 （PCRAM) 由 于具有高速读取、 高可擦写次数、 抗辐射、 非易失性、 元件尺寸小、 可实 现多级存储、 以及与 CMOS工艺兼容性好的优点， 被国际半导体工业协会 认为最有可能取代目前的闪存存储器而成为未 来存储器主流产品之一， 也 是最先可能商用化的下一代存储器件。

相变存储器技术是基于 Ovshinsky在 20世纪 60年代末 (Phys. Rev. Lett.， 21， 1450~1453，1968)和 70年代初 (Appl. Phys. Lett., 18， 254-257, 1971 ) 提出的相变薄膜材料可以应用于相变存储器介 质的构想建立起来的。 相变 存储器的基本原理是利用相变薄膜材料为存储 介质， 采用编程的电脉冲使 相变薄膜在不同的结构相之间进行可逆的转换 来存储数据。 而且该存储单 元的状态是非易失的， 即当其被设置为一个状态时， 即使切断电源， 该存 储单元仍保持设置后的电阻值， 除非重新设置。 存储单元由电介质材料所 限定的小孔并被相变材料所填充。 电极接触使电流通过该通道产生焦耳热 对该单元进行编程， 或者读取该单元的电阻状态。 由 CMOS工艺形成的控 制电路与相变存储单元集成以后形成的相变存 储器， 其关键为可记录的相 变薄膜功能材料。

目前用于相变存储器的相变材料主要为硫系化 合物， 有 GeSbTe、 AgInSbTe、 GeTeAsSi、 GeBiTe、 InTe、 AsSbTe、 GeSbTeN、 GeSbTeSn、 AgInSbTe、 GeSbTeO、 AsTeAg、 和 AuSbTe等等。 但是更高的存储密度和 更快的数据传输率的要求对相变材料提出了更 多的要求。 为保持与其他存 储技术的竞争力， 所使用的材料必须具有快速结晶和再结晶的能 力以保证 最大的数据传输速率。 为了得到更高的存储密度， 还有一些问题必须解决， 例如擦除过程 (晶化)电流脉冲高。 同时某些相变材料的组元比较复杂， 而某 些相变材料与半导体制备工艺兼容性也不好， 制作成本大， 不适合大批量 生产。 寻找相变速度更快的相变存储器存储材料， 克服如上这些缺点， 正 是本发明的出发点。

目前最常用的主要是 Ge ₂ Sb ₂ Te ₅ 和 Sb ₂ Te ₃ 。 如申请公布号为 CN102185106A的发明文献揭示了一种用于相变存储 器的 SiBiTe系薄膜材 料，该材料将大量的 Si以非晶的形态存在于 BiTe材料周围， Si原子并未掺 入 BiTe材料中，只起到隔离的作用，在相变过程� �只有 BiTe晶粒发生相变， 这样的缺陷在于： 由于非晶 Si电阻很高， 导致了材料在晶态与非晶态都保 持在一个很高的电阻 （晶态 10 ⁴ 欧姆以上， 非晶态 10 ⁶ 欧姆以上）， 导致了 很大的写电流与擦除电流。

发明内容

本发明的目的在于针对目前现有相变材料的存 在的不足， 提供一种用 于相变存储器的存储材料， 具有相变速度快、 擦除过程电流脉冲低以及与 半导体制备工艺兼容性好的特点。

本发明提供一种用于相变随机存储器的铋碲基 存储材料， 其组分表达 式为 Bi _x Te _y Si謂 _-(χ+γ) ， 其中 x、 y满足： 0<x^40, 0<y^60, 90 x+y<100。

进一步地， 所述铋碲基存储材料为电阻会在外部能量的作 用下发生高 阻和低阻之间的可逆转换的存储材料， 电阻变化幅度在一个数量级以上。

制备所述的硅掺杂的铋碲基存储材料的方法， 具体为-

1 ) 制备 Bi _x Te _y 合金靶；

2) 对 Bi _x Te _y 合金靶上贴置 Si片；

3 ) 以 Ar作为溅射气体对贴置 Si片后的合金靶进行溅射， 制备得到硅 掺杂的铋碲基存储存储材料。

进一步地， 溅射功率为 0~60W， 溅射 Ar气压为 0.78~0.82Pa。

进一步地， 溅射功率为 50W， 溅射 Ar气压为 0.8Pa。

本发明的技术效果体现在： 与现有的相变存储材料相比， 本发明提供 的 BiTe基相变存储材料具有更快的晶化速度， 同时 BiTe基的晶态电阻小， 有效降低了擦除过程电流脉冲。 考虑到 BiTe基相变材料晶化温度比较低， 将影响其室温稳定性及其在相变存储器中的应 用， 因此本发明对 BiTe基相 变材料进行 Si掺杂，利用 BiTe材料自身缺陷，使掺杂的元素 Si取代了 BiTe 基材料中的 Te的位置， 与 Bi成键， 形成均一的化学式为 BixTeySi^^y)的 薄膜。 由于 Si的高配位数 （4) 以及相对较高的键能， 提高了 BiTe基材料 非晶态的稳定性。 本发明所述的硅掺杂铋碲基相变存储材料晶态 电阻 （10 ² 欧姆左右） 与非晶态电阻 （10 ⁴ 欧姆左右） 都较小， 有效降低了写电流与擦 除电流。 所述相变存储材料 BiJbySiKx^y)薄膜有明显的开关特性， 阈值电 流随着 Si掺杂含量的提高而增大。

附图说明

图 1基于硅掺杂的铋碲基存储材料的相变存储单� �的结构示意图。 图 2基于硅掺杂的铋碲基存储材料 Bi ₄ 。Te ₅₄ Si ₆ 的相变存储器单元的 I-V 特性曲线图。

图 3基于硅掺杂的铋碲基存储材料 Bi4。T _e5 。Si ₁₍₎ 的相变存储器单元的 R-I 特性曲线图。

图 4硅掺杂的铋碲基存储材料沉积态与退火后的� �行 X射线衍射图谱。 图 5硅掺杂的铋碲基存储材料中 Si原子 2p电子的 XPS谱线图。

图 6硅掺杂的铋碲基存储材料中 Bi原子 4f电子的 XPS谱线图。

图 7本发明可用于的 "T"字形相变存储器单元结构示意图。

图 8本发明可用于的 "工"字形相变存储器单元结构示意图。

图 9本发明可用于的线型相变存储器单元结构示� �图。

具体实施方式

下面通过具体实施例的阐述， 以进一步说明本发明实质性特点和显著 的进步， 但本发明绝非仅局限于实施例。

本实施例所述的一种相变存储材料为 Si掺杂的 BiTe基材料，其化学组 成式为 Bi _x TeySi _1(XHx+ y)，其中 x、 y满足： 0<x 40， 0<y^60, 90 x+y<100。

本发明提供的 Si掺杂的 BiTe基材料很容易形成非晶态，在施加电脉冲 信号时， 本发明存储材料的电阻会发生高阻和低阻之间 的可逆转换特性， 变化幅度在一个数量级以上， 这两个不同的电阻状态可以分别用于代表存 储的 "0"态和 " 1 "态， 因此利用这种阻值的可逆变化现象， 可以构造电 可擦写的非易失性存储器。

制备所述的硅掺杂的铋碲基存储材料的方法， 具体为-

1 ) 制备 Bi _x Te _y 合金靶；

2) 对 Bi _x Te _y 合金靶上贴置 Si片；

3 ) 以 Ar作为溅射气体对贴置 Si片后的合金靶进行溅射， 制备得到硅 掺杂的铋碲基存储存储材料。

溅射功率为 0~60W (优选 50W)， 溅射 Ar气压为 0.78~0.82Pa (优选 0.8Pa)。

实施例一

本发明所述的 Si掺杂的 BiTe基存储材料的制备方法可采用溅射法、化 学气相沉积法、 蒸发法、 原子层沉积法、 金属有机物热分解法或激光辅助 沉积法等方法中任意一种制备方法。

本文实施例选用磁控溅射方法制备 Si 掺杂 Bi ₂ Te ₃ 薄膜。首先制备好直 径为 100mm、 厚度为 5mm的 Bi ₂ Te ₃ 靶材， 靶的纯度为 99.999% (原子百分 比），大小为 2*10mm的 Si片均匀地贴在 Bi ₂ Te ₃ 合金靶上，通过调节溅射气 压来改变 Bi与 Te的原子比， 通过改变 Si片的数量来改变掺杂量多少。 然 后用磁控溅射的方法， 溅射时通入纯度为 99.999%的 Ar气。

具体的工艺参数如下： 81 _{2 3} 靶采用射频功率电源， 功率为 50W; 溅 射气压为 0.8Pa _; 每次溅射前预溅射 1小时以保证 Si片表面的 Si0 ₂ 被去除 干净。 每次改变贴在 Bi ₂ Te ₃ 靶上的 Si 片数量就可以得到不同 Si 含量的 Bi _x Te _y Si^S变存储薄膜。通过台阶仪分析得到薄� �的厚度，用扫描电子显微 镜附带的能谱仪分析， 可以得到薄膜中各个元素所占的原子百分比。 运用 如上的分析测试得到 Bi ₂ Te ₃ 靶射频功率为 50W， 不加 Si片时， 薄膜组分为 Bi ₂ Te ₃ ； Bi ₂ Te ₃ 靶射频功率为 50W、 Si 片数量为 6 片时， 薄膜组分为 Bi ₄₀ Te ₅₇ Si _{3 ;} Bi ₂ Te ₃ 靶射频功率为 50W、 Si片数量为 10片时， 薄膜组分为 Bi ₄ 。Te ₅₄ Si _{6 ;} Bi ₂ Te ₃ 靶射频功率为 50W、 Si片数量为 14片时， 薄膜组分为 Bi ₄ oTe5oSiio;

实施例二

为了方便地测试 BiTe基存储材料的电学性能， 采用如图 1所示的简单 的三层结构， 图中 1为上电极， 2为相变功能材料 3为下电 极， 4为衬底。 其中的中间的存储材料采用不同成分的 BixTeySiuxH^y)薄膜 材料。 各膜层的尺寸如下： 衬底为覆盖一层 Si0 ₂ 薄膜的 Si片； 下电极为 TiW，膜厚为 150nm _; 中间为相变功能材料以 Bi ₄ 。Te ₅₄ Si ₆ 为例，厚度为 60nm _; 上电极为 TiW， 膜厚为 120nm _; 三层结构的平面尺寸为 60 μ m *80 μ m。 用 探针台对上述构造的三层结构单元进行电流一 电压 （I-V) 测试， 让两个探 针分别于上、 下电极接触， 施加幅度逐渐增加的直流电流脉冲信号， 并测 量存储单元所对应的电压， 得到的结果如图 2所示， 由图可知材料的相变 存储器存储单元的阈值电流和阈值电压及电阻 变化特性。 从图中可看出 BixTeySi^^y)薄膜明显的开关特性。 对于本发明而言， 所述相变存储材料 的阈值电流随着 Si掺杂含量的提高而明显增大， 体现了非晶态的稳定性即 数据保持力的提高。 因此， 在实际应用中可以通过调节 Si含量而改变阈值 电流与结晶温度。

图 3以 Bi ₄ 。Te ₅₄ Si ₆ 为例说明了本发明所述硅掺杂的铋碲基存 储材料两态 的电阻变化， 电阻值由初始非晶态的 6865.9欧姆降到了晶态的 188.4欧姆， 变化幅度大于一个数量级。

实施例三

本实施里针对实施例一所述的硅掺杂的铋碲基 存储材料之一 Bi ₄₀ Te5oSi ₁₀ , 进行沉积态与退火后的进行 X射线衍射测试， 测试结果如图 4 所示。 图中 a为沉积态， b为 300° C退火 3min后的多晶态。 由 XRD图谱 可知， Si掺杂的 BiTe基相变存储材料在晶态时表现出单一的三� �晶系的结 构。

实施例四

本实施例对实施例一所述的硅掺杂的铋碲基存 储材料进行 XPS测试， 测试结果如图 5和图 6所示。 图 5为硅掺杂的铋碲基存储材料中 Si原子 2p 电子的 XPS谱线， 由其能量值 （101.75eV) 排除了 Si-0键 （103. leV) 与 Si-Si键 （98.6ev) 存在的可能； 图 6为硅掺杂的铋碲基存储材料中 Bi原子 4f电子的 XPS谱线，与未掺杂的铋碲基存储材料中的 Bi原子相比，在较低 能量的地方出现了两个新的峰（162.6eV与 157.3eV)，且由峰位的能量值排 除了 Bi-0 ( 164.5eV与 159.1eV) 键或 Bi-Bi ( 162eV与 156.65eV) 键的可 能， 说明了 Si与 Bi原子成键。

本发明提供的硅掺杂的铋碲基材料有效地提高 了 BiTe基材料非晶态的 稳定性， 结构均匀、 晶相单一， 器件性能稳定。 同时本发明提供的硅掺杂 的铋碲基材料电阻值较小， 有效地降低了写电流和擦写电流脉冲。

本发明除应用于 "T"字形相变存储器单元结构有效外， 对 "工"字形 结构、 线型结构、 非对称结构以及边接触型结构同样有效。 图 7和 8分别 为本发明可用于的 "T"字形和 "工"字形相变存储器单元结构示意图， 图 中 1为上电极， 2为相变功能材料 3为下电极， 4为衬底， 5为隔离层。 图 9本发明可用于的线型相变存储器单元结构示� �图， 图 9中 1为左电极， 2为相变功能材料 3为右电极， 4为衬底， 5 为隔离层。