TRÄGERELEMENT ZUM EINBAU IN CHIPKARTEN ODER ANDEREN DATENTRÄGERKARTEN

Gebiet der Erfindung

Die Erfindung betrifft die Herstellung einer elektrischen Verbindung zwischen einem IC-Baustein (Chip) und einem Trägerelement, das für den Einbau in Chipkarten oder anderen Datenträgerkarten vorgesehen ist.

Stand der Technik

Die in jüngster Zeit für die Informationsverarbeitung eingesetzten Chipkarten (z.B.: Multifunktionelle Chipkarten oder Telefonkarten) bestehen üblicherweise aus einem ein- oder mehrlagigen isolierten Trägerelement, das z.B. in einer Aussparung den integrierten Halbleiter- Schaltkreis (Chip) trägt. Nach der Kontaktierung wird der Chip mit einem Gießharz vergossen, um den Chip vor Umgebungseinflüssen zu schützen.

Die Verdrahtung des Chips mit den Außenkontakten kann gemäß der Lehre der Patentschrift DE-C-3029667 über eine Kontaktierungstechnik, dem sogenannten "wire bonding", durchgeführt werden. Dazu werden die Anschlußpunkte des Chips über feine Golddrähte mit den Kontaktflächen des Trägerelements verbunden.

Aus dem United States Patent US-A-4,474,292 ist als Kontaktierungsmöglichkeit zwischen dem Chip und den Kontaktflächen des Trägerelements das Tape Automated Bonding (TAB) bekannt. Dabei handelt es sich um das Verdrahten von Chips auf einem Kunststoffträger (Dielektrikum), vorzugsweise in Massenartikeln, wobei die Verdrahtungsmuster auf einem Endlosträgerband aufgebracht sind. Für die Kontaktierung des Chips mit der jeweiligen

Verdrahtung, enthalten die Verdrahtungsmuster Kontaktfinger, die in Form einer sogenannten Kontaktspinne von außen in Richtung des Chipinneren geführt werden. Der Chip wird dann, z.B. durch Ultraschallverschweißung, an den Enden dieser Kontaktfinger des Schaltkreises aufgebracht. Die Lehre dieser Schrift bildet den Oberbegriff des Anpruchs 1.

Bei den Kontaktierungsmöglichkeiten von Trägerelementen für Chipkarten gemäß dem Stand der Technik wie TAB oder "wire bonding" können die jeweiligen Kontaktflächen verfahrensbedingt nur entlang den Außenseiten der Auflagefläche des Chips auf dem Trägerelement lokalisiert werden. Damit lassen sich höhere Integrationsdichten mit entsprechend vielen geforderten Anschlüssen nicht oder nur sehr schwierig realisieren.

Beiden Kontaktierungsmethoden gemäß dem Stand der Technik ist weiterhin gemein, daß die Kontakte des Trägerelements zwingend flächig von außen in Richtung des Chips geführt werden müssen. Deshalb lassen sie sich für zukünftige Entwicklungen zu hochintegrierten Chipkarten nicht beliebig ausdehnen, da dann nicht mehr alle Anschlüsse an der Chip-Peripherie untergebracht werden können. Auch führt ein höherer Informationsbedarf zu erweiterten lateralen Abmessungen der Chips, die jedoch durch die Kontaktierung begrenzt ist.

Zusammenfassung der Erfindung

Es ist deshalb Aufgabe der Erfindung eine

Kontaktierungsmöglichkeit zwischen dem Chip und dem

Trägerelement zu finden, die hohe Integrationen des Chips mit einer entsprechend hohen Anzahl von Kontaktierungen zur Kommunikation des Chips mit seiner Umgebung ermöglicht.

Es ist weiterhin Aufgabe der Erfindung eine Kontaktierungsmöglichkeit zu finden, die eine Kontaktierung über die gesamte Auflagefläche des Chips ausführbar macht.

Es ist weiterhin Aufgabe der Erfindung eine Kontaktierungsmöglichkeit zu finden, die sich nicht einschränkend auf die lateralen Abmessungen des Chips auswirkt, und eine geringere Fläche für den Ansatz der mechanischen Beanspruchung aufweist.

Es ist auch Aufgabe der Erfindung eine Kontaktierungsmöglichkeit zu finden, die bei gleichbleibenden Voraussetzungen für die Kontaktierung des Chips mit dem Trägerelement geringere Bauhöhen der Verbindung des Chips mit dem Trägerelement ermöglicht.

Es ist auch Aufgabe der Erfindung neben den bekannten Kontaktierungsmöglichkeiten von Chips auf den Trägerelementen zum Einbau in Chipkarten eine weitere Kontaktierungsmöglichkeit zu finden, die sich wie die bekannten Verfahren einfach und kostengünstig durchführen läßt.

Es ist auch Aufgabe der Erfindung eine mechanisch günstigere Kontaktierungsmöglichkeit von Chips auf den Trägerelementen zum Einbau in Chipkarten zu finden.

Die Aufgaben werden erfindungsgemäß dadurch gelöst, daß für die Herstellung der elektrischen Verbindung zwischen dem IC-Baustein und dem Trägerelement die als solche bekannte "Controlled Collapse Chip Connection" (C4) - Technik verwendet wird.

Diese C4-Technik ist z.B. bekannt aus

L.F.Miller,"Controlled Collapse Reflow Chip Joining", IBM

J.Res.Develop.13, No.3, 239-250(1969) und wurde entwickelt, um auf einem Vielschichtkeramikträger (MLC) bis zu 120 Chips zu montieren. Mit der C4-Technologie erreicht man, daß die Verdrahtungslängen zwischen den Chips sehr kurz werden, was wiederum zu geringeren Signallaufzeiten fuehrt. Eine entsprechend hohe Chippackungsdichte läßt sich mit der "wire bonding" oder TAB-Technik nicht erreichen. Darüber hinaus ermöglicht die C4-Technik durch die kompaktere Form der Kontaktierungen eine günstigere Wärmeabfuhr über die Kontakte ins Substrat hinein.

Für die erfindungsgemäße Verwendung der C4-Technik für die Herstellung der elektrischen Verbindung zwischen dem IC-Baustein und dem Trägerelement spielen jedoch die oben erwähnten Aufgabenstellungen der C4-Technik sowohl zur Herstellung hoher Chippackungsdichten als auch zur Wärmeabfuhr nur eine untergeordnete Rolle.

Im Gegensatz zu den Kontaktierungsmöglichkeiten gemäß dem Stand der Technik ermöglicht der erfindungsgemäße Prozeß durch die Verwendung der C4-Technik eine Verteilung der Kontaktflächen, sowohl auf dem Chip als auch auf dem Trägerelement, über die gesamte Auflagefläche des Chips auf dem Trägerelement und es lassen sich dementsprechend beliebige Integrationsdichten der Chips realisieren.

Durch die Verwendung der C4-Technik wird weiterhin die Beschränkung der Kontakte auf den Außenbereich der Chips aufgehoben. Dadurch resultiert die Möglichkeit, bei gleichem geforderten Anschlußmuster an der Kontaktseite des Trägerelements zur Außenwelt, die lateralen Abmessungen des Chips über dieses Anschlußmuster hinaus auszudehnen. Im Gegensatz dazu müssen bei den Kontaktierungsmethoden gemäß dem Stand der Technik die lateralen Abmessungen des Chips verfahrensbedingt

innerhalb des Anschlußmusters bleiben.

Die erfindungsgemäße Kontaktierungsmöglichkeit ermöglicht auch eine scharfe Begrenzung der jeweiligen Kontaktflächen auf den durch die Projektion des Chips, senkrecht zur Auflagefläche des Chips auf dem Trägerelement, auf das Trägerelement abgebildeten Bereich. Dies reduziert zum einen die Gefahr der gegenseitigen elektromagnetischen Beeinflussung der Kontaktflächen und entsprechenden Zuführungen untereinander, zumal auch die Kontaktflächen insgesamt kleiner ausgeführt werden können als beim Stand der Technik. Zum anderen entfällt, insbesondere wenn ausschließlich sogenannte Durchkontaktierungen im Trägerelement verwendet werden, die notwendige weitere Verdrahtung zur Kontaktseite des Trägerelements zur Außenwelt hin.

Desweiteren ermöglicht die scharfe Begrenzung der jeweiligen Kontaktflächen auf den jeweiligen Projektionsbereich des Chips eine höhere Flächenverdichtung mehrerer Chips nebeneinander auf dem Trägerelement. So lassen sich dadurch auch mehrere kleine Chips in der Fläche kombinieren, was sich wiederum günstig auf die mechanische Beanspuchbarkeit des Gesamtarrangenments auswirkt. Hierzu sei erwähnt, daß gerade die mechanische Beanspuchbarkeit bei Chipkarten eine wesentliche Rolle spielt, da es sich hierbei um mobile Gebrauchsgegenstände des täglichen Bedarfs handelt. Insgesamt resultiert der erfindungsgemäße Prozess in einer mechanisch günstigeren Kontaktierung des Chips auf dem Trägerelement, als durch den Stand der Technik bekannt.

Aus dem erfindungsgemäßen Prozess des Kontaktierens resultiert, daß die Kontaktflächen auf dem Chip und auf

dem Trägerelement in etwa die gleiche Fläche beschreiben. Daraus resultieren wiederum im wesentlichen gleichmäßige Verteilungen der Stromdichten entlang der Kontakte, was ebenfalls zu einem günstigeren elektromagnetischen Verhalten führt.

Bei einer weiteren Ausführungsform der Erfindung weist das Trägerelement eine nicht-leitende Schicht und eine leitende Schicht auf, und der IC-Baustein kann in eine Aussparung in der nicht-leitenden Schicht eingesetzt werden. Bei einer anderen Ausführungsform sind Durchkontaktierungen in die nicht-leitende Schicht eingebracht, auf welche der IC-Baustein dann gesetzt wird. Dabei können die Durchkontaktierungen vertieft gegenüber einer Auflagefläche des Chips auf dem Trägerelement sein. All diese Ausführungsformen ermöglichen die Herstellung von möglichst flachen, mit Chips assemblierten Trägerelementen, wie dies für den Einsatz in Chipkarten gefordert ist.

Beschreibung der Zeichnungen

Zur näheren Erläuterung der Erfindung sind im folgenden

Ausführungsbeispiele mit Bezugnahme auf die Zeichnungen beschrieben.

Fig. la zeigt ein erfindungsgemäßes Verfahren zur Kontaktierung eines Chips auf ein Trägerelement,

Fig. lb zeigt den Vorgang des Kontaktierens des Chips mit der Kontaktebene,

Fig. lc zeigt den Vorgang des Vergießens des auf der Kontaktebene aufgelöteten Chips,

Fig. 2 zeigt die Art der Chip-Montage auf einem flexiblen Trägerelement,

Fig. 3a zeigt den Prozess des Auftragens der

Lötverbindung als Einzelkomponenten auf die Kontaktflächen der zu kontaktierenden Seite des Chips,

Fig. 3b zeigt die auf den Kontaktflächen durch einen Wärmeprozeß gebildeten Lötkugeln als Blei/Zinn-Legierungen,

Fig. 4 zeigt eine weitere Ausführungsform der

Erfindung, die eine Reduktion der Gesamthöhe der Verbindung aus Chip und Isolator ermöglicht.

Detaillierte Beschreibung der Erfindung Fig. la zeigt ein erfindungsgemäßes Verfahren zur Kontaktierung eines Chips 2 auf ein Trägerelement 4. Das Trägerelement 4 besteht aus einer, auf einen Isolator 6 plan aufgebrachten, Kontaktebene 8, wobei der Isolator 6 eine Aussparung 10 aufweist, in die der Chip 2 eingebracht werden soll. Der Isolator 6 besteht vorzugsweise aus faserverstärktem Polyimid. Das Trägerelement 4 wird in einem weiteren, nicht zur Erfindung gehörenden Schritt in eine sogenannte Chipkarte eingefügt, auf der Daten gespeichert und bearbeitet werden können. Die Kontaktebene 8 des Trägerelements 4 dient dann zur Kontaktierung des Chips 2 mit der Außenwelt, z.B. einem Chipkartenlesegerät, entsprechend der Anwendungen der Chipkarte.

Durch einen, im folgenden zu erläuternden, Prozess werden auf der zu kontaktierenden Seite des Chips 2 sogenannte Lötkugeln 14 auf Kontaktflächen 16-24 aufgebracht.

Alternativ dazu können die Lötkugeln 14 auch auf die, den Kontaktflächen 16-24 entsprechenden. Kontaktflächen 26-34 auf der Kontaktebene 8 des Trägerelements 4 aufgebracht werden. Ebenfalls ist ein kombiniertes Auftragen der Lötkugeln 14 sowohl auf Kontaktflächen des Chips 2 als auch auf der Kontaktebene 8 möglich.

Fig. lb zeigt den Vorgang des Kontaktierens des Chips 2 mit der Kontaktebene 8. Zuerst wird der Chip 2 grob in etwa auf der Kontaktebene 8 ausgericht, so daß die zu kontaktierenden Kontaktflächen des Chips 2 und der Kontaktebene 8 im wesentlichen einander gegenüberliegen und jeweils die Lötkugeln 14 einschließen. Im weiteren wird durch einen Lötprozeß zumindest soviel Wärme zugeführt, bis die Lötkugeln 14 schmelzen und ein galvanischer Kontakt zwischen den entsprechenden Kontaktflächen des Chips 2 und der Kontaktebene 8 hergestellt ist. Durch den Effekt des Ausgleichens und Minimierens der Gesamtsumme der Oberflächenspannungen der Lötkugeln justiert sich, bei einer im wesentlichen Übereinstimmung der Geometrie der Kontaktflächen vorausgesetzt, der Chip 2 selbstständig auf der Kontaktebene 8 aus. Die zu kontaktierenden Kontaktflächen auf dem Chip 2 und auf dem Trägerelement 4 richten sich dadurch so aus, daß die jeweiligen Kontaktflächen des Chips 2 und des Trägerelements 4 sich im wesentlichen zentriert gegenüberstehen. Dies gewährleistet einen einfachen und hochgenauen Ausrichtungsprozeß des Chips 2 auf dem Trägerelement 4, der zudem noch selbstätig kleinere Ungenauigkeiten der Kontaktgeometrien ausgleichen kann. Der Bereich zwischen den jeweils zu kontaktierenden Kontaktflächen auf dem Chip 2 und auf dem Trägerelement 4 bilden die Kontaktierungen zwischen dem Chip 2 und dem Trägerlement 4.

Während dem sich anschließenden Abkühlungsschritt kann durch ein geringfügiges Auseinanderziehen von Chip 2 und Kontaktebene 8 senkrecht zur Auflagefläche des Chips 2 auf der Kontaktebene 8, ohne daß die Kontaktflächen wieder voneinander gelöst werden, eine Erhöhung der mechanischen Belastbarkeit der entstandenen Lötverbindung erzielt werden.

Zur Erhöhung der mechanischen Belastbarkeit des Gesamtarrangements, bestehend aus dem auf der Kontaktebene 8 aufgelöteten Chip 2, insbesondere der Kontakte, wird diese in einem dem Lötvorgangs sich anschließenden Prozeß mit einer entsprechenden Vergußmasse 36 ummantelt. Die Vergußmasse 36 muß dabei eine solche Viskosität aufweisen, daß der Chip 2 eingegossen werden kann und dadurch dauerhaft fixiert wird. Fig. lc zeigt den Vorgang des Vergießens des auf der Kontaktebene 8 aufgelöteten Chips 2. Dabei wird das Vergießen so ausgeführt, daß der in der Aussparung 10 liegende Chip 2 vollständig in dem Isolator 6 des Trägerelements 4 eingebettet ist.

Alternativ zu der in den Figs. la-c gezeigten Ausführungsform, ist es ebenso möglich, den Chip 2 nicht in einer Aussparung 10 oder einem Durchbruch des Isolators 6, sondern direkt auf der Oberfläche des Trägerelements 4 zu montieren. Fig. 2 zeigt diese Art der Chip-Montage auf dem flexiblen Trägerelement 4. Der Isolator 6 weist sogenannte Durchkontaktierungen 38-40, zur Herstellung von leitenden Verbindungen zwischen Kontakten an einer Oberseite 42 und einer Unterseite 44 des Isolators 6, auf. An der Unterseite 44 kann, je nach Anwendung, eine weitere Kontaktebene 52 entsprechend der Kontaktebene 8 an dem Isolator 6 aufgebracht sein. Die Durchkontaktierungen 38-40 erlauben nun ein Abführen der, mit dem Chip 2 an der Oberfläche 42 verbundenen.

Kontaktflächen 46-50 auf die Unterseite 44 des Trägerelements 4. Von dort aus können diese beliebig weitergeführt werden.

An den Kontaktflächen 46-50 der Oberseite 42 des Isolators 6 wird analog zu dem in den Figs. la-c dargestellten Verfahren der Chip 2 aufgebracht und nach dem Verlöten mit einer Gießharzkappe 54 versiegelt. Diese Art der Chip-Montage ist besonders vorteilhaft für die Herstellung flexibler Schaltkreiskarten.

Eine erhöhte Anzahl von Kontakten, verteilt über die gesamte Auflagefläche des Chips 2, erfordert eine entsprechende Verteilungsfunktion der Kontakte durch das Trägerelement 4. So müssen die Kontakte von der Oberfläche 42 des Trägerelements 2 entweder, wie in Fig. 2 gezeigt, einfach auf die Unterseite 44 des Trägerelements 4 hin durchkontaktiert werden, oder eventuell auch parallel zur Oberseite 42 in dem Isolator 6 nach außen hin weggeführt werden.

Fig. 3a zeigt nun den Prozess des Auftragens der Lötverbindung als Einzelkomponenten auf die Kontaktflächen 16-24 der zu kontaktierenden Seite des Chips 2 für ein Ausführungsbeispiel. Eine Blei/Zinn Metallurgie wird mit einem Vakuumbeschichtungsprozessen auf die, von einer Maske 60 nicht abgedeckten. Kontaktflächen 16-24 gebracht. In einem nachgeschalteten Wärmeprozeß, z.B. einem Reflow-Prozeß, formen sich auf Grund der Wärmeenergie aus den zylindrisch geformten Blei- und Zinnabscheidungen auf den Kontaktflächen 16-24 die Lötkugeln 14 als Blei/Zinn-Legierungen (Fig. 3b) . Der Chip läßt sich dann analog dem oben dargestellten Verfahren montieren und verlöten. Benutzt man die eutektische Zusammensetzung von Blei/Zinn (63% Sn / 37% Pb) so beträgt die Schmelztemperatur der eutektischen

Zusammensetzung etwa 183°C. Über eine andere Zusammensetzung der Blei/Zinn Legierung als die eutektische lassen sich andere gewünschte Schmelztemperaturen entsprechend dem Blei-Zinn Verhältnis einstellen. Als Materialien für den Isolator 6 kommen wegen dieser Schmelztemperaturen insbesondere Polyimide oder Polycyanatester oder BT Harze (Bismaleinimid-Triazin) , die auch faserstärkt sein können, in Frage.

Fig. 4 zeigt eine weitere Ausführungsform der Erfindung, die eine Reduktion der Gesamthöhe der Verbindung aus Chip 2 und Isolator 6 ermöglicht. Die Durchkontaktierungen 38- 40 sind hierbei kleiner ausgeführt als die Dicke des Isolators 6 zwischen der Oberseite 42 und der Unterseite 44. Die Durchkontaktierungen 38-40 weisen an der den Kontaktflächen 46-50 gegenüberliegenden Seite weitere Kontaktflächen 60-64 auf. Diese Kontaktflächen 60-64 werden nun in etwa mit der Unterseite 44 des Isolators 6 ausgericht, so daß die Kontaktflächen 46-50 nicht mehr wie in Fig. 2 in etwa mit der Oberseite 42 ausgerichtet sind, sondern vertieft zwischen der Oberseite 42 und der Unterseite 44 liegen. Die Lötkugeln 14 lassen sich nun so bemessen, daß nach dem Aneinanderfügen von Chip 2 und Isolator 6 des Trägerelements 4 der Chip 2 in etwa auf dem Isolator 6 aufliegt oder zumindest die Gesamthöhe aus Chip 2 und Trägerelement 4 reduziert werden. Analog zu der in Fig. 4 gezeigten Ausführungsform lassen sich auch die Kontaktflächen 16-24 gegenüber der Auflagefläche der Kontaktseite des Chips 2 vertiefen. Dazu müßte der Chip 2 eine entsprechend ausgelegte Formgebung der Anschlußseite mit den Kontaktflächen 16-24 aufweisen.