以下に、添付の図面に示す好適実施形態に� ��づいて、本発明の面放出型電子源および描� ��装置を詳細に説明する。
 ここで、図1は、本発明の第1の実施形態に� �る面放出型電子源を示す模式図である。

 図1に示す面放出型電子源10は、平面状の表� ��電極(第2の電極)12と、平面状の裏面電極(第1 の電極)14と、電子通過層16と、電源部18とを� �するものであり、表面電極12と、裏面電極14� ��が対向して配置されており、表面電極12と� �面電極14との間に電子通過層16が形成されて� ��る。表面電極12と、裏面電極14と、電子通過 層16とは、接続されている。
 また、電源部18は、表面電極12と裏面電極14� ��に直流電圧を印加するものであり、表面電� ��12側がプラスの電位である。これにより、� �面電極12の表面12aから電子eが放出される。

 表面電極12、および裏面電極14は、平面状で あれば、その形状は、特に限定されるもので はない。
 表面電極12および裏面電極14の材料としては 、例えば、金属、半導体、炭素、炭素化合物 、および導電性材料を用いることができる。

 電子通過層16は、裏面電極14から表面電極12� ��向かう第1の方向Xに伸びる量子細線20が所定 の間隔sをあけて複数設けられているもので� �る。
 電子通過層16において、量子細線20は、裏面 電極14の表面14aから表面電極12の裏面12bに亘� �長さを有するものであり、量子細線20は、裏 面電極14の表面14aおよび表面電極12の裏面12b� �対して、それぞれ垂直に接続されている。� �述するように、各量子細線20から電子eが放� �されるため、電子透過層16における量子細線 20の配置状態により、描画する解像度が決定� ��れる。
 本実施形態おいて、量子細線20には、例え� �、第1の方向Xにおいて所定の間隔で太さが異 なる領域が複数、例えば、3個形成されてい� �。この太さが異なる領域は、第1の方向にお� ��る太さが細い部分が端部20aになり、各端部2 0aで区画される量子ドット22を構成するもの� �ある。
 量子細線20においては、例えば、3個の量子� ��ット22が形成されており、各量子ドット22に おける電子のエネルギ準位の値が一致するよ うに、量子細線20の両端に電圧を印加するこ� ��によって、量子ドット22間での共鳴トンネ� �効果による電子の伝導が生じる。

 また、量子細線20においては、表面を、例� �ば、酸素、窒素、炭素、水素、または塩素� �の原子で終端することにより、電気伝導の� �時的な安定性を図ることもできる。
 量子細線20は、太さが量子効果が顕在化す� �大きさを有する細線状の導電体からなるも� �であり、量子細線20は、例えば、金属、炭素 、炭素化合物、電荷移動錯体、導電性高分子 または半導体により構成されるものである。
 この量子細線20の太さは、最も太いところ� �、例えば、10nm以下であり、量子細線20がシ� �コンにより構成される場合には、最も太い� �ころで、量子細線20の太さは5nm以下である。
 また、量子細線20の間隔sは、量子細線20を� �成する物質により異なり、例えば、量子細� �20を構成する物質の原子間隔以上であり、0.5 nm以上であることが好ましい。本実施形態に� ��いては、量子細線20の間隔sにより、描画の� ��像度が決定される。

 表面電極12は、本実施形態においては、� �面12aおよび裏面12bを平坦としているが、こ� �に限定されるものではない。例えば、表面12 aから放出された後の電子eの直進性を高める� ��め、表面電極12について、各量子細線20の上 部と整合する領域において局所的に凹面形状 とすることもできる。

 また、各量子細線20は、表面電極12または裏 面電極14と接続、すなわち、直接、電気的に� ��触させることに限定されるものではなく、� ��量子細線20が、その周囲をナノメートルオ� �ダの絶縁体で覆われており、表面電極12また は裏面電極14と各量子細線20の間を、電気的� �ャリアがトンネル効果によって伝導しても� �い。
 また、電子通過層16を構成する量子細線20に は、量子ドット22を形成することなく、太さ� ��一定のものとしてもよい。この場合、量子� ��線20の太さdとは、単に量子細線20の太さで� �る。
 本発明において、ナノメートルオーダとは� ��1nm~100nmのことであり、量子閉じ込め効果が� ��現する大きさのことをいう。

 以下、本実施形態の面放出型電子源10の作� �について説明する。
 ここで、図2(a)に示すエネルギーバンド図に おいて示す参照符号D ₁₂ は、表面電極12に相当する領域を示すもので� ��り、参照符号D ₁₄ は、裏面電極14に相当する領域を示すもので� ��り、参照符号D ₁₆ は、電子通過層16に相当する領域を示すもの� ��ある。なお、表面電極12の表面12aは、真空� �間Svに接しているとする。
 また、図2(a)において、ψ ₂₁ は量子細線20における電子の最低のエネルギ� ��示している。電子eは、裏面電極14から電子� ��過層16にFowler-Nordheim型トンネル、または裏� �電極14側からの紫外光照射等により注入され る。

 本実施形態においては、図2(a)に示すように 、表面電極12に相当する領域D ₁₂ のフェルミ準位を電位の基準とする場合、量 子細線20の真空準位ψ ₂₀ を、電子が表面電極12の表面12a(電子放出面)� �ら真空空間Sv中へ放出されるのに必要なエネ ルギE ₂₀ 以上となるようにできる。このため、本実施 形態の面放出型電子源10においては、量子細� ��20の電気伝導体(導電体)中では、電子が電子 放出面に対して水平な成分を含む方向に散乱 されることがない。すなわち、直進性が高い 電子線を得ることができる。
 また、図2(a)には、真空空間Svに電界が存在� ��るように描かれているが、この電界は、必� ��しも必要ではない。また、量子細線20の量� �閉じ込め効果により、電子eに許容される運� ��は直進するか、真後ろに戻されるかのいず� ��かであり、電子eは、移動が制限され、他の 大きな角度で散乱されることがない。

 また、本実施形態においては、図2(b)に示す エネルギーバンド図のように、真空空間Svに� ��在する電界によって形成される三角ポテン� ��ャルP _t を、トンネル効果により電子eを透過させる� �うにすることもできる。この方法の利点に� �り、従来の電界放出型電子源に不可欠であ� �た、電子源から電子を取り出すための高真� �空間と強電界を不要にできる。これは、電� �eが真空空間に放出される前に、電子放出面� ��形成する物質の仕事関数に相当するエネル� ��と同程度のレベルまで加速されていること� ��よるものである。
 また、従来の熱陰極電界放出型電子源のよ� ��に電子源を高温に加熱して電子を真空中に� ��り出す方式に比較して、加熱が不要であり� ��安定した長寿命の電子放出を得ることも可� ��である。

 このように、本実施形態の面放出型電子� ��10においては、電子通過層16の量子細線20の� ��造により、各量子細線20ごとに直進性が高� �電子eを、表面電極12の表面12a(電子放出面)か らほぼ垂直方向に取り出すことができる。こ のため、面放出型電子源10を用いることによ� ��、直進性が高い電子線を用いて、高い解像� ��でパターン描画を等倍で一括に行うことが� ��きる。さらには、面放出型電子源10の表面� �極12(電子通過層16)の大きさを変えることに� �り、描画領域が大きい場合でも、パターン� �画を等倍で一括に行うことができる。この� �うに、面放出型電子源10を用いることにより 、描画領域が大きい場合でも、電子線を用い たパターン描画を等倍で一括に、しかも高い 解像度で行うことができる。

 また、本実施形態においては、表面電極12� �表面12a(電子放出面)から電子eをほぼ垂直方� �に取り出すことができるため、従来、電子� �を形成するのに電子源外部に電子レンズを� �けることが不可欠であったが、本実施形態� �面放出型電子源10においては、必ずしも必要 ではなく、構成を簡素化することができる。
 さらに、本実施形態の面放出型電子源10に� �いては、電子通過層16の構成により、電子の 散乱が抑制されるため、放出される電子がす でに高い直進性を持つものにでき、放出電子 の方向を補正するための磁界は不要であるか 、または0.1T未満の強度の弱いもので十分で� �り、その均一性も厳密でなくてよい。この� �め、構成を簡素化することができる。
 さらにまた、本実施形態の面放出型電子源1 0においては、加熱が不要であるため、従来� �電子源を高温に加熱して電子を真空中に取� �出す熱陰極電界放出型電子源と比較して、� �定した長寿命の電子放出を得ることも可能� �あり、更には、加熱が不要であるため、構� �を簡素化することができる。

 なお、図1に示す面放出型電子源は、大面 積の露光対象と同一の距離を保つように、変 形できるものであってもよい。例えば、プラ スティック基板(図示せず)上に、面放出型電� ��源10の裏面基板14を設けて、プラスティック 基板を変形することによって、大面積の露光 対象と同一の距離を保つことができる。

 次に、本実施形態の面放出型電子源10の製� �方法について説明する。
 先ず、例えば、石英基板(図示せず)上に、� �えば、熱CVD法により、厚さが300nmのタングス テンの薄膜を形成する。このタングステンの 薄膜を裏面電極14(図1参照)とする。
 次に、この裏面電極14上に、量子細線20(図1� ��照)を、例えば、間隙sを約1nmとして、シリ� �ンにより形成する。

 この場合、最初に基板14をCVD用真空チャン� �内に導入し、その後、例えば、SiH ₄ ガスを、40秒流して、SiH ₄ ガスの熱分解により、例えば、裏面基板14上� ��、直径が約3nmのシリコン粒を成長させる。� ��の後、SiH ₄ ガスのCVD用真空チャンバ内への導入を止め、 元の真空状態に戻す。
 次に、例えば、酸素プラズマを60秒照射す� �ことにより、シリコン粒表面を酸化する。� �れにより、酸素プラズマの照射前に、隣接� �るシリコン粒が接触していたとしても、シ� �コン粒界面から優先的に酸化が進行し、隣� �するシリコン粒の間に酸化膜が形成される� �この場合、約1nmの酸化膜が各シリコン粒界� �に形成される。
 SiH ₄ ガスの熱分解によるシリコン粒の成長とシリ コン粒表面の酸化のプロセスを繰り返し、裏 面電極14表面がシリコン粒で埋め尽くされた� ��点で、最表面のシリコン酸化膜をCF ₄ ガスによる反応性イオンエッチングにより除 去する。これにより、シリコン形成膜の表面 には、シリコン粒の最上部が露出した構造が 形成される。なお、最表面のシリコン酸化膜 を除去する場合、シリコン粒間の酸化膜まで 除去しない。このようにして、シリコン粒で 埋め尽くされた第1層目が形成される。ここ� �、シリコン粒の成長はほぼ等方的に生じる� �

 次いで、第2層目以降も第1層目と同様にし� �形成する。例えば、SiH ₄ ガスを導入し、その熱分解によるシリコン粒 の成長が1層目のシリコン粒上で生じる。シ� �コン粒の成長後、シリコン粒表面を、酸素� �ラズマの照射を行うことにより酸化する。� �リコン粒の成長とシリコン粒表面の酸化を� �り返し、2層目がシリコン粒で埋め尽くされ� ��時点で、最表面のシリコン酸化膜のみをCF ₄ ガスによる反応性イオンエッチングにより除 去する。なお、シリコン酸化膜上で成長した シリコン粒の核は、この反応性イオンエッチ ングプロセスにより、シリコン酸化膜ととも に除去される。
 上記工程を、例えば、10層形成するまで繰� �返し行う。第10層を形成した後に、シリコン 細線間に存在する、シリコン酸化膜をHF水溶� ��によるウェットエッチングを用いて除去す� ��。この時点で多数の直径が約3nmの細線状シ� ��コンが分離して並立した構造を得る。この� ��うに、直列に積み重なったシリコン粒によ� ��てシリコン細線が構成され、量子細線20が� �られる。なお、量子細線20の長さ、すなわち 、最終的な電子通過層16の厚さは、例えば、� ��50nmである。

 各量子細線20とそれに隣接する量子細線20の 間隙sを、約1nmとして、各量子細線20が延びる 第1の方向X(図1参照)を、裏面電極14の表面14a� �および電子放出面となる表面電極12の表面12a に対してほぼ垂直になるように配列した構造 を得ることができる。この状態で、電子通過 層16の上部に、真空蒸着法により金の薄膜を1 0nmの厚みで形成して表面電極12を形成する。
 例えば、上記製造方法により製造された本� ��施形態の面放出型電子源10を、真空チャン� �内に配置し、表面電極12をプラスとして、裏 面電極14との間に電位差を加えるとき、裏面� ��極14から電子が多数の量子細線20から構成さ れる電子通過層16に注入され、裏面電極14と� �面電極12の電位差によって加速される。金薄 膜より成る表面電極12の仕事関数は、この場� ��、例えば、5eVとなっているので、電子通過� ��16で、ほぼ5eVに等しいエネルギを獲得する� �、表面電極12の表面12aから電子eが放出され� �。

 次に、本発明の第2の実施形態について説明 する。
 図3は、本発明の第2の実施形態に係る面放� �型電子源を示す模式図である。
 なお、本実施形態においては、図1に示す第 1の実施形態の面放出型電子源と同一構成物� �は、同一符号を付して、その詳細な説明は� �略する。
 図3に示す面放出型電子源10aは、第1の実施� �態の面放出型電子源10(図1参照)に比して、電 子通過層16を、室温以下の温度に保持する温� ��調節部30を有する点が異なり、それ以外の� �成は、第1の実施形態の面放出型電子源10の� �成と同一であるため、その詳細な説明は省� �する。
 ここで、本発明における室温以下の温度と� ��、以下の温度T ₁ および温度T ₂ のことである。
 先ず、室温以下の温度T ₁ とは、量子細線20内で離散化された電子エネ� ��ギ準位をε ₁ としたとき、このε ₁ に対し、ε ₁ >k・T ₁ となるような温度のことである。なお、kは� �ボルツマン定数である。
 また、室温以下の温度T ₂ とは、電子通過層16に存在する電子のトラッ� ��準位と量子細線20内の電子エネルギ準位の� �のエネルギをε ₂ としたとき、このε ₂ に対し、ε ₂ >k・T ₂ となるような温度のことである。

 図3に示すように、温度調節部30は、冷却ユ� ��ット32と、ヒータユニット38とを有する。
 冷却ユニット32は、例えば、ジュールトム� �ン効果型の冷却器34と、このジュールトムソ ン効果型の冷却器34に、高圧気体を供給する� ��体供給部36とを有する。この気体供給部36に は、例えば、窒素ガスが充填されている。

 ヒータユニット38は、裏面基板14の裏面14b に設けられている。このヒータユニット38は� ��ヒータと熱電対とが一体になったヒータ部3 8a、38bと、各ヒータ部38a、38bの各熱電対によ� ��検出温度に基づいて、各ヒータ部の発熱量� ��調整するヒータ制御部40とを有するもので� �る。なお、ヒータ部38a、38bは、仕切部39によ り、熱的に絶縁されている。

 本実施形態においては、冷却器34に、例え� �、気体供給部36から高圧窒素ガスを供給する と、ジュールトムソン効果により面放出型電 子源10aを77Kまで冷却することができる。しか し、単に冷却したのでは、面放出型電子源10a を駆動することによって発生する熱の影響、 または面放出型電子源10aを固定するホルダー 等を通して伝導する熱の影響により、面放出 型電子源10aの全領域が均一な温度にならない 。
 また、面放出型電子源10aから放出される電� ��eの量は、裏面電極14から電子通過層16に注� �される電子の量に依存する。しかし、裏面� �極14から電子通過層16に注入される電子の量� ��、温度依存性があるため、面放出型電子源1 0aの表面電極12の表面12aの場所により電子の� �出量が異なるということが発生する。
 さらには、温度に依存して、面放出型電子� ��10を構成する材料の体積が変化するため、� �放出型電子源10aにおいて温度が不均一にな� �と、面放出型電子源10aを構成する材料の体� �の変化が異なり、すなわち、体積の変化が� �均一になり、面放出型電子源10aに歪みが発� �する可能性もある。このような温度の不均� �によって生ずる不具合をなくすため、面放� �型電子源10aの裏面電極14に複数のヒータ部38a 、38bを設けている。

 図3に示すように、本実施形態においては、 ヒータ部38a、38bの数は、2であるがこれに限� �されるものではない。本実施形態において� �、より多数のヒータ部を設置してもよい。
 本実施形態において、例えば、面放出型電� ��源10aを方形状として、裏面電極14の裏面14b� �の領域を2次元マトリックス状に、縦100×横10 0の座標領域に区画し、各区画に、それぞれ� �ヒータ部(ヒータおよび熱電対の組)を設置し てもよい。

 ここで、各区画における各座標領域を、(縦 の座標、横の座標)=(i、j)とし、各座標領域に おける温度をT(i、j)のように表す。所定の座� ��領域(i、j)に隣接する各座標領域との温度差 の和、-4×T(i、j)+T(i-1、j)+T(i+1、j)+T(i、j-1)+T(i� �j+1)を、熱電対で測定される温度の値に基づ� ��て、ヒータ制御部40により求める。
 そして、この温度差の和に比例する熱量を� ��標領域(i、j)のヒータで与える。全ての座標 領域において、温度が均一になった状態で、 全てのヒータからの熱の供給がなくなり、均 一な温度分布が達成される。

 本実施形態において、高圧窒素ガスを用い� ��場合、この方法で、電子透過層16において� �100Kの均一な温度分布が得られる。
 また、電子透過層16において、より低い温� �を得る場合には、冷却器34に供給する高圧ガ スの種類を変更すればよい。
 なお、本実施形態においては、冷却器34を� �ジュールトムソン効果を利用する冷却器と� �たが、これに限定されるものではなく、例� �ば、到達温度が77K程度の冷却器であれば、� �の方式の冷却器を用いることもできる。冷� �器34としては、例えば、ギフォード・マクマ フォン冷凍機を用いることができる。

 本実施形態においては、面放出型電子源1 0aから放出される電子の量は、裏面電極14か� �電子通過層16に注入される電子量に依存し、 かつ温度依存性を有するものであり、面放出 型電子源10aの表面電極12の表面12の位置によ� �、電子放出量が異なることがある。さらに� �温度に依存して、面放出型電子源を構成す� �材料の体積が異なるため、面放出型電子源� �歪みを発生する可能性もある。しかしなが� �、本実施形態においては、温度調節部30を設 けて温度の不均一を抑制することにより、面 放出型電子源10aの場所による電子放出量のば らつきを抑制し、更には面放出型電子源10aに おける歪みの発生も抑制される。

 また、現実には、電子は電子通過層16に含� �れるいくつかの構造欠陥が形成するエネル� �準位間を、熱エネルギーによって飛び移る� �とが可能である。このような電子は、真空� �に放出されるだけの十分なエネルギを獲得� �ずに無効な電流となることが多い。加えて� �熱エネルギーのアシストを受けて、様々の� �動量ベクトルとエネルギを有する電子が真� �中に放出されることで、電子放出面から放� �される電子線の解像度を低下させるととも� �、面放出型電子源と露光対象の相対位置が� �動した場合には面電子線に色収差が発生す� �。しかしながら、これらについても本実施� �態においては、温度調節部30を設けて温度の 不均一を抑制することにより、電子線の解像 度を低下させることがなく、更には色収差の 発生も抑制することができる。
 また、量子細線20内で離散化された電子エ� �ルギ準位間のエネルギεに対して、電子源の 温度Tを均一に、ε>k・Tとなるように調整す ることにより、この電子エネルギ準位間での フォノン散乱を生じなくすることができ、電 子線の解像度の向上に寄与する。

 本実施形態においては、面放出型電子源10a� ��、真空チャンバ内に導入し、表面電極12を� �ラスにして、電源部18から表面電極12と裏面� ��極14との間に電圧を印加した場合、裏面電� �14から電子が多数の量子細線20から構成され� ��電子通過層16に注入され、電子が裏面電極14 と表面電極12の電位差によって加速される。
 この場合、温度調節部30により、電子通過� �16を、例えば、約100Kの均一な温度分布にす� �ことができる。この状態では、電子放出量� �ばらつきが抑制され、面放出型電子源10aに� �ける歪みの発生も抑制され、更に色収差の� �生も抑制される。このため、第1の実施形態� ��面放出型電子源10に比して、直進性が更に� �い電子線を用いて、高い解像度でパターン� �画を等倍で一括に行うことができる。加え� �、面放出型電子源10aの表面電極12(電子通過� �16)の大きさを変えることにより、描画領域� �大きい場合でも、パターン描画を等倍で一� �に行うことができる。なお、本実施形態の� �放出型電子源10aを用いることにより、描画� �域が大きい場合でも、直進性が更に高い電� �線を用いたパターン描画を等倍で一括に、� �かも高い解像度で行うことができることは� �うまでもない。

 また、本実施形態の面放出型電子源10aの� ��造方法においても、温度調節部30を取り付� �る工程が異なるだけで、他の工程は、第1の� ��施形態の面放出型電子源10の製造方法と同� �であるため、その詳細な説明は省略する。

 次に、本発明の第3の実施形態について説明 する。
 図4(a)は、本発明の第3の実施形態に係る面� �出型電子源を示す模式的斜視図であり、図4( b)は、図4(a)の模式的側面図である。なお、図 4(a)においては、各部材を離して書いている� �、これは説明のために離しており、実際に� �各部材は接続されている。また、電源部18の 図示は省略している。
 また、本実施形態においては、図1に示す第 1の実施形態の面放出型電子源と同一構成物� �は、同一符号を付して、その詳細な説明は� �略する。

 図4(a)および(b)に示す面放出型電子源10bは 、第1の実施形態の面放出型電子源10(図1参照) に比して、裏面電極52が裏面補助電極50上に� �成されているとともに、裏面電極52の構成が 異なり、更に電源部18が表面電極12と裏面補� �電極50に接続されている点が異なり、それ以 外の構成は、第1の実施形態の面放出型電子� �10の構成と同一であるため、その詳細な説明 は省略する。

 本実施形態において、裏面電極52は、任意� �パターンで設けられた導電体54a、54b、54cと� �導電体54a、54b、54c以外の部分に設けられた� �縁体56とを有するものである。裏面電極52は� ��面補助電極50の表面50aに接続されている。� �の導電体54a、54b、54cの構成は、導電性を有� �る金属、合金などであれば、特に限定され� �ものではない。また、絶縁体56は、例えば、 SiNまたはSiO ₂ である。

 本実施形態においては、面放出型電子源10b� ��、真空チャンバ内に導入し、表面電極12を� �ラスにして、電源部18から表面電極12と裏面� ��助電極50との間に電圧を印加した場合、裏� �補助電極50を介して裏面電極52から電子が多� ��の量子細線20から構成される電子通過層16に 注入され、電子が裏面電極52と表面電極12の� �位差によって加速される。
 この場合、電子通過層16の量子細線20を通過 した電子eは、表面電極12の表面12a(電子放出� �)に対して水平な成分を含む方向に散乱され� ��ことがないため、裏面電極52に配置された� �電体54a、54b、54cの形状で表される2次元パタ� ��ン、そのままの形状を保った状態で、導電� ��54a、54b、54cと対応する表面電極12の各領域58 a、58b、58cから直進性が高いパターン化面電� �線e _p として放出させることができる。このため、 描画対象に所定のパターンを形成する場合、 電子線による描画パターンの解像度を高める ことができる。
 しかも、従来、電子線をパターン化するた� ��に、表面電極の形状を変化させるか、また� ��表面電極上にマスクを設けていたが、本実� ��形態においては、従来のように、表面電極� ��形状を変える必要がなく、また表面電極12� �にマスクを設置する必要もなく、構造を簡� �化することができる。

 なお、本実施形態においても、上記効果以� ��に第1の実施形態の面放出型電子源10と同様� ��効果を得ることができることは言うまでも� ��い。
 また、本実施形態の面放出型電子源10bの製� ��方法においても、裏面電極52の製造方法が� �なるだけで、他の工程は、第1の実施形態の� ��放出型電子源10の製造方法と同様であるた� �、その詳細な説明は省略する。
 なお、裏面電極52は、例えば、半導体基板� �用いて形成される。裏面電極52に、半導体基 板を用いた場合には、導電体54a、54b、54cとな る部分に、導電性が発現する程度の量の不純 物を添加することにより作製される。
 また、裏面電極52は、例えば、絶縁性基板� �用いて形成される。裏面電極52に、絶縁性基 板を用いた場合には、導電体54a、54b、54cとな る部分に、金属または合金などの導電性を有 する材料を積層することにより作製される。

 また、本発明の第3の実施形態においては、 図5(a)および(b)に示す面放出型電子源10cのよ� �に、裏面補助電極50に基板60を設ける構成と� ��てもよい。
 この場合においても、面放出型電子源10cは� ��裏面電極52の形状を任意の2次元パターンと� ��、導電体54a、54b、54cのない部分に絶縁体を� ��ける。さらに、裏面電極52と基板60の間に裏 面補助電極50を設ける。裏面補助電極50と裏� �電極52は電気的に接触している。裏面補助電 極50と表面電極12間に電圧を加えると、裏面� �極52から注入された電子は、電子通過層16の� ��子細線20を通過するが、電子通過層16におい ては、上述のように、電子放出面に対して水 平な成分を含む方向に電子が散乱されないた め、裏面電極52の形状で表される2次元パター ンが、そのままの形状を保ったまま、表面電 極12において、導電体54a、54b、54cと対応する� ��領域58a、58b、58cからパターン化面電子線e _p として放出される。
 この本発明の第3の実施形態の変形例の面放 出型電子源10cにおいても、電子線をパターン 化するために、表面電極の形状を変える必要 がなく、また表面電極上にマスクを設置する 必要もないため、面放出型電子源と露光対象 の間にほぼ完全に一様な電界が形成され、電 子線露光時の露光パターンの解像度を高める ことができる。
 なお、この場合においても、第1の実施形態 の面放出型電子源10と同様の効果を得ること� ��できることは言うまでもない。

 次に、本発明の第4の実施形態について説明 する。
 図6(a)は、本発明の第4の実施形態に係る面� �出型電子源を示す模式的斜視図であり、図6( b)は、図6(a)の模式的側面図である。なお、図 6(a)においては、各部材を離して書いている� �、これは説明のために離しており、実際に� �各部材は接続されている。また、電源部18お よび層66の図示は省略している。
 また、本実施形態においては、図1に示す第 1の実施形態の面放出型電子源と同一構成物� �は、同一符号を付して、その詳細な説明は� �略する。

 図6(a)および(b)に示す面放出型電子源10dは 、第1の実施形態の面放出型電子源10(図1参照) に比して、裏面電極14が基板5上に形成されて いる点、および表面電極62の構成が異なり、� ��らに表面電極62と量子細線20との間に層66が� ��成されている点が異なり、それ以外の構成� ��、第1の実施形態の面放出型電子源10の構成� ��同一であるため、その詳細な説明は省略す� ��。

 本実施形態において、基板5は、石英ガラス などのガラス基板、半導体基板、プラスティ ック基板、および金属板等により構成される ものである。
 図6(b)に示すように、表面電極62は、量子細� ��20と整合する位置に、凸部64が形成されてい る点が、第1の実施形態の表面電極12と異なり 、それ以外の構成は、第1の実施形態の表面� �極12と同様の構成であるため、その詳細な説 明は省略する。

 また、層66は、表面電極62と電子通過層16の� ��子細線20との間に形成されるものであり、� �導体または絶縁体により構成されるもので� �る。層66は、表面電極62の凸部64と整合する� �部68が形成されており、凸部64が凹部68に嵌� �されている。
 本実施形態の面放出型電子源10dにおいては� ��電源部18が、表面電極62および裏面電極14に� ��続されている。表面電極62をプラスとして� �電源部18により、表面電極62および裏面電極1 4に電圧が印加されると、電子通過層16の各量 子細線20で電子eが加速されて、表面電極62の� ��面62aから電子eが放出される。

 ここで、図7(a)は、本発明の第4の実施形態� �面放射型電子源の動作を説明するための模� �的部分拡大図であり、(b)は、縦軸に電子の� �ネルギをとり、横軸に位置をとって、本発� �の第4の実施形態の面放射型電子源の動作を� ��明するためのエネルギーバンド図である。
 なお、図7(b)に示すエネルギーバンド図にお いて示す参照符号D ₆₂ は、表面電極62に相当する領域を示すもので� ��り、参照符号D ₆₈ は、量子細線20と凸部64との間の凹部68に相当 する領域を示すものであり、参照符号D ₂₀ は、電子通過層16の量子細線20に相当する領� �を示すものである。

 また、本実施形態においては、図7(b)に示す ように、量子細線20が金属の場合には、その� ��属のフェルミ準位から測った真空準位のエ� ��ルギE ₀ 、量子細線20が半導体または絶縁体の場合は� ��その半導体または絶縁体の伝導帯の底から� ��った真空準位のエネルギE ₁ に対し、凹部68を構成する絶縁体または半導� ��の伝導帯の底から測った真空準位のエネル� ��E ₂ が、E ₂ <E ₀ またはE ₂ <E ₁ となっている凹部68を、量子細線20と表面電� �62の間に設けることにより、量子細線20から� ��表面電極62に向かって運動する電子eの方向� ��収束させ、表面電極62から真空中に電子eが� ��出された後の電子eの方向を表面電極62に対� ��てほぼ垂直になるように調整することがで� ��る。

 量子細線20において、真空準位のエネルギE ₀ まで加速された電子の電子波の波長は、凹部 68に注入されるとその波長が伸びる。このた� ��、量子細線20の先端部20bから、表面電極62に 向かって運動する電子eが、表面電極62に垂直 な方向から外側に拡がって放出される電子e _a である場合、電子e _a は、凹部68を通過することによって表面電極6 2に垂直な方向に収束され、収束された電子e _c が得られる。
 なお、収束の程度は、絶縁体または半導体� ��伝導帯の底から測った真空準位のエネルギE ₂ の値、または凹部68の曲率、もしくは凹部の� ��さを変えることにより調整することができ� ��。また、層66と量子細線20の間の電位差、ま たは凸部64と層66との間の電位差を調整する� �とにより、電子eの収束の程度を変化させる� ��とができる。

 例えば、表面電極62側についても凹面形状� �すると、表面電極62を構成する材料が金属の 場合は、その金属のフェルミ準位から測った 真空準位のエネルギE ₃ 、表面電極62を構成する材料が半導体の場合� ��、その半導体の伝導帯の底から測った真空� ��位のエネルギE ₄ に対し、E ₂ <E ₃ 、またはE ₂ <E ₄ とすることにより、さらに、電子の収束を強 めることができ、表面電極62の表面62aから放� ��される電子eの直進性を、第1の実施形態に� �して、更に高くすることができる。

 本実施形態においては、面放出型電子源10d� ��、真空チャンバ内に導入し、表面電極62を� �ラスとして、電源部18により、表面電極62と� ��面電極14との間に電位差を加えるとき、裏� �電極14から電子が多数の量子細線20から構成� ��れる電子通過層16に注入され、電子が裏面� �極14と表面電極62の電位差によって加速され� ��。電子通過層16で、表面電極62の仕事関数と 等しいエネルギを獲得すると、表面電極62の� ��面62aから電子が放出される。この電子放出� ��に、凹レンズ形状の凹部68の構造によって� �子eが表面電極12に対して水平方向に運動成� �を持たないように電子線が収束される。
 これにより、本実施形態においては、第1の 実施形態の面放出型電子源10に比して、直進� ��が更に高い電子線を用いて、高い解像度で� ��ターン描画を等倍で一括に行うことができ� ��。加えて、面放出型電子源10dの表面電極62(� ��子通過層16)の大きさを変えることにより、� ��画領域が大きい場合でも、パターン描画を� ��倍で一括に行うことができる。なお、本実� ��形態の面放出型電子源10dを用いることによ� ��、描画領域が大きい場合でも、直進性が更� ��高い電子線を用いたパターン描画を等倍で� ��括に、しかも高い解像度で行うことができ� ��ことは言うまでもない。

 また、本実施形態においては、表面電極6 2に凸部64を形成し、凹部68に充填されている� ��成としたが、本発明は、これに限定される� ��のではない。例えば、凸部を設けることな� ��、表面電極62を薄くすることにより、表面� �極62の表面の形状が局所的に凹んだものとな っていてもよい。

 次に、本実施形態の面放出型電子源10dの製� ��方法について説明する。
 本実施形態においては、電子通過層16を形� �する工程までは、第1の実施形態と同様の工� ��であるため、その詳細な説明は省略する。
 本実施形態においては、例えば、石英ガラ� ��からなる基板5に、厚さが300nmのタングステ� ��の薄膜を形成し裏面電極14を得る。この裏� �電極14の表面14aに電子通過層16が形成されて� ��る。
 この電子通過層16は、量子細線20として、例 えば、シリコン細線を用いるものであり、図 6(b)に示すように、各量子細線20とそれに隣接 する量子細線20の間隙sは、例えば、1nmである 。また、各量子細線20の太さdは、最も太いと ころで、10nmである。

 また、電子通過層16は、シリコン粒で埋� �尽くされた第1層目が形成され、更にシリコ� ��粒を1層目のシリコン粒上で成長させる。こ のシリコン粒の成長を繰返し行い、例えば、 10層シリコン粒を成長させる。これにより、� ��列に積み重なったシリコン粒によってシリ� ��ン細線、すなわち、量子細線が形成される� ��

 シリコン粒を第10層形成した後、すなわち� �電子通過層16を形成した後、シリコン細線間 に存在するシリコン酸化膜を、HF水溶液を用� ��たウェットエッチングにより除去する。こ� ��時点で多数の直径約3nmの細線状シリコンが� ��離して並立した構造を得る。
 各量子細線(シリコン細線)の上部先端は半� �状である。
 次に、量子細線(シリコン細線)の上部先端� �表面に、酸素プラズマ照射を行い、厚さ約1n mの酸化膜を形成する。このとき、各量子細� �(シリコン細線)の間は、上部先端のみ酸化膜 で充填される。

 次に、最表面のシリコン酸化膜のみをCF ₄ ガスによる反応性イオンエッチングにより除 去する。この時、シリコン細線間の酸化膜は 除去しないようにしておく。
 次に、例えば、SiH ₄ ガスを導入し、その熱分解によるシリコン粒 の成長がシリコン粒上で生じる。このとき、 成長させるシリコン粒の直径は約3nmである。
 シリコン粒の成長後、シリコン粒表面を、� ��素プラズマ照射を行うことにより酸化する� ��このとき、電子通過層16を形成するときの� �化条件よりも長い時間、酸素プラズマ照射� �行い、先に形成されているシリコン細線の� �端とシリコン粒の間に厚さが約2nmのシリコ� �酸化膜を形成する。したがって、本実施形� �の製造方法により、形成されたシリコン粒� �、量子細線とは連結していない。

 次に、電子通過層16の表面がシリコン粒で� �め尽くされた時点で、最表面のシリコン酸� �膜をCF ₄ ガスによる反応性イオンエッチングにより、 上述のようにシリコン粒間のシリコン酸化膜 まで除去しないように除去する。なお、シリ コン酸化膜上で成長したシリコン粒の核は、 この反応性イオンエッチングプロセスにより 、シリコン酸化膜とともに除去される。これ により、電子通過層16の表面にはシリコン粒� ��最上部が露出した構造が形成される。この� ��うにして、シリコン粒とシリコン細線上端� ��間に、両側がほぼ球面の凹レンズ形状の凹� ��を有する層66(酸化層)が形成される。

 次に、シリコン粒を、CCl ₄ ガスによる反応性エッチングにより除去する 。この後、凹レンズ形状の凹部が形成された 層66の上部に、真空蒸着法により金の薄膜を1 0nm厚で形成して表面電極12とする。このとき� ��加熱を行いながら真空蒸着を行い、凹レン� ��形状の凹部68に金が充填されるようにする� �このようにして、図6(a)および(b)に示す面放� ��型電子源10dが形成される。

 本実施形態の面放出型電子源10dにおいて� ��、例えば、面放出型電子源10dから放出され� ��電子を50kVの電圧で加速し、電子線レジスト PMMA(ポリメチルメタクリレート)を塗布した半 導体ウエハに、電子線で描画したときの解像 度は、約5nmが可能となる。

 次に、本発明の第5の実施形態について説明 する。
 図8(a)は、本発明の第5の実施形態に係る面� �出型電子源を示す模式的斜視図であり、(b)� �、図8(a)の要部を拡大して示す模式的断面図� ��ある。
 なお、図8(a)においては、各部材を離して書 いているが、これは説明のために離しており 、実際には各部材は接続されている。
 また、本実施形態においては、図1に示す第 1の実施形態の面放出型電子源と同一構成物� �は、同一符号を付して、その詳細な説明は� �略する。

 図8(a)および(b)に示す面放出型電子源10eは 、第1の実施形態の面放出型電子源10(図1参照) に比して、第1の実施形態の面放出型電子源10 (図1参照)の表面電極12の表面12aに多孔部材72� �第1の面電極76および第2の面電極79が設けら� �たものである点が異なり、それ以外の構成� �、第1の実施形態の面放出型電子源10の構成� �同一であるため、その詳細な説明は省略す� �。

 本実施形態においては、図8(a)に示すよう に、多孔部材72は、一方の端部の第1の開口部 74aよりも他方の端部の第2の開口部74bが広く� �第1の開口部74aから第2の開口部74bに向うに連 れて単調に径が大きくなっている電子走行管 (管状部材)74が複数束ねられて構成されたも� �である。この電子走行管74は、例えば、半導 体または絶縁体からなるものである。

 多孔部材72は、第1の開口部74aを表面電極12� �表面12aに向けて、表面電極12の表面12aに設け られている。
 また、第1の面電極76は、多孔部材72と、多� �部材72の第2の開口部74b側で接続されたもの� �ある。この第1の面電極76は、平面状のもの� �あり、多孔部材72の電子走行管74の第2の開口 部74bと整合する位置に、開口部78が形成され� ��いる。この第1の面電極76には、例えば、金� ��、半導体、炭素、または炭素化合物を用い� ��ことができる。
 なお、第1の面電極76は、多孔部材72の電子� �行管74内で加速された電子を、その表面76aか ら放出することができるものであれば、開口 部78は、必ずしも形成される必要はない。

 また、第2の面電極79は、平面状のものであ� ��、電子走行管74が挿通される開口部79aが複� �形成されている。この第2の面電極79の各開� �部79aに、電子走行管74が挿通されており、第 2の面電極79は、多孔部材72の中に設けられて� ��る。
 第2の面電極79には、第1の面電極76と同様に� ��例えば、金属、半導体、炭素、または炭素� ��合物を用いることができる。

 さらに、本実施形態においては、面放出型� ��子源10の表面電極12と、第1の面電極76との間 に電界(電位差)を加える第1電界印加部77aおよ び第2電界印加部77bを有する。この第1電界印� ��部77aおよび第2電界印加部77bは、例えば、電 源部18と同様の構成を有するものである。
 なお、本実施形態においては、第1電界印加 部77aおよび第2電界印加部77bの2つの電界印加� ��を設ける構成としたが、本発明は、これに� ��定されるものではなく、電界印加部は、少� ��くとも1つ設ければよい。

 本実施形態においては、面放出型電子源10e� ��真空中に配置し、面放出型電子源10の表面� �極12と第1の面電極76との間に第1電界印加部77 aにより電界(電位差)を加え、さらに、面放出 型電子源10の表面電極12と第2の面電極79との� �に第2電界印加部77bにより電界(電位差)を加� �、図8(b)に示すように、面放出型電子源10eか� ��電子eを電子走行管74内に放出させて、電子� ��行管74の内面75で反射させることにより、電 子の運動方向を、第1の面電極76の表面76aに対 して略垂直方向に収束させることができる。
 また、本実施形態においては、電子走行管7 4の内面75に、導電性膜を形成し、この導電性 膜を第1の面電極76または第2の面電極79に接続 してもよい。これにより、内面75に電子eが付 着した場合などに起きるチャージアップを抑 制することができる。

 ここで、各電子走行管74が配列される間隔w� ��、電子走行管74を通過する電子の運動エネ� �ギによって制約される。例えば、電子線露� �の解像度を高めるために、電子走行管74の間 隔をナノメートルオーダまで狭めると、真空 準位よりも高いエネルギを持って運動する電 子は、電子走行管74を構成する絶縁体または� ��導体内に侵入した後、隣接する電子走行管7 4内の真空空間まで通り抜ける可能性がある� �このような条件下では、第1の面電極76から� �出される電子に十分な直進性が得られず、� �子線露光の解像度が悪化する虞がある。
 そこで、電子走行管74においては、隣接す� �2つの電子走行管74の間隔wが、電子走行管74� �構成する絶縁体または半導体の電子の吸収� �数μに対して、w>1/μとなるように設定する 。ここで、吸収係数μは、電子の速度の2乗に ほぼ反比例するものである。

 なお、多孔部材72は、例えば、半導体基板� �陽極酸化することによって得られる多孔質� �造を用いることができ、この多孔質構造の� �が、それぞれ電子走行管74となる。
 また、多孔部材72は、例えば、反応性イオ� �エッチング法を用いて、半導体基板、石英� �板またはプラスティック基板に多数の貫通� �を作製したものを用いることもできる。こ� �らの多数の貫通孔が、それぞれ電子走行管74 となる。
 本実施形態においては、電子走行管74の第2� ��開口部74bの径により、面放出型電子源10eの� ��解能が決定される。

 本実施形態においては、面放出型電子源1 0eを真空中に配置し、面放出型電子部(第1の� �施形態の面放出型電子源10)から電子eを電子� ��行管74内の真空中に放出させた場合、この� �子eを、電子走行管74の内面75で反射させるこ とにより、電子eの運動方向を第1の面電極76� �表面76aに対して略垂直な方向に収束させて� �部に電子eを放出させることができる。

 本実施形態においては、第2の面電極79を設� ��る構成としたが、本発明は、これに限定さ� ��るものではない。例えば、電子走行管74毎� �、電子eの運動方向の制御を独立して行うよ� ��にしてもよい。
 この場合、本実施形態の第2の面電極79に代� ��て、図9(a)に示す本実施形態の第1の変形例� �ように、電子走行管74毎に、この電子走行管 74を囲むリング状の電極95を設け、更に、こ� �電極95と表面電極12との間に電位差を与える� ��めの第2電界印加部96を設ける。
 なお、図9(a)は、要部だけを示しており、第 1の面電極76、第1電界印加部77aおよび面放出� �電子源10の図示は省略している。また、図9(a )においては、第2電界印加部96については、� �部図示を省略しているため、電子走行管74を 6つ示し、第2電界印加部96は3つしか示してい� ��い。図9(a)において、第2電界印加部96が接続 されていない電子走行管74についても、第2電 界印加部96が図示されていないだけであり、� ��2電界印加部96と接続されていることは言う� ��でもない。

 各電極95は、それぞれ電子走行管74を囲むも のであるため、多孔部材72内に設けられる。
 各電極95には、例えば、金属、半導体、炭� �または炭素化合物を用いることができる。� �た、電子走行管74は、例えば、絶縁体、また は半導体により構成する。

 第2電界印加部96は、1つの電極95に、1つの電 界印加ユニット97を有するものであり、この� ��界印加ユニット97は、電極95と、表面電極12� ��に接続されている。
 電界印加ユニット97は、電界印加素子97aと� �コンデサ97bとを有する。このコンデンサ97b� �、電界印加素子97aに並列に接続されている� �
 コンデンサ97bは、電気的容量として設けら� ��たものであり、本発明においては、電気的� ��量として機能するものであればよく、コン� ��ンサ97bに限定されるものではない。
 また、電界印加素子97aは、電極95と、表面� �極12とに電位差を与えるものであり、例えば 、電源部18と同様の構成を有するものである� ��また、コンデンサ97b(電気的容量)により、� �電極95と表面電極12との間の電位差が保持さ� ��る。

 本第1の変形例においては、電子走行管74� ��に、電極95が設けられており、各電極95に1� �の電界印加ユニット97が設けられているため 、電子走行管74においては、互いに独立して� ��極95と表面電極12との電位差を与えることが できる。このため、本実施形態の第2の面電� �79を設ける構成に比して、各電子走行管74に� ��ける電子eの運動方向を互いに独立して制御 することができ、第1の面電極76の表面76aに対 して略垂直な方向に、より一層収束させて外 部に電子eを放出させることができる。

 また、本実施形態においては、電子走行管7 4毎に、電子eの運動方向の制御を独立して行� ��ために、図9(a)に示す第1の変形例以外に、� �9(b)に示す本実施形態の第2の変形例のように 、電子走行管74を囲むリング状の電極95(第2の 電極)を設け、更に、この電極95と表面電極12� ��の間に電位差を与えるための第2電界印加部 96aを設ける構成でもよい。
 この場合、電極95および電子走行管74の構成 および組成は、第1の変形例と同様である。
 なお、図9(b)には、説明のために、電子走行 管74を1つだけ示しているが、多孔部材72にお� ��て、電子走行管74が複数形成されているこ� �は言うまでもなく、各電子走行管74に電極95� ��設けられていることも言うまでもない。

 第2電界印加部96aは、抵抗98aと、FET98bと、コ ンデンサ98cとからなる素子ユニット98を有し� ��さらに電極95と表面電極12との間に電位差を 与える電源部99(第2の電源部)とを有する。各� ��極95に素子ユニット98が1つ設けられている� �また、電源部99は、複数の電極95に対して1つ 設けられており、各電極95に電源部99が接続� �れている。
 この電源部99は、電極95と表面電極12との間� ��電位差を与えるものであり、例えば、電源� ��18と同様の構成を有するものである。
 素子ユニット98は、抵抗98aとFET98bとが直列� �接続されており、コンデンサ98cがFET98bに並� �に接続されている。この素子ユニット98は、 電極95と表面電極12との間の電位差を制御す� �ためのものであり、FET98bは、端子98dを介し� �、制御回路98e(制御部)に接続されている。こ の制御回路98eも、複数の電極95に対して1つ設 けられているものである。
 制御回路98eから各FET98bの端子98dに入力され� ��信号(例えば、所定の印加電圧)により、各FE T98bを導通状態、非導通状態、または電気抵� �が高い半導通状態とすることができ、各電� �95と表面電極12との間の電位差が制御される� ��ここで、半導通状態とは、導通状態と非導� ��状態との中間状態であり、電気抵抗は高い� ��電流が流れる状態のことである。

 制御回路98eは、各電子走行管74における電� �eの放出量と、電子線の収束の強さを制御す� ��ためのものであり、各FET98bの導通を制御す� ��ものである。この制御回路98eは、例えば、� ��光されるパターンの各部分に対応して、各F ET98bの導通を制御して、電子線による電流密� ��を連続量として変化させることができる。
 このため、本第2の変形例においては、電子 線露光において、周辺パターンの有無、また はパターンのサイズにより、パターン寸法が 変動してしまうという近接効果が生じた場合 でも、露光するパターンに応じて、電子線に よる電流密度を変化させることにより、近接 効果を抑制することができる。

 また、素子ユニット98においても、コンデ� �サ98c(電気的容量)により、各電極95と表面電� ��12との間の電位差が保持される。
 なお、コンデンサ98cは、電気的容量として� ��けられたものであり、本発明においては、� ��気的容量として機能するものであればよく� ��コンデンサ98cに限定されるものではない。

 本第2の変形例においては、電源部99により� ��電極95と表面電極12との間の電位差を与えた 状態で、制御回路98eによる各FET98bの端子98dか ら入力される信号により、FET98bの導通状態が 変わり、各電極95と表面電極12との間の電位� �が制御される。
 本第2の変形例においても、電子走行管74毎� ��、電極95が設けられており、各電極95に1つ� �電界印加ユニット97が設けられているため、 電子走行管74においては、互いに独立して電� ��95と表面電極12との電位差を与えることがで きる。このため、本実施形態の第2の面電極79 を設ける構成に比して、各電子走行管74にお� ��る電子eの運動方向を互いに独立して制御す ることができ、第1の面電極76の表面76aに対し て略垂直な方向により一層収束させて外部に 電子eを放出させることができる。
 ここで、2次元に配列された多数の電子走行 管を要素とする2次元マトリクスを考え、各� �のそれぞれに、電圧を印加する電源部99を1� �ずつ接続し、また、各列のそれぞれに、そ� �列の電子走行管74に接続されたFET98bの全てを 同時に制御する制御回路を1つずつ接続する� �とによって、2次元のアクティブマトリクス� ��造を構成することもできる。なお、本実施� ��態で説明する電源部99は、コンデンサ98cに� �いて、電位を保持するときには、高抵抗に� �るようにして、コンデンサ98cの放電を防止� �る。

 以上のように、本実施形態、ならびに本� ��施形態の第1の変形例および第2の変形例に� �いては、多孔部材72を設けることにより、第 1の実施形態の面放出型電子源10に比して、直 進性が更に高い電子線を用いて、高い解像度 でパターン描画を等倍で一括に行うことがで きる。加えて、面放出型電子源10eの表面電極 12(電子通過層16)の大きさを変えることにより 、描画領域が大きい場合でも、パターン描画 を等倍で一括に行うことができる。なお、本 実施形態の面放出型電子源10eを用いることに より、描画領域が大きい場合でも、直進性が 更に高い電子線を用いたパターン描画を等倍 で一括に、しかも高い解像度で行うことがで きることは言うまでもない。

 なお、本実施形態、ならびに本実施形態� ��第1の変形例および第2の変形例においては� �面放出型電子源部として、第1の実施形態の� ��放出型電子源10を用いることを例にしたが� �本発明は、これに限定されるものではなく� �上記第2の実施形態の面放出型電子源10a、第3 の実施形態の面放出型電子源10b、およびその 変形例の面放出型電子源10cを用いることがで きる。

 次に、本発明の第6の実施形態について説明 する。
 図10(a)は、本発明の第6の実施形態に係る面� ��出型電子源を示す模式的斜視図であり、(b)� ��、本発明の第6の実施形態に係る面放出型電 子源の構成を示すブロック図である。
 また、図11(a)は、図10(a)に示す本発明の第6� �実施形態に係る面放出型電子源の裏面電極� �拡大図であり、(b)は、図11(a)に示す裏面電極 の要部拡大図であり、(c)は、図11(a)に示す裏� ��電極の要部部分断面図である。
 また、本実施形態においては、図1に示す第 1の実施形態の面放出型電子源と同一構成物� �は、同一符号を付して、その詳細な説明は� �略する。

 図10(a)に示す本実施形態の面放出型電子源10 fは、第1の実施形態の面放出型電子源10(図1参 照)に比して、裏面電極100がアクティブマト� �クス構造である点が異なり、さらには、図10 (b)に示すように、裏面電極100を駆動するため に、第1の制御回路112、第2の制御回路114、お� ��びパターン生成部116を有する点が異なり、� ��れ以外の構成は、第1の実施形態の面放出型 電子源10(図1参照)と同様であるため、その詳� ��な説明は省略する。なお、第1の制御回路112 、第2の制御回路114、およびパターン生成部11 6により本発明のスイッチ制御部が構成され� �。
 本実施形態の面放出型電子源10fにおいては� ��電子通過層16の量子細線20のうち、任意の量 子細線20から電子eを放出させることができ、 所定の2次元パターンで電子線を放出するこ� �ができるものである。
 なお、本実施形態の面放出型電子源10fは、� ��3の実施形態の面放出型電子源10b(図4(a)およ� ��(b)参照)のように、照射される電子線のパタ ーンが固定されているものではない。

 裏面電極100は、アクティブマトリクス構造� ��有するものである。この裏面電極100は、例� ��ば、1つの量子細線20に接続されるスイッチ� ��子102を備えている。この各スイッチ素子102� ��、導通状態、非導通状態または電気抵抗が� ��い半導通状態にすることができるものであ� ��。ここで、電気抵抗が高い半導通状態とは� ��導通状態と非導通状態との中間状態であり� ��電気抵抗は高いが電流が流れる状態のこと� ��ある。
 この裏面電極100は、スイッチ素子102の導通� ��態により、局所的に導電体、絶縁体または� ��抗体として振舞うものとなる。
 なお、カルコゲナイド半導体のように、局� ��的に導電体または抵抗体として機能する材� ��をスイッチ素子102として用いる場合、各ス� ��ッチ素子102は、空間的につながったもので� ��ってもよい。
 本実施形態の面放出型電子源10fにおいては� ��図11(a)に示すように、スイッチ素子102と、� �イッチ素子102を駆動する第1の制御電極Y1~Y4� �、スイッチ素子102を駆動する第2の制御電極X 1~X4とを有する。

 なお、本実施形態の面放出型電子源10fにお� ��ては、量子細線20が、縦方向L ₁ 、横方向L ₂ に、それぞれ4本ずつ合計16本、格子状に配置 されたものを例に説明する。なお、本実施形 態において、スイッチ素子102は16個、第1の制 御電極Y1~Y4は4本、第2の制御電極X1~X4は、4本� �する構成であるが、これらの数も、これに� �定されるものではない。
 なお、本実施形態においては、1つの量子細 線20にスイッチ素子102が設けられる構成とし� ��が、本発明は、これに限定されるものでは� ��い。例えば、描画する画像の解像度に応じ� ��、複数の量子細線20について、1つのスイッ� ��素子102を設ける構成とすることもできる。

 スイッチ素子102は、フローティングゲート� ��造のトランジスタである。各スイッチ素子1 02の構成は、全て同じであるため、1つについ てのみ説明する。
 スイッチ素子102は、導通状態または非導通� ��態にすることができるものであり、これに� ��り各量子細線20に対して電圧のオンオフが� �御される。
 このスイッチ素子102は、例えば、両端部に� ��れぞれソース部104aおよびドレイン部104bが� �成される四角柱状の半導体104と、ソース104a� ��ドレイン104b間の導通を制御するためのゲー ト部106とを有する。

 ソース部104aおよびドレイン部104bは、それ� �れ、半導体104に、適正な濃度で不純物をド� �プすることにより形成されたものである。
 ゲート部106は、例えば、中心部に、開口の� ��状が四角の開口部108aが形成された平板状の 絶縁体108と、この絶縁体108の内部に、開口部 108aを囲むように設けられた枠状の導電体か� �なるフローティングゲート110とを有する。
 スイッチ素子102においては、ゲート部106の� ��口部108aに、四角柱状の半導体104が挿通され ている。
 また、スイッチ素子102においては、半導体1 04のソース部104aに第1の制御電極Y1が接続され ている。また、ゲート部106の絶縁体108の表面 108bに第2の制御電極X1が接続されている。
 半導体104のドレイン部104bは、量子細線20の� ��面電極12側の先端部20a(図10(a)参照)の反対側� ��後端部20cに接続されている。

 スイッチング素子102においては、第1の制御 電極Y1を介してソース部104aに所定の電圧が印 加され、さらには第2の制御電極X1を介して所 定の電圧が印加されることにより、ゲート部 106のフローティングゲート110に電荷が注入さ れ、ソース104aとドレイン104b間が導通する。� ��なわち、スイッチ素子102が導通状態または� ��導通状態となる。本実施形態のスイッチ素� ��102は、フローティングゲート110を有するた� ��、一度導通状態または半導通状態になると� ��その状態が、フローティングゲート110から� ��荷が抜かれるまで維持される。
 なお、スイッチング素子102としては、ゲー� ��部106のフローティングゲート110の電荷を抜� ��取ることにより、ソース104aとドレイン104b� �が導通するものであってもよい。

 本実施形態においては、縦方向L ₁ において、同じ行に配置されたスイッチング 素子102には、各ソース部104aに第1の制御電極Y 1が接続されている。同様に、第1の制御電極Y 2、第1の制御電極Y3、および第1の制御電極Y4� �おいても、縦方向L ₁ における同じ行に配置された各スイッチング 素子102の各ソース部104aに接続されている。
 第1の制御電極Y1~Y4は、第1の制御回路112に接 続されている。第1の制御回路112は、各第1の� ��御電極Y1~Y4のいずれかに任意に、所定の電� �を印加することができるものである。

 また、本実施形態においては、横方向L ₂ において、同じ列に配置されたスイッチング 素子102について、各ゲート部106の絶縁体108の 表面108bに第2の制御電極X1が接続されている� �同様に、第2の制御電極X2、第2の制御電極X3� �および第2の制御電極X4においても、横方向L ₂ の同じ列に配置された各スイッチング素子102 の各ゲート部106の絶縁体108の表面108bに接続� �れている。
 第2の制御電極X1~X4は、第2の制御回路114に接 続されている。第2の制御回路114は、各第2の� ��御電極X1~X4のいずれかに任意に、所定の電� �を印加することができるものである。

 本実施形態においては、例えば、格子状に� ��置された各スイッチ素子102について、接続� ��れた各第1の制御電極Y1~Y4および各第2の制御 電極X1~X4の組を座標(Xn、Yn)とすることができ� ��。なお、nは、整数である。
 第1の制御回路112および第2の制御回路114に� �り、表面電極12の表面12aから電子eを放出さ� �る領域に相当する領域におけるスイッチ素� �102に所定の電圧を印加して導通状態にする� �とができる。これにより、裏面電極100は、� �所的に導通体または絶縁体として振舞い、� �子細線20の導通が制御される。

 また、第1の制御回路112および第2の制御回� �114にパターン生成部116に接続されている。
 パターン生成部116は、表面電極12表面12aか� �出射させる電子線のパターンに基づいて、� �標を選択し、第1の制御電極Y1~Y4のいずれか� �ら所定の電圧を印加させるかを選択し、選� �された第1の制御電極Y1~Y4に所定の電圧を印� �させることを指示する指示信号を第1の制御� ��路112に出力する。
 また、パターン生成部116は、第2の制御電極 X1~X4についても、第2の制御電極X1~X4のいずれ� ��から所定の電圧を印加させるかを選択し、� ��択された第2の制御電極X1~X4に所定の電圧を� ��加させることを指示する指示信号を第2の制 御回路114に出力する。
 このように、パターン生成部116により、裏� ��電極100のスイッチ素子102を所定の2次元パタ ーンで導通状態とすることができる。本実施 形態においては、第3の実施形態に示す導電� �54a、54b、54cの領域を形成することができる� �

 第1の制御回路112および第2の制御回路114は� �パターン生成部116からの指示信号に基づい� �、選択された第1の制御電極Y1~Y4、および選� �された第2の制御電極X1~X4を介して、所定の� �圧をスイッチ素子102に印加させる。
 また、本実施形態においては、電源部18は� �表面電極12と第1の制御電極Y1~Y4に接続されて おり、この電源部18は、量子細線20に対して� �スイッチ素子102を介して接続されている。
 電源部18により所定の電圧が印加されると� �いずれかの第1の制御電極Y1~Y4から、選択さ� �たスイッチ素子102に所定の電圧が印加され� �、選択された量子細線20に電子が注入されて 、電子が加速されて、所定のパターンに対応 した電子線をパターン化面電子線として、表 面電極12から放出させる。

 本実施形態においては、表面電極12から� �部に放出される電子線のパターンに基づい� �、パターン生成部116において、電子を放出� �せる量子細線20が選択され、この量子細線20� ��ら電子を放出させるために、パターンに応� ��て、導通状態にするスイッチ素子102が選択� ��れる。そして、選択されたスイッチ素子102� ��座標に基づいて、第1の制御電極Y1~Y4のいず� ��かに第1の制御回路112により電圧を印加させ るかが選択されるとともに、第2の制御電極X1 ~X4のいずれかに第2の制御回路114により電圧� �印加させるかが選択される。

 次に、第1の制御回路112および第2の制御回� �114から所定の電圧を、選択された第1の制御� ��極Y1~Y4および選択された第2の制御電極X1~X4� �印加する。このとき、電源部18もスイッチ素 子102と表面電極12との間に電位差を与えるた� ��に、所定の電圧が、選択された第1の制御電 極Y1~Y4に印加される。これにより、表面電極1 2の表面12aから電子eを放出させる領域、すな� ��ち、所定の2次元パターンに応じて表面電極 12の表面12aから電子eを放出させることができ る。
 以上のように、本実施形態においては、第3 の実施形態のように、パターンが固定された ものでなく、スイッチ素子102の導通状態と非 導通状態とにより、電子eの放出位置を変え� �、電子線のパターンを変えることができる� �

 また、本実施形態においては、スイッチ素� ��102を、導通状態および非導通状態以外に半� ��通状態とすることができるため、電子eの放 出量を連続的に変化させることができる。す なわち、スイッチ素子102の導通を導通状態、 非導通状態または半導通状態とすることによ り、電子eの放出量を連続量として変化させ� �ことができる。
 これにより、本実施形態においては、電子e の放出量を連続的に変化させることができる ため、露光されるパターンに、上述の近接効 果が生じても、露光されるパターンの各部分 に対応して、電子線による電流密度を連続量 として変化させることにより、露光されるパ ターンの近接効果を補正することができる。

 また、本実施形態においては、面放出型電� ��源10fを、真空チャンバ内に導入し、所定の� ��ターンで描画するために、パターン生成部1 16により、第1の制御回路112および第2の制御� �路114を介して、各スイッチ素子102を導通状� �または非導通状態にする。
 そして、表面電極12をプラスにして、電源� �18から表面電極12と裏面電極100との間に電圧� ��印加した場合、導通状態であるスイッチ素� ��102から電子が量子細線20に注入され、電子� �裏面電極100と表面電極12の電位差によって加 速される。
 この場合、電子通過層16の量子細線20を通過 した電子eは、表面電極12の表面12a(電子放出� �)に対して水平な成分を含む方向に散乱され� ��ことがないため、選択されたスイッチ素子1 02、すなわち、選択された量子細線20で表さ� �る2次元パターン、そのままの形状を保った� ��態で、選択された量子細線20(スイッチ素子1 02)と対応する表面電極12の各領域から直進性� ��高いパターン化面電子線として放出させる� ��とができる。このため、描画対象に所定の� ��ターンを形成する場合、電子線による描画� ��ターンの解像度を高めることができる。
 しかも、従来、電子線をパターン化するた� ��に、表面電極の形状を変化させるか、また� ��表面電極上にマスクを設けていたが、本実� ��形態においては、従来のように、表面電極� ��形状を変える必要がなく、また表面電極12� �にマスクを設置する必要もなく、構造を簡� �化することができる。さらには、本実施形� �においては、描画対象に応じて電子線のパ� �ーンを変えることもできる。

 次に、本発明の第7の実施形態について説明 する。
 図12は、本発明の第7の実施形態に係る面放� ��型電子源を示す模式図である。
 なお、本実施形態においては、図1に示す第 1の実施形態の面放出型電子源と同一構成物� �は、同一符号を付して、その詳細な説明は� �略する。
 図12に示す面放出型電子源10gは、第1の実施� ��態の面放出型電子源10(図1参照)に比して、� �面電極12の表面12a(電子放出面)に対して垂直� ��方向(以下、単に垂直な方向という)に、磁� �を印加する磁界印加部120を有する点、表面� �極12の表面12aから放出される電子eの放出角� �検出する電子放出角検出器126を有する点が� �なり、それ以外の構成は、第1の実施形態の� ��放出型電子源10の構成と同一であるため、� �の詳細な説明は省略する。また、上記垂直� �方向は、第1の方向Xと平行である。

 本実施形態の面放出型電子源10gにおいて、� ��界印加部120は、第1の磁界発生用コイル122a� �、第2の磁界発生用コイル122bと、磁界強度制 御部124とを有する。
 第1の磁界発生用コイル122aは、ループ状に� �回されており、その開口部を裏面電極14の裏 面14bに対向させて配置されている。また、第 2の磁界発生用コイル122bは、ループ状に巻回� ��れており、その開口部を表面電極12の表面12 aに対向して配置されている。これらの第1の� ��界発生用コイル122aおよび第2の磁界発生用� �イル122bは、磁界強度制御部124に接続されて� ��る。
 この磁界強度制御部124は、第1の磁界発生用 コイル122aおよび第2の磁界発生用コイル122bに 、所定の電流を印加するものであり、また、 印加する電流の量を調整することができるも のである。この磁界強度制御部124により、第 1の磁界発生用コイル122aおよび第2の磁界発生 用コイル122bに所定の電流を印加することに� �り、垂直な方向に、磁界を発生させること� �できる。

 電子放出角検出器126は、例えば、電磁界を� ��力遮蔽した半球状のケース126a内に、電子検 出素子128が複数設けられている。また、この ケース126の開口部を塞ぐように蓋126bが設け� �れており、この蓋126bには、開口126cが形成さ れている。複数の電子検出素子128は、それぞ れ、電子を検出するものである。また、複数 の電子検出素子128は、それぞれ、開口126cと� �位置関係が予め設定されている。
 電子放出角検出器126においては、開口126cか ら、電子がケース126aの内部に進入し、電子� �出素子128により電子が検出される。電子を� �出した電子検出素子128の位置により、進入� �た電子の開口126cに対する角度βの情報を得� �ことができる。

 また、電子放出角検出器126は、蓋126bを表面 電極12の表面12aに向けて配置されている。さ� ��には、電子放出角検出器126は、表面電極12� �表面12aに対して退避可能に設けられている� �このため、電子放出角検出器126は、電子の� �進性を調べるとき、必要に応じて、表面電� �12の表面12aに対向する位置に進入させること ができる。
 この電子放出角検出器126により、表面電極1 2の表面12aから放射される電子の直進性を調� �ることができる。
 また、複数の電子検出素子128は、それぞれ� ��磁界強度制御部124に接続されている。後述� ��るように、磁界強度制御部124は、電子検出� ��子128の電子の検出結果に応じて、第1の磁界 発生用コイル122aおよび第2の磁界発生用コイ� ��122bに印加する電流を調節し、磁界の強さを 調節するものである。

 本実施形態においては、例えば、表面電極1 2の表面12aに対向する位置に電子放出角検出� �126を進入させた状態で、電源部18により表面 電極12と裏面電極14との間に直流電圧を印加� �る。このとき、表面電極12の表面12aから放出 される電子eの直進性を電子放出角検出器126� �より測定する。
 この電子の直進性の結果に基づいて、磁界� ��度制御部124は、電子検出素子128の電子の検� ��結果に応じて、第1の磁界発生用コイル122a� �よび第2の磁界発生用コイル122bに印加する電 流を調節する。印加電流を調節した後、再度 、電子の直進性を電子放出角検出器126により 測定し、その結果に応じて、第1の磁界発生� �コイル122aおよび第2の磁界発生用コイル122b� �印加する電流を調節する。このようにして� �本実施形態の電子源10gは、放出される電子� �直進性を更に高めることができる。

 ここで、例えば、電子通過層16を構成する� �子細線20が、製造過程における製造条件など により、量子細線20の延びる方向が表面電極1 2の表面12aに対して、垂直ではない量子細線21 が形成されることがある。この量子細線21か� ��放出される電子e _β は、表面電極12の表面12aに対して、垂直(90°)� ��はない角度で放出されることになる。すな� ��ち、直進性が悪い電子が放出される。
 本実施形態においては、磁界印加部120によ� ��、表面電極12の表面12aに対して垂直な方向� �磁界を印加する。この垂直磁界により、量� �細線21内で発生した電子e _h は、量子細線21の壁面に多数回衝突するため� ��移動度が低下する。これにより、表面電極1 2の表面12aと平行な方向における電子の運動� �成分を抑制することができるとともに、印� �した垂直磁界によって、表面電極12の表面12a から放出された電子の広がりを抑制すること もできる。

 さらに、上述のように、電子放出角検出� ��126により電子の直進性を測定し、この結果� ��応じて、磁界強度制御部124からの第1の磁界 発生用コイル122aおよび第2の磁界発生用コイ� ��122bに印加する電流を調節して、印加磁界の 強度を調節する。この印加磁界の強度の調節 を、所定の電子の直進性が得られるまで繰返 し行うことにより、所望の電子線描画の解像 度を得ることができる。このように、本実施 形態の電子源10gにおいては、垂直ではない量 子細線21が形成されていたとしても、放出さ� ��る電子の直進性を高めることができ、所望� ��電子線描画の解像度を得ることができる。

 なお、本実施形態においては、上述のこと� ��外に第1の実施形態と同様の効果を得ること ができるのは、いうまでもない。
 また、磁界を発生するための機構として、� ��界印加部120は、表面電極12、電子通過層16お よび裏面電極14を上下で、2つのコイル(第1の� ��界発生用コイル122aおよび第2の磁界発生用� �イル122b)で挟む形態であるが、これに限定さ れるものではなく、表面電極12と、この表面� ��極12に対向して配置される露光対象物との� �の空間に表面電極12の表面12aに対して垂直、 すなわち、第1の方向Xに、一様な磁界を発生� ��せることができるものであればよい。この� ��め、磁界印加部120には、超伝導磁石、永久� ��石を用いることができる。

 次に、本発明の第8の実施形態について説明 する。
 図13は、本発明の第8の実施形態に係る面放� ��型電子源を示す模式図である。
 なお、本実施形態においては、図1に示す第 1の実施形態の面放出型電子源と同一構成物� �は、同一符号を付して、その詳細な説明は� �略する。
 図13に示す面放出型電子源10hは、第1の実施� ��態の面放出型電子源10(図1参照)に比して、� �源部18がパルス電圧発生部134である点、表面 電極12の表面12a(電子放出面)に対して垂直な� �向に、磁界を印加する磁界印加部120aを有す� ��点、同期部136を有する点が異なり、それ以� ��の構成は、第1の実施形態の面放出型電子源 10の構成と同一であるため、その詳細な説明� ��省略する。

 本実施形態の面放出型電子源10hにおいて、� ��界印加部120aは、第1の磁界発生用コイル122a� ��、第2の磁界発生用コイル122bと、パルス磁� �発生部130と、外部電源132とを有する。
 第1の磁界発生用コイル122aは、ループ状に� �回されており、その開口部を裏面電極14の裏 面14bに対向させて配置されている。また、第 2の磁界発生用コイル122bは、ループ状に巻回� ��れており、その開口部を表面電極12の表面12 aに対向して配置されている。これらの第1の� ��界発生用コイル122aおよび第2の磁界発生用� �イル122bは、パルス磁界発生部130に接続され� ��おり、このパルス磁界発生部(パルス磁界印 加部)130は、外部電源132に接続されている。

 また、パルス磁界発生部130は、例えば、コ� ��デンサ(図示せず)、およびサイリスタ(図示� ��ず)を有し、コンデンサ、サイリスタ、第1� �磁界発生用コイル122aおよび第2の磁界発生用 コイル122bが直列に接続されている。これに� �り、パルス磁界発生部130のコンデンサと、� �1の磁界発生用コイル122aおよび第2の磁界発� �用コイル122bとで直列回路が形成される。コ� ��デンサは、外部電源132により充電される。
 パルス磁界発生部130においては、コンデン� ��に充電を所定の時間行って、充電を停止す� ��。そして、サイリスタをオン状態とする。� ��れにより、第1の磁界発生用コイル122aおよ� �第2の磁界発生用コイル122bにパルス電流が流 れ、このとき、上述のコンデンサ、サイリス タ、第1の磁界発生用コイル122aおよび第2の磁 界発生用コイル122bにより構成される直列回� �の共振周波数の逆数に相当する時間の間、� �直な方向にパルス磁界を発生させる。すな� �ち、電子通過層16に対して、垂直な方向にパ ルス磁界を印加する。

 パルス電圧発生部134は、表面電極12と裏面� �極14との間に、パルス電圧を印加させて、表 面電極12の表面12aから電子eを放出させるもの である。
 同期回路136は、パルス磁界発生部130と、パ� ��ス電圧発生部134との動作のタイミングを調� ��するものである。この同期回路136により、� ��ルス磁界発生部130を用いて磁界発生回路130� ��コンデンサと、第1の磁界発生用コイル122a� �よび第2の磁界発生用コイル122bとで形成され る直列回路の共振周波数の逆数に相当する時 間、垂直な方向にパルス磁界を発生させ、パ ルス電圧発生部134を用いて、この逆数に相当 する時間の間、すなわち、パルス磁界が発生 している間、表面電極12と裏面電極14との間� �パルス電圧を印加させる。これにより、電� �放出が生じている間は、常に垂直磁界が印� �されている状態となる。このため、本実施� �態の面放出型電子源10hにおいては、表面電� �12の表面12aから放出される電子のこの表面12a と平行な方向の広がりをナノメータオーダに 抑制することができる。
 また、上述のこと以外にも、本実施形態は� ��第1の実施形態の面放出型電子源10と同様の� ��果が得られることはいうまでもない。
 なお、本実施形態においては、パルス磁界� ��用いているため、10~100T程度の比較的強い磁 界を発生させることが可能である。

 次に、本発明の第9の実施形態について説明 する。
 図14は、本発明の第9の実施形態に係る面放� ��型電子源を示す模式図である。
 なお、本実施形態においては、図1に示す第 1の実施形態の面放出型電子源と同一構成物� �は、同一符号を付して、その詳細な説明は� �略する。
 図14に示す面放出型電子源10jは、第1の実施� ��態の面放出型電子源10(図1参照)に比して、� �量子細線20の先端部20bの表面に、導電性を有 する電子吸収層140が形成さている点が異なり 、それ以外の構成は、第1の実施形態の面放� �型電子源10の構成と同一であるため、その詳 細な説明は省略する。

 本実施形態の面放出型電子源10jにおいて、� ��子吸収層140は、各量子細線20の先端部20bに� �成され、表面電極12に電気的に接続されてい る。
 電子吸収層140は、電子eを真空準位のエネル ギ以上に加速し、真空中に取り出す時に、量 子細線20中に存在するフォノンまたは構造欠� ��などの散乱要因によって、電子eの運動方向 が量子細線20の伸びる方向(第1の方向X)に対し て垂直な成分を持って隣綾する量子細線20ま� ��は表面電極12の表面12a(電子放出面)に向かっ て飛び出すことを防止するためのものである 。この電子吸収層140により、放出電子の直進 性を更に向上させることができる。このよう なことから、表面電極12の表面12a側(電子放出 面側)の先端部20bの表面に、電子吸収層140を� �成する。
 電子吸収層140は、導電性を有する材料によ� ��形成され、例えば、アモルファスカーボン� ��アモルファスシリコンにより形成される。
 この電子吸収層140は、例えば、以下の方法� ��より形成することができる。
 先ず、表面電極12を形成する前に電子放出� �側の量子細線20の先端部表面に、真空蒸着法 などにより導電性材料を堆積させる。そして 、量子細線20の先端部表面または量子細線20� �体を量子細線20が溶融、破壊しない程度の温 度に加熱する。この加熱で、量子細線20表面� ��導電性材料が拡散、移動することにより、� ��子吸収層140が形成される。

 ここで、量子細線20が均一に形成されてい� �ならば、ある量子細線20において電子が散乱 され、電子放出が起きなかったとしても、時 間積分すると、いずれの量子細線20もほぼ同� ��の電子放出量が得られる。しかし、電子吸� ��層140中に電子を残留させると新たな電子の� ��乱要因となる可能性がある。本実施形態に� ��いては、導電性を有する電子吸収層140を、� ��子放出面を備える表面電極12と電気的に接� �させているため、帯電が防止される。
 このように、本実施形態の面放出型電子源1 0jにおいては、放出電子の直進性を、第1の実 施形態の面放出型電子源10に比して、向上さ� ��ることができる。
 なお、上述のこと以外にも、本実施形態は� ��第1の実施形態の面放出型電子源10と同様の� ��果が得られることはいうまでもない。
 さらには、第2の実施形態の面放出型電子源 10a~第8の実施形態の面放出型電子源10hにおい� ��も、電子吸収層140を各量子細線20の先端部20 bに形成し、かつ表面電極12に電気的に接続す る構成としてもよい。

 次に、本発明の第10の実施形態について説� �する。
 図15は、本発明の第10の実施形態に係る描画 装置を示す模式図である。
 なお、本実施形態の描画装置80においては� �図1に示す第1の実施形態の面放出型電子源と 同一構成物には、同一符号を付して、その詳 細な説明は省略する。
 図15に示す描画装置80は、第1の実施形態の� �放出型電子源10(図1参照)を面放出型電子源と して設けたものである。このため、図1に示� �第1の実施形態の面放出型電子源10(図1参照)� �ついての詳細な説明は省略する。

 本実施形態の描画装置80においては、真� �チャンバ82内部に、面放出型電子源10が表面� ��極12の表面12aを、ステージ84の表面84aに対向 させた配置されている。このステージ84の表� ��84aに基板86が載置されている。この基板86は 、例えば、4インチ以上のシリコンウエハで� �る。なお、真空チャンバ82には、真空ポンプ などの真空排気装置(図示せず)が設けられて� ��り、真空チャンバ82内部を所定の真空度に� �ることができる。

 本実施形態の描画装置80においては、面放� �型電子源10により、直進性が高い電子eを、� �面電極12の表面12a(電子放出面)からほぼ垂直� ��向に取り出すことができる。これにより、� ��テージ84の所定の描画領域Sに電子eを略垂直 に照射し、すなわち、基板86の表面86aに垂直� ��電子eを照射することができる。このため、 描画装置80においては、表面電極12に表面12a� �基板86の表面86aとの間に、所定のパターンの マスクを設置し、表面電極12の表面12aから電� ��eを略垂直に基板86の表面86aに照射させて、� ��進性が高い電子線を用いて、高い解像度で� ��基板86に、所定のパターンを等倍で一括に� �画することができる。さらには、面放出型� �子源10の表面電極12(電子通過層16)の大きさを 変えることにより、描画領域が大きい場合で も、パターン描画を等倍で一括に行うことが できる。このように、面放出型電子源10を用� ��ることにより、描画領域が大きい場合でも� ��電子線を用いたパターン描画を等倍で一括� ��、しかも高い解像度で行うことができる。
 さらに、本実施形態においては、第2の実施 形態の面放出型電子源10aと同様に、電子通過 層16を、室温以下の温度に保持する温度調節� ��30(図3参照)を有してもよい。

 次に、本発明の第11の実施形態について説� �する。
 図16は、本発明の第11の実施形態に係る描画 装置を示す模式図である。
 なお、本実施形態の描画装置においては、� ��1に示す第1の実施形態の面放出型電子源と� �一構成物には、同一符号を付して、その詳� �な説明は省略する。

 図16に示す描画装置80aは、第1の実施形態� ��面放出型電子源10(図1参照)を面放出型電子� �として設けたものである。このため、図1に� ��す第1の実施形態の面放出型電子源10(図1参� �)についての詳細な説明は省略する。

 また、本実施形態の描画装置80aは、第7の実 施形態の描画装置80に比して、ステージ84に� �けられ、描画領域Sにおける電子eの量を電流 値(I _EXP )として検出する検出部85と、面放出型電子源 10から放出される電子のうち、電子通過層16� �散乱されたために十分大きい角度で放出さ� �る電子(散乱電子e _s )を検出する検出センサ88と、電子eの全放出� �子量に占める許容し得る散乱電子量の割合Q� ��、検出部85で検出されたステージ84(基板86)� �向かって放出される電子の量(I _EXP )の積を算出する掛算部90と、掛算部90の出力� ��果(積Q・I _EXP )および検出センサ88の検出結果(電流値Is)を� �較する比較部92と、比較部92の比較結果に応� ��て、電源部18による印加電圧を調整する電� �制御部94とを有する。

 検出部85は、面放出型電子源10からステージ 84(基板86)に向かって放出される電子を、例え ば、電流値I _EXP として検出するものである。検出部85は、例� ��ば、描画時のステージ84における電流値を� �定し、この電流値を、面放出型電子源10から ステージ84(基板86)に向かって放出される電子 の量として、検出するものである。この検出 部85としては、公知の電流測定装置を用いる� ��とができる。

 検出センサ88は、面放出型電子源10から放出 される散乱電子e _s を、電流値Isとして検出するものである。こ� ��検出センサ88は、例えば、シンチレータと� �電子増倍管により構成することができる。� �お、検出センサ88としては、散乱電子e _s を検出するものであるため、散乱電子e _s を検出する際に、ノイズとなる二次電子が発 生しないものであれば、特に、その構成は、 限定されるものではない。
 また、検出センサ88は、例えば、面放出型� �子源10とステージ84との間で、かつ描画領域S の外に設けられている。

 なお、掛算部90において、電子eの全放出電� ��量に占める許容し得る散乱電子量の割合Qと は、描画するパターンにおける加工精度など により、適宜設定されるものである。この電 子eの全放出電子量に占める許容し得る散乱� �子量の割合Qは、例えば、予め実験などによ� ��求めておくものである。
 比較部92は、掛算部90の出力結果(積Q・I _EXP )および検出センサ88の検出結果(電流値Is)を� �較した結果、Q・I _EXP <Isの場合には、電源部18からの出力電圧を� ��下させることを示す第1の信号を電源制御部 94に出力するものである。また、比較した結� ��、Q・I _EXP >Isの場合には、電源部からの出力電圧を上 昇させることを示す第2の信号を電源制御部94 に出力するものである。

 電源制御部94においては、比較部92から第1� �信号が入力された場合、電源部18からの出力 電圧を低下させ、一方、比較部92から第2の信 号が入力された場合、電源部18からの出力電� ��を上昇させるものである。
 本実施形態の描画装置80aにおいては、放出� ��れる電子に含まれる直進しない散乱電子の� ��合を検出することにより、面放出型電子源1 0に印加する電圧を制御し、放出される電子� �直進性を更に高め、電子線による描画時の� �像度を向上させることができる。
 また、本実施形態の描画装置80aにおいて、� ��放出型電子源に印加する電圧を、弾道電子� ��出に必要最低限な値付近まで低下させるこ� ��により、電子放出面に対して水平な成分を� ��む方向に運動する電子を、表面電極と、表� ��電極および基板間の空間(真空空間)との間� �形成される電気的障壁で反射させることで� �制することできる。

 本実施形態においても、第7の実施形態と 同様の効果を得ることができ、表面電極12に� ��面12aと基板86の表面86aとの間に、所定のパ� �ーンのマスクを設置し、表面電極12の表面12a から電子eを略垂直に基板86の表面86aに照射さ せて、第7の実施形態に比して、直進性が更� �高い電子線を用いて、高い解像度で、基板86 に、所定のパターンを等倍で一括に描画する ことができる。

 次に、本発明の第12の実施形態について説� �する。
 図17は、本発明の第12の実施形態に係る描画 装置を示す模式図である。
 なお、本実施形態の描画装置においては、� ��3に示す第2の実施形態の面放出型電子源と� �一構成物には、同一符号を付して、その詳� �な説明は省略する。

 図17に示す描画装置80bは、第2の実施形態の� ��放出型電子源10a(図3参照)を面放出型電子源� ��して設けたものである。このため、図3に示 す第2の実施形態の面放出型電子源10a(図3参照 )についての詳細な説明は省略する。
 本実施形態の描画装置80bにおいては、面放� ��型電子源10aを用いているため、例えば、電� ��透過層16において、約100Kの均一の温度分布� ��得られる。

 また、本実施形態の描画装置80bにおいて� ��、面放出型電子源10aを用いているため、温� ��の不均一を抑制することができ、電子放出� ��のばらつきを抑制し、更には面放出型電子� ��10aにおける歪みの発生も抑制される。この� ��め、描画装置80bにおいても、描画領域Sにお ける電子放出量のばらつきがなく、面放出型 電子源10aの歪みの発生も抑制されるため、第 7の実施形態に比して、更に高い精度で描画� �ることができる。

 また、上記第10の実施形態の描画装置80~第12 の描画装置80bにおいては、いずれも図8に示� �多孔部材72を、表面電極12の表面12aに設ける� ��とができ、さらには図9(a)、(b)に示す構成の ものを表面電極12の表面12aに設けることもで� ��る。
 また、上記第8の実施形態の描画装置80aに第 8の描画装置80bを組み合わせ、第8の実施形態� ��描画装置80aにおいて、温度調節部30を有す� �構成としてもよい。

 さらには、第6の実施形態の面放出型電子源 10fを用いて、描画装置を形成することもでき る。上述の如く、面放出型電子源10fは、所定 の2次元パターン、そのままの形状を保った� �態で、直進性が高いパターン化面電子線を� �出させることができる。このため、描画対� �に所定のパターンを形成する場合、電子線� �よる描画パターンの解像度を高めることが� �きる。
 しかも、従来、電子線をパターン化するた� ��に、表面電極の形状を変化させるか、また� ��表面電極上にマスクを設けていたが、本実� ��形態においては、従来のように、表面電極� ��形状を変える必要がなく、また表面電極12� �にマスクを設置する必要もなく、構造を簡� �化することができる。さらには、本実施形� �においては、描画対象に応じて電子線のパ� �ーンを変えることもできる。

 次に、本発明の第13の実施形態について説� �する。
 図18は、本発明の第13の実施形態に係る描画 装置を示す模式図である。
 なお、本実施形態の描画装置80cにおいては� ��図12に示す第7の実施形態の面放出型電子源� ��同一構成物には、同一符号を付して、その� ��細な説明は省略する。
 図18に示す描画装置80cは、第7の実施形態の� ��放出型電子源10g(図12参照)を面放出型電子源 として設けたものである。このため、図12に� ��す第7の実施形態の面放出型電子源10g(図12参 照)についての詳細な説明は省略する。

 本実施形態の描画装置80cにおいては、真� ��チャンバ82内部に、面放出型電子源10gが表� �電極12の表面12aを、ステージ84の表面84aに対� ��させた配置されている。このステージ84の� �面84aに基板86が載置されている。この基板86� ��、例えば、4インチ以上のシリコンウエハで ある。

 本実施形態の描画装置80cにおいては、面� ��出型電子源10gにより、第1の実施形態の面放 出型電子源10よりも直進性が更に高い電子eを 、表面電極12の表面12a(電子放出面)から取り� �すことができる。これにより、ステージ84の 所定の描画領域Sに電子eを略垂直に照射し、� ��なわち、基板86の表面86aに垂直に電子eを照� ��することができる。このため、描画装置80c� ��おいては、表面電極12に表面12aと基板86の表 面86aとの間に、所定のパターンのマスクを設 置し、表面電極12の表面12aから電子eを略垂直 に基板86の表面86aに照射させて、直進性が高� ��電子線を用いて、高い解像度で、基板86に� �所定のパターンを等倍で一括に描画するこ� �ができる。さらには、面放出型電子源10gの� �面電極12(電子通過層16)の大きさを変えるこ� �により、描画領域が大きい場合でも、パタ� �ン描画を等倍で一括に行うことができる。� �のように、面放出型電子源10を用いることに より、描画領域が大きい場合でも、電子線を 用いたパターン描画を等倍で一括に、しかも 、より高い解像度で行うことができる。

 次に、本発明の第14の実施形態について説� �する。
 図19は、本発明の第14の実施形態に係る描画 装置を示す模式図である。
 なお、本実施形態の描画装置80dにおいては� ��図13に示す第8の実施形態の面放出型電子源� ��同一構成物には、同一符号を付して、その� ��細な説明は省略する。
 図19に示す描画装置80dは、第8の実施形態の� ��放出型電子源10h(図13参照)を面放出型電子源 として設けたものである。このため、図13に� ��す第8の実施形態の面放出型電子源10h(図13参 照)についての詳細な説明は省略する。

 本実施形態の描画装置80dにおいては、真� ��チャンバ82内部に、面放出型電子源10hが表� �電極12の表面12aを、ステージ84の表面84aに対� ��させた配置されている。このステージ84の� �面84aに基板86が載置されている。この基板86� ��、例えば、4インチ以上のシリコンウエハで ある。

 本実施形態の描画装置80dにおいては、面� ��出型電子源10hにより、表面電極12の表面12a� �平行な方向における広がりがナノメータオ� �ダに抑制された直進性が更に高い電子eを取� ��出すことができる。これにより、ステージ8 4の所定の描画領域Sに電子eを略垂直に照射し 、すなわち、基板86の表面86aに垂直に電子eを 照射することができる。このため、描画装置 80dにおいては、表面電極12に表面12aと基板86� �表面86aとの間に、所定のパターンのマスク� �設置し、表面電極12の表面12aから電子eを略� �直に基板86の表面86aに照射させて、直進性が 更に高い電子線を用いて、高い解像度で、基 板86に、所定のパターンを等倍で一括に描画� ��ることができる。さらには、面放出型電子� ��10hの表面電極12(電子通過層16)の大きさを変� ��ることにより、描画領域が大きい場合でも� ��パターン描画を等倍で一括に行うことがで� ��る。このように、面放出型電子源10hを用い� ��ことにより、描画領域が大きい場合でも、� ��子線を用いたパターン描画を等倍で一括に� ��しかも高い解像度で行うことができる。

 次に、本発明の第15の実施形態について説� �する。
 図20は、本発明の第15の実施形態に係る描画 装置を示す模式図である。図21は、本発明の� ��15の実施形態に係る描画装置による描画方� �を説明するための模式図である。図22(a)は、 本実施形態の描画方法によるマークの検出結 果の一例を示すグラフであり、(b)は、本実施 形態の描画方法によるマークの検出結果の他 の例を示すグラフである。
 なお、本実施形態の描画装置81eにおいては� ��図10(a)、(b)に示す第6の実施形態の面放出型� ��子源と同一構成物には、同一符号を付して� ��その詳細な説明は省略する。
 図20に示す描画装置81eは、第6の実施形態の� ��放出型電子源10f(図10(a)、(b)参照)を面放出型 電子源として設けたものである。このため、 図10(a)、(b)参照に示す第6の実施形態の面放出 型電子源10f(図10(a)、(b)参照)についての詳細� �説明は省略する。

 本実施形態の描画装置81eおいては、真空チ� ��ンバ82内部に、面放出型電子源10fが表面電� �12の表面12aを、ステージ84の表面84aに対向さ� ��た配置されている。このステージ84の表面84 aに基板86が載置されている。この基板86は、� ��えば、4インチ以上のシリコンウエハである 。
 この描画装置81eには、検出部88aが、真空チ� ��ンバ82内部の基板86の上方に設けられており 、この検出部88aは、パターン生成部116に接続 されている。
 検出部88aは、例えば、基板86の表面86aで発� �した二次電子、または反射電子を検出する� �のであり、例えば、シンチレータと光電子� �倍管により構成される。

 本実施形態の描画装置81eにおいては、面� ��出型電子源10fにより、所定の2次元パターン に応じて表面電極12の表面12aから電子eを放出 させることができ、しかも放出電子として、 直進性が高いものを、表面電極12の表面12a(電 子放出面)からほぼ垂直方向に取り出すこと� �できる。このため、描画装置81eにおいては� �表面電極12に表面12aと基板86の表面86aとの間� ��、所定のパターンのマスクを設置すること� ��く、直進性が高い電子線を用いて、高い解� ��度で、基板86に、所定のパターンを等倍で� �括に描画することができる。さらには、面� �出型電子源10fの表面電極12(電子通過層16)の� �きさを変えることにより、描画領域が大き� �場合でも、パターン描画を等倍で一括に行� �ことができる。このように、面放出型電子� �10fを用いることにより、描画領域が大きい� �合でも、電子線を用いたパターン描画を等� �で一括に、しかも高い解像度で行うことが� �きる。

 次に、本実施形態の描画装置81eによる描画� ��法について、図21に示すように、基板86の表 面86aの矩形状の描画領域150を、面放出型電子 源10fで描画することを例にして説明する。
 描画領域150は、例えば、正方形状の領域で� ��る。この描画領域150においては、対向する� ��行な2組の辺の内、1つは、基板86の表面86a上 で直交するP ₁ 方向およびP ₂ 方向のうちのP ₁ 方向と平行であり、残りは、P ₂ 方向と平行である。
 基板86の表面86a上で、描画領域150の外側に� �、P ₁ 方向に離間するとともに、P ₂ 方向においては同じ位置に、アライメントマ ーク152、154が設けられている。このアライメ ントマーク152、154は、基板86の表面86aに比し� ��電子反射率、2次電子放射率が異なるもので ある。このため、検出部88aにより、アライメ ントマーク152、154からの反射電子、または2� �電子が検出される。

 面放出型電子源10fにおいては、表面電極12� �おいて、電子eの放出可能な領域のうち、例� ��ば、描画領域150に応じて、描画のために電� ��eを放出させる領域を設定することができる 。このため、描画領域150に応じて、電子放出 領域160が設定される。
 この場合、電子放出領域160の外側の領域で� ��っても、電子eの放出可能な領域であれば、 電子eを所定のパターンで放出できる。
 なお、電子放出領域160は、描画領域150と同� ��形状、かつ同じ大きさの領域である。電子� ��出領域160においても、対向する平行な2組み の辺の内、1つは、表面電極12の表面12a上で直 交するP _x 方向およびP _y 方向のうちのP _x 方向と平行であり、残りは、P _y 方向と平行である。
 面放出型電子源10fにおいては、上述のよう� ��、描画領域150に描画する描画パターンに対� ��した電子eを電子放出領域160から放出させて 描画する。
 このとき、先ず、描画領域150と電子放出領� ��160とを位置を合わせる必要がある。
 本実施形態においては、描画領域150の中心1 50aと、電子放出領域160の中心160aとがずれて� �り、さらには相互に角度γずれている場合を 例にして説明する。

 描画に際して、先ず、面放出型電子源10fを� ��定した状態で、電子放出領域160のP _y 方向の外側に、2つ電子ビーム列群162、164を� �じさせる。各電子ビーム列群162、164は、ぞ� �ぞれ、P _y 方向に伸びた電子ビーム列162a~162c、164a~164cを 3列有するものであり、各電子ビーム列群162� �164について、各電子ビーム列162a~162c、164a~164 cをP _x 方向に走査速度Vsで走査する。すなわち、電� ��eを放出させる量子細線20を、各電子ビーム� ��162a~162c、164a~164cを保持したままP _x 方向に走査速度Vsで逐次移動させる。
 このとき、電子ビーム列162aと電子ビーム列 164aと、電子ビーム列162bと電子ビーム列164bと 、電子ビーム列162cと電子ビーム列164cとは、� ��れぞれP _x 方向の座標は同じである。

 従来のマーク位置検出では、一般的に単� ��の点ビームでマークを走査したときに得ら� ��る反射電子量または2次電子放出量のパルス 信号の発生時刻などからマーク位置を求める 。

 本実施形態においては、例えば、P _x 方向の走査開始座標を決めておき、電子ビー ム列162a~162c、164a~164cを走査し、電子ビーム列 162a~162c、164a~164cがアライメントマーク152、154 上に来たところで、反射電子量または2次電� �放出量の信号がパルス状に変化することを� �用して、走査開始時刻からパルスが出現す� �までの時間tを求めることにより、既知であ� ��ビーム走査速度Vsから、各アライメントマ� �ク152、154の位置を検出することができる。� �ルスが出現する時刻とは、例えば、パルス� �号が特定の閾値Pthを越えたときの時刻を示� �ている。
 ここで、一般的には、図22(a)のように、反� �電子量または2次電子放出量の信号170は、急� ��ではなく、パルスの立ち上がり時間tに誤差 δ ₂ が発生しやすい。また、反射電子量または2� �電子放出量の信号170には、検出部88aの誤差δ ₁ も生じることがある。本実施形態のマーク位 置検出方法では、電子ビーム列162a~162c、164a~1 64cを使用することで、位置検出を高速かつ高 精度で行うことができる。

 本実施形態においては、パルスが出現す� ��までの時間により、アライメントマーク152� ��154の位置を検出することを例にして、説明� ��るが、パルスの最大値が得られるまでの時� ��、またはパルスの中間に相当する時刻まで� ��時間などを位置検出に用いる方法において� ��同様である。ここで、反射電子量または2次 電子放出量の検出部88aは1つだけ設けられて� �る。

 図22(b)は、図21において、電子ビーム列162 a~162c、164a~164cが、アライメントマーク152、154 を走査したときに得られる反射電子量または 2次電子放出量のパルス信号172、174、176の列� �示したものである。

 まず、図22(b)の一番下側のパルス信号176の� �は、電子ビーム列162a~162c、164a~164cが、同時� �アライメントマーク152、154を走査したとき� �得られる信号の列であり、アライメントマ� �ク152、154からの信号が重畳して現れたもの� �ある。
 後述するように、走査方向のビーム幅を十� ��狭くすれば、アライメントマーク152からの� ��号とアライメントマーク154からの信号を分� ��することが可能である。
 また、アライメントマーク152とアライメン� ��マーク154の走査を別に行っても良いが、こ� ��場合、2回の走査中に何らかの位置の変動が あった場合、検出位置の誤差となる。

 本実施形態においては、アライメントマー� ��152由来のパルス信号172と、アライメントマ� ��ク154由来のパルス信号174を説明のために分� ��て考える。検出部88aでは、これらのパルス� ��号172、174が現れるわけではない。
 図22(b)の2段目のグラフは、電子ビーム列164a ~164cがアライメントマーク154を走査したとき� ��得られるパルス信号174の列を示しており、� ��間隔mの電子ビーム列164a~164cの走査速度Vsに� ��し、時間、m/(Vs・cosγ)の間隔で発生するパ� �ス信号174の列となる。
 ある1つのパルス信号174の現れた時刻からマ ーク位直を検出しようとすると、図22(a)で示� ��たのと同様の誤差が生ずるので、各パルス� ��号174の間隔を測定、平均して、走査開始座� ��からパルスが出現するまでの時間を求めれ� ��、高精度でマーク位置の検出をすることが� ��きる。

 また、図22(b)の上側のグラフは、電子ビ� �ム列162a~162cがアライメントマーク152を走査� �たときに得られるパルス信号172を示してお� �、アライメントマーク154と同様に高精度で� �置検出を行うことができる。

 また、アライメントマーク154由来のパル� ��信号174とアライメントマーク152由来のパル� ��信号172の、各パルス信号172、174の位相差Pm� �、面放出型電子源と描画対象の相対角度に� �るものであり、各パルス信号172、174の位相� �Pmを平均することで、相対角度を短時間、高 精度で検出できる。また、各パルス信号172、 174の列の時間間隔は、相対角度の増加に依存 して伸びるため、パルス信号172、174の列の間 隔から相対角度とマーク位置を同時に検出す ることもできる。この場合、電子ビーム列、 マークは1つずつあればよい。

 また、P _y 方向におけるアライメントマーク152、154の位 置検出については、P _x 方向と同様の方法を用いることができる。
 しかしながら、P _y 方向におけるアライメントマーク152、154の位 置検出においては、図21に示すように、3つの P _x 方向に伸びた電子ビーム列165a,165b,165cを備え� ��、1つの電子ビーム列群165を用いて、描画領 域150をP _y 方向に横切って走査することと、描画領域150 内では電子ビーム列165a,165b,165cから電子eが照 射されないようにビーム列165a,165b,165cにブラ� ��キングをかけることがP _x 方向における位置検出と異なる。それ以外の アライメントマーク152、154の検出方法につい ては、P _x 方向における位置検出方法と同様であるため 、その詳細な説明は省略する。

 なお、電子ビーム列162a~162c、164a~164cの走査� ��向(P _x 方向)における電子ビーム列162a~162c、164a~164c� �幅を、面放出型電子源が放出できる最小の� �に設定することで、最も高い検出精度が得� �れる。また、ビームのP _y 方向(ビームの走査方向に垂直な方向)の幅は� ��面放出型電子源と露光対象の相対角度、相� ��位置のずれに対して十分大きな値とし、マ� ��ク上を確実に走査することができるように� ��る。

 以上のように検出されたアライメントマー� ��152、154のP _x 方向およびP _y 方向の位置検出結果に応じて、パターン生成 部116により、描画領域150で適正に描画パター ンを形成できるように、描画パターンの座標 変換を行う。座標変換された描画パターンに 対応した電子eを電子放出領域160から放出さ� �て描画する。これにより、描画領域150に高� �精度で、描画パターンを形成することがで� �る。
 また、ステージ84を、平面方向に並進およ� �回転可能な構成とし、アライメントマーク15 2、154の位置検出に応じて、ステージ84につい て回転、もしくは並進、または回転および並 進を組み合せにより、ステージ84を移動させ� ��描画パターンを描画領域150内で適正な位置� ��する。これによっても、描画領域150に高い� ��度で、描画パターンを形成することができ� ��。

 上記いずれの実施形態の面放出型電子源� ��よび描画装置は、メモリなどの各種の半導� ��デバイス、DVDなどの光ディスク原盤、ハー� ��ディスク、またはマイクロマシン等の各種� ��製品の製造に好適に利用可能である。

 以上、本発明の面放出型電子源および描� ��装置について詳細に説明したが、本発明は� ��上記実施形態に限定はされず、本発明の要� ��を逸脱しない範囲において、各種の変更や� ��良を行ってもよいのは、もちろんである。