Im bekannt gewordenen Stand der Technik. ist keine Möglichkeit zur Parametrierung einer Digitaleingabeschaltung bekannt, so daß für jede Eingangsphysik eine separate Digitaleingangs- schaltung aufgebaut werden muß.

Die Aufgabe der vorliegenden Erfindung besteht daher darin, eine umschaltbare Digitaleingabeschaltung anzugeben, an die mindestens zwei unterschiedliche Eingangsphysiken anschließ- bar sind.

Diese Aufgabe wird mit einer Digitaleingangsschaltung gemäß Anspruch 1 gelöst, indem mit Hilfe des Umschaltsignals, je nachdem welche Eingangsphysik benötigt wird, der Shunt-Wider- stand zu oder abgeschaltet wird. Ferner wird das entsprechen- de Eingangssignal von den jeweiligen Komparatoren über eine Umschalteinheit, insbesondere einen Multiplexer-Baustein, ge- führt und dort ausgegeben und steht damit zum Abgriff durch eine Auswertelogik, die z. B. als ASIC oder Mikrocontroller realisiert ist, zur Verfügung.

Weitere Merkmale, Vorteile und Anwendungsmöglichkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung ei- nes Ausführungsbeispiels anhand der Zeichnung und der Zeich- nung selbst. Dabei bilden alle beschriebenen und/oder bild- lich dargestellten Merkmale für sich oder in beliebiger Kom- bination den Gegenstand der vorliegenden Erfindung.

Dabei zeigt : FIG 1 ein Blockschaltbild der Digitaleingangsschaltung, FIG 2 die Digitaleingangsschaltung.

Gemäß FIG 1 weist die Digitaleingangsschaltung einen Eingang 9 auf, an dem im Betrieb das Eingangssignal anliegt. An den Eingang 9 ist ein erster Komparator 1 und ein zweiter Kompa- rator 2 angeschlossen. Die jeweiligen Ausgangssignale der beiden Komparatoren 1,2 werden einer Umschalteinheit 5, die insbesondere als Multiplexer 5 ausgebildet ist, zugeführt.

Die Umschalteinheit 5 wird von einem Umschaltsignal 10 ange- steuert, mit dem darüber hinaus ein an den Eingang 9 ange- schlossener Shunt-Widerstand 7 zu-oder abschaltbar ist.

Gemäß dem Ausführungsbeispiel sei die erste Eingangsphysik ein 24 V-DC-Geber und die zweite Eingangsphysik ein Namur- Geber nach DIN 19234. Der erste Komparator 1 für das 24 V- Signal vergleicht das Eingangssignal 9 mit einer Schalt- schwelle für den 24 V-Eingang, die dem Komparator 1 an dessen Eingang 16 als erster Schwellwert vorgebbar ist. Der Kompara- tor 2 für das Namur-Signal vergleicht das Eingangssignal 9 mit einer Schaltschwelle für den Namur-Eingang, die dem Kom- parator 2 an dessen Eingang 18 als zweiter Schwellwert zu- führbar ist.

Das Eingangssignal 9 fließt über in FIG 1 nicht dargestellte Eingangswiderstände für den 24 V-Eingang und den Shunt-Wider- stand 7, da der Eingangswiderstand für Namur-Eingänge gerin- ger als für 24 V-Eingänge ist. Der Namur-Komparator 2 ist er- forderlich, da die Schaltschwellen eines Namur-Einganges an- ders als bei einem 24 V-Eingang liegen. Dem Shunt-Widerstand 7 wird das Umschaltsignal 10 zugeführt, welches durch eine nur in FIG 2 dargestellte Schaltung 8 eine Potentialtrennung, Signalverstärkung und Signalinvertierung erfährt. Das poten- tialgetrennte Umschaltsignal ist in FIG 2 mit 10.1 bezeich- net.

Der Multiplexer 5 schaltet in Abhängigkeit vom Umschaltsignal 10 entweder das Ausgangssignal des ersten Komparators 1 für das 24 V-Signal oder des zweiten Komparators 2 für das Namur- Signal auf das Ausgangssignal 12 des Multiplexers 5. Selbst- verständlich können an den Multiplexer 5 noch weitere Eingän- ge angeschlossen werden.

Die Überspannungserkennungsschaltung 3 dient zum Erkennen von Überspannungen (Kurzschluß) beim Namur-Signal. Der Komparator der Überspannungserkennungsschaltung 3 vergleicht das Ein- gangssignal 9 mit einer der Überspannungserkennungsschaltung 3 über dessen Eingang 17 vorgebbaren Referenzspannung und gibt bei Überspannung ein Signal aus, das von nur in FIG 2 dargestellten Auswertelogik 6 auswertbar ist.

Die Unterspannungserkennungsschaltung 4 dient zur Erkennung von Unterspannungen (Drahtbruch beim Namur-Signal). Der Kom- parator der Unterspannungserkennungsschaltung 4 vergleicht das Eingangssignal mit einer der Unterspannungserkennungs- schaltung 4 über dessen Eingang 19 vorgebbaren Referenzspan- nung und gibt bei Unterspannung ein mittels der nur in FIG 2 dargestellten Auswertelogik 6 auswertbares Signal aus.

Die Auswertelogik 6 bewirkt die Potentialtrennung und Verode- rung des von der Überspannungserkennungsschaltung 3 und der Unterspannungserkennungsschaltung 4 ausgegebenen Signals. Das Ausgangssignal 11 der Auswertelogik 6 kann von einem dafür vorgesehenen, in den Figuren nicht dargestellten ASIC, Mikro- controller oder Mikroprozessor weiterverarbeitet werden.

Ein nicht dargestellter Referenzspannungsgenerator dient zur Erzeugung der Referenzspannungen für die Komparatoren 1,2, 3,4 und gibt an seinen Ausgängen, die den jeweiligen Eingän- gen 16,17,18 bzw. 19 der Komparatoren 1,2,3 bzw. 4 zu- führbaren Referenzspannungen aus.

Das vom Multiplexer 5 ausgegebene Ausgangssignal 12 wird ge- mäß dem Ausführungsbeispiel der nur in FIG 2 dargestellten Potentialtrennungsschaltung 13 zugeleitet. Für den Fall wei- terer Eingänge sind die zu der Potentialtrennungsschaltung 13 analog aufgebauten Schaltungen 13.1,13.2 und 13.3 vorgese- hen, die jeweils über vom Multiplexer 5 ausgebbares Signal 12.1,12.2 bzw. 12.3 ansteuerbar sind. Mit der Potentialtren- nungsschaltung 13 wird eine Potentialtrennung über Optokopp- ler erreicht, ferner wird durch ein RC-Glied die Eingangsver- zögerung der beiden Eingangsphysiken (24 V bzw. Namur) einge- stellt und durch einen nachfolgenden Schmitt-Trigger Baustein ein Ausgangssignal 20 mit steilen Flanken erzeugt, das den Zustand des Eingangssignals 9 widerspiegelt. Dieses Ausgangs- signal 20 kann von einem ASIC, Mikrocontroller oder Mikropro- zessor weiterverarbeitet werden.