Campo de la invención

La presente invención pertenece al área eléctrica, específicamente a sistemas de sincronización en tiempo real para convertidores de potencia interconectados a la red eléctrica.

Antecedentes de la invención

La presente invención se refiere a un sistema de sincronización para convertidores de potencia interconectados a la red eléctrica cuyo funcionamiento está basado en un oscilador no lineal que se comporta como un oscilador de ciclo límite. Generalmente, en cada convertidor de potencia conectado a la red, como lo son los filtros activos de potencia, los sistemas de generación de potencia distribuida (DPGSs), compensadores estáticos de potencia reactiva (VAR), y suministros de energía ininterrumpida (UPSs), se requiere un sistema que registre la fase y la frecuencia para proporcionar una señal de referencia para sincronizarlo con el voltaje de la red eléctrica. En algunas aplicaciones, como lo son los sistemas de generación de potencia distribuida (DPGSs), es crítico un sistema de sincronización con un alto grado de inmunidad ante la presencia de armónicos, desbalances, y perturbaciones en la red eléctrica.

En las redes eléctricas de voltaje, las ondas tienen forma senoidal y balanceada bajo condiciones de operación óptimas, sin embargo, son susceptibles a distorsiones y desbalances como consecuencia del efecto de las cargas no lineales o bien, a fallas en la red eléctrica; por esta razón, los equipos conectados a la red deben ser adecuadamente sincronizados con las variables de la red de tal modo que se pueda mantener una conexión confiable, eficaz y segura aún en condiciones no óptimas de operación. La información proporcionada por un sistema de monitoreo en la red eléctrica es generalmente empleada para supervisar sus condiciones de operación, diagnosticar fallas, calcular flujos de potencia y traducir las variables de estado de voltajes y corrientes en marcos de referencia síncronos para la correcta sincronización de convertidores de potencia que operan bajo condiciones genéricas de la red eléctrica.

Uno de los aspectos más importantes a considerar en los sistemas de generación de potencia distribuida (DPGSs) es la generación y presencia de armónicos en la red eléctrica. De acuerdo a lo que describe el estado de la técnica, se han propuesto diferentes soluciones para mitigar este problema, tal como la compensación de armónicos empleando controladores Pl (Proporcional-lntegral), controladores no-lineales o controladores PR (Proporcional-Resonante). También se han propuesto estrategias de control para corregir fallas de la red eléctrica, como la estrategia de control del factor de potencia unitario, la estrategia de control de secuencia positiva, la estrategia de control de potencia activa constante o la estrategia de control de potencia reactiva constante. Asimismo, existen diferentes métodos de sincronización; los cuales juegan un rol importante para los DPGSs. Estos métodos de sincronización entregan una referencia del voltaje de la red, el cual es empleado para sincronizar las variables de control, por ejemplo, la corriente de los DPGSs con el voltaje de la red eléctrica. Existen diferentes métodos para extraer el ángulo de fase del voltaje de la red eléctrica, sin embargo estos métodos introducen un retardo en la señal que se está procesando; lo cual es inaceptable y supone un reto para el diseño de sistemas adecuados para este propósito.

Una técnica que ha cobrado auge es la técnica Phase-Locked Loop (PLL); hoy en día, la técnica PLL es el método más recurrido para extraer el ángulo de fase del voltaje de la red. La tecnología de PLL se ha empleado durante muchos años en diferentes áreas como lo son las comunicaciones, sistemas militares y aeroespaciales, para sincronizar un oscilador local con alguna señal externa reconocible. Es así que los equipos conectados a la red usan de manera convencional un PLL para sincronizar su sistema de control interno con la red. En sistemas trifásicos, los sistemas PLL basados en un marco de referencia síncrono (SRF-PLL) se han convertido en una técnica convencional de sincronización. Sin embargo, la respuesta de los SRF-PLL es deficiente cuando el voltaje de la red está desbalanceado.

En 1993 (Murali, K., & Lakshmanan, M. (1993). Transmission of signáis by synchronization in a chaotic Van der Pol-Duffing oscillator. Physical Review E, R1624- R1626), ya se había establecido que era posible la transmisión de señales analógicas mediante la sincronización de un oscilador caótico de ciclo límite del tipo van der pol- duffing, que se emplean en la transmisión de señales en comunicación; en este documento se establece que es clara la robustez de una sincronización del caos, de tal manera que este principio podría ser aprovechado en la transmisión de señales para telecomunicaciones.

En 2004 (Moukam Kakmeni, F., Bowong, S., Tchawoua, C, & Kaptouom, E. Chaos control and synchronization of a φ ₆ van der Pol oscillator. Physics Letters A, 305-323), se describió un método de sincronización para un oscilador de ciclo límite del tipo Van der Pol; dicho sistema demostró ser adaptable y poseer una buena robustez ante la presencia de armónicos, no obstante, el oscilador de Van der Pol presenta deformaciones en las trayectorias de sus estados, las cuales están en función de un parámetro inmerso en el sistema, es decir, la naturaleza de sus trayectorias no son senoidales puras.

En el 2006 (Teodorescu, R., & Rodríguez, P. Patente n ^e US 20100213925 A1 . USA), propuso un método de monitoreo para redes, que es funcional para sistemas de una fase o tres fases. El sistema propuesto comprende de un oscilador armónico (SOGI) interconectado con un módulo FLL. El SOGI filtra los armónicos que pueda haber en la red eléctrica y el FLL sincroniza la señal generada por el SOGI en frecuencia y fase con la red eléctrica. En el caso trifásico, el sistema consta de dos partes fundamentales, la unidad de detección de armónicos, y un bloque de Frequency-Locked Loop (FLL); más detalladamente, dicho sistema de monitoreo en tiempo real se compone de un generador de onda en cuadratura (QSG) y un bloque FLL que responde a las variaciones de la frecuencia en las señales monitoreadas para modificar la frecuencia sintonizada del QSG, además de un estimador de secuencias positiva y negativa.

Además en 2006 (Fotsin, H., & Bowong, S. (2006). Adaptive control and synchronization of chaotic systems consisting of Van der Pol oscillators coupled to linear oscillators. Chaos, Solitons and Fractals, 822-835), se propuso un método para control y sincronización de osciladores acoplados de segundo orden que presentan una conducta caótica, demostrando que se pueden desarrollar sistemas de control adaptables para sincronizar las respuestas de un oscilador caótico sin necesidad de conocer las condiciones iniciales del sistema; de esta manera se plantea que es posible el control y la sincronización de un circuito eléctrico mediante un oscilador de ciclo límite acoplado a un oscilador lineal, sin necesitar los parámetros iniciales del sistema, ya que el sistema alcanza el equilibrio mediante el control adaptable; la aplicación de estos métodos de sincronización está enfocado en los sistemas de comunicación segura.

Recientemente, en 2014, (Vázquez, S., Sánchez, J., Reyes, M., León, J., & Carrasco, J. Adaptive Vectorial Filter for Grid Synchronization of Power Converters Under Unbalanced and/or Distorted Grid Conditions. IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, 1355-1367), se propuso un sistema de sincronización de convertidores de corriente que operan bajo condiciones desbalanceadas o distorsionadas; el método que se presenta en este documento está basado en una serie de múltiples filtros vectoriales adaptables, los cuales se apoyan en un bloque FLL para que el método sea de frecuencia adaptable; la implementación de un bloque FLL tiene la ventaja de estimar la frecuencia del voltaje de entrada, proporcionando una señal que no se ve afectada por cambios repentinos, lo cual demuestra que es más conveniente el uso de bloques FLL. Este sistema comprende un bloque con múltiples filtros vectoriales adaptables (MAVF) y un bloque FLL, sin embargo, a diferencia de la presente invención que incorpora un oscilador de ciclo límite, el sistema es susceptible ante variaciones de amplitud de la referencia dentro del rango de operación normal de la red eléctrica permitido por el estándar IEEE 929, esto quiere decir que la amplitud de sus señales sincronizadas no es constante dentro de 88%≤V≤110%.

Independientemente de la técnica empleada en el sistema de monitoreo, la amplitud, la frecuencia, y la fase de las variables monitoreadas deben ser obtenidas de una manera rápida y adecuada. Además, cuando el monitoreo del sistema es aplicado a redes multifásicas, preferiblemente trifásicas, las componentes de la secuencia deben ser detectados de manera rápida y precisa, aún cuando el voltaje de la red este distorsionado y desbalanceado. Es importante remarcar que un monitoreo en tiempo real del sistema debe estar basado en un algoritmo simple, de baja carga computacional y que pueda ser procesada en cada periodo.

En resumen, el estado de la técnica ha descrito sistemas de monitoreo de la red convencionales basados por lo general en el uso de un PLL. Esto significa que el sistema de sincronización estima el ángulo de fase, ya sea del voltaje en sistemas monofásicos, o del vector de voltajes en sistemas trifásicos. De cualquier modo, el ángulo de fase es una variable muy inestable bajo condiciones de falla de la red; adicionalmente, las funciones trigonométricas son siempre necesarias para el ángulo de fase, lo cual incrementa la carga computacional del algoritmo de monitoreo provocando que el análisis del sistema sea mas complejo.

La presente invención, a diferencia del estado de la técnica, describe que la frecuencia de la red es la variable a monitorear en el sistema (FLL) lo cual da un algoritmo de monitoreo muy robusto debido a que la frecuencia de la red es mucho mas estable que la fase de la red, aún en condiciones de falla.

Breve descripción de la invención La presente invención es un sistema de sincronización en tiempo real para convertidores de potencia, que comprende al menos dos bloques operativos, siendo uno de ellos un oscilador de ciclo límite (LCO) (1 ) operablemente unido a un bloque de Lazo de Amarre en Frecuencia (Frequency-locked loop) (FLL) (2), por medio de una señal de retroalimentación que comprende información de la frecuencia y fase de una señal de entrada. En la Figura 1 se muestra un diagrama de bloques del sistema de sincronización de ésta invención, cuando es aplicado a un sistema monofásico. El LCO es un bloque funcional a cargo de generar una señal senoidal pura con una frecuencia específica. El LCO puede entenderse como la implementacion de un filtro, no obstante, no es adaptable a la frecuencia por si mismo. Por lo tanto, el monitoreo del sistema en esta invención usa un bucle de frecuencia FLL para mantener el LCO ajustado a la frecuencia y fase de la señal de entrada. Una característica importante de la invención es que las trayectorias de los estados del ciclo límite (LCO) que se está proponiendo, son senoidales puras, lo cual conlleva a crear referencias libres de armónicos y disturbios de la red eléctrica, tales como variaciones de amplitud, frecuencia y fase dentro del rango de operación normal de la red eléctrica determinado por el estándar IEEE 929.

Breve descripción de las Figuras

Figura 1 . Diagrama de bloques del sistema de sincronización LCO-FLL de la presente invención.

Figura 2. (a) Dirección del campo vectorial del ciclo límite en su representación en coordenadas polares en dos superficies (menor y mayor que r=A). (b) Dirección del campo vectorial del ciclo límite en su representación en coordenadas cartesianas, (c) Retrato fase del ciclo límite, (d) Trayectorias en el tiempo de las soluciones del ciclo límite.

Figura 3. Diagrama de bloques del LCO-FLL trifásico de la presente invención, con la detección de secuencia de las componentes.

Figura 4. Diagrama de bloques del sistema de sincronización SOGI-FLL del estado de la técnica.

Figura 5. Comportamiento del transitorio, (a) Ch1 . Referencia, Ch3: LCO-FLL, Ch4: SOGI-FLL (1 V/div-10 ms/div). (b) Error de voltaje: Ch1 -Ch3 (2 V/div-10 ms/div). (c) Error de voltaje: Ch1 -Ch4 (2 V/div-10 ms/div).

Figura 6. Respuesta experimental del LCO-FLL y SOGI-FLL bajo cambios de frecuencia, (a) 45 Hz a 65 Hz, Ch2: Frecuencia de referencia, Ch3: Frecuencia de la señal del LCO- FLL, Ch4: Frecuencia de la señal del SOGI-FLL (500 mV/div-40 ms/div). (b) 65 Hz a 45 Hz, Ch2: Frecuencia de referencia, Ch3: Frecuencia de la señal del LCO-FLL, Ch4: Frecuencia de la señal del SOGI-FLL (500 mV/div-40 ms/div).

Figura 7. Respuesta experimental del LCO-FLL y el SOGI-FLL bajo señales distorsionadas, (a) Tabla de porcentaje de armónicos de la referencia de entrada, SOGI- FLL y LCO-FLL. (b) Ch1 : Referencia (1 V/div-4 ms/div), Ch3. LCO-FLL (500 mV/div-4 ms/div), Ch4: SOGI-FLL (500 mV/div-4 ms/div).

Figura 8. Respuesta experimental del LCO-FLL y del SOGI-FLL ante variaciones de amplitud de la referencia dentro de 88%≤V≤1 10%. (a) Ch1 : Referencia (2 V/div-40 ms/div), Ch3: LCO-FLL, Ch4: SOGI-FLL (1 V/div-40 ms/div). (b) Valores RMS, Ch 1 : Referencia, Ch3: LCO-FLL, Ch4: SOGI-FLL (500 mV/div-400 ms/div).

Figura 9. Respuesta experimental del LCO-FLL trifásico, bajo distorsiones de voltaje y cambio de secuencia, (a) Referencia trifásica, Ch 1 : v _a , Ch2: v _b , Ch3: v _c . (b) Secuencia positiva, Ch 1 : v _a +, Ch2: v _b +, Ch3: v _c +. (c) Secuencia negativa, Ch 1 : v _a -, Ch2: v _b -, Ch3: v _c -.

Respuesta experimental de LCO-FLL trifásico bajo condiciones de voltaje distorsionado.

(d) Referencia trifásica, Ch 1 : v _a , Ch2: v _b , Ch3: v _c , (e) Secuencia positiva, Ch 1 : v _a +, Ch2: v _b +, Ch3: v _c +. (f) Secuencia negativa, Ch 1 : v _a -, Ch2: v _b -, Ch3: v _c -. Respuesta experimental del LCO-FLL trifásico, bajo una referencia desbalanceada y voltaje distorsionado, con una secuencia negativa, (g) Referencia trifásica, Ch 1 : v _a , Ch2: v _b , Ch3: v _c , (h) Secuencia positiva, Ch1 : v _a +, Ch2: v _b +, Ch3: v _c +. (i) Secuencia negativa, Ch1 : v _a -,

Ch2: v _b -, Ch3: v _c - (1 V/div-1 0 ms/div). Figura 1 0. Esquema de señales de los voltajes de la red eléctrica v _abc .

Figura 1 1 . Esquema de corriente trifásica inyectada a la red eléctrica ¡abe- Figura 1 2. Esquema de inyección de potencia activa, (a) Gráfica de corriente y voltaje sincronizado, (b) Contenido armónico de corriente inyectable.

Descripción detallada de la invención

La presente invención está relacionada con sistemas de monitoreo en tiempo real de las variables de una red monofásica o trifásica, como lo son voltaje y corriente. El monitoreo y la caracterización del voltaje de una red y sus parámetros actuales es una tarea de vital importancia en la mayoría de los equipos eléctricos relacionados a sistemas de potencia interconectados a la red eléctrica.

El sistema de sincronización en tiempo real para convertidores de potencia de la presente invención, comprende al menos dos bloques, siendo ellos un bloque de un oscilador de ciclo límite (LCO) operablemente unido a un bloque de Lazo de Amarre en Frecuencia (Frequency-locked loop) (FLL) por medio de una señal de retroalimentación que comprende información de la frecuencia y fase de una señal de entrada, lo cual convierte al sistema en un sistema de frecuencia adaptable. En la Figura 1 se muestra un diagrama esquemático de la invención: el dispositivo consta de dos bloques operacionales: un oscilador de ciclo límite (LCO) (2), y un bloque de Lazo de Amarre en Frecuencia (Frequency-locked loop) (FLL) (1 ).

El LCO es un oscilador no lineal que genera dos señales: la señal sincronizada a la red eléctrica y la señal en cuadratura, las cuales, presentan una fuerte atracción hacia un ciclo límite con trayectorias senoidales, lo cual conlleva a crear referencias libres de armónicos y disturbios de la red eléctrica. El oscilador de ciclo límite LCO tiene la característica de que es un oscilador senoidal autosostenido que se puede representar por el siguiente sistema de ecuaciones diferenciales en coordenadas polares:

Dónde r es el radio de oscilación, ω es la frecuencia angular y A es la amplitud pico de r. La ecuación (1 ) tiene tres puntos de equilibrio, uno de ellos es inestable en r=0, y los otros dos son estables en r=+/- A, no obstante, se asume que r>0 en todo momento. En la Figura 2(a) se puede observar que todo el campo vectorial apunta en dirección a r=A, y las soluciones tienden a r=A con una velocidad de -o. Esto quiere decir que las trayectorias del sistema (1 )-(2) siempre son atraídas a un ciclo límite con radio de oscilación r=A.

El sistema (1 )-(2) en coordenadas cartesianas es descrito de la siguiente forma:

^: [* _! + x ₂ ^~ -^ ( ^χ ι + *Ι)] ω (3)

*2 = [-* _! + x ₂ - + xf )] ω (4) Donde xi y x ₂ son la señal en cuadratura y la señal de referencia, respectivamente. El comportamiento atractivo al ciclo límite del campo vectorial del sistema (3)-(4) se puede observar en la Figura 2(b). Esta demostrado por el teorema de Poincaré-Bendixson, que el sistema (3)-(4) es una órbita cerrada y puede ser llamado oscilador de ciclo límite (LCO), como se puede apreciar en la Figura 2(c) donde todo el campo vectorial apunta hacia el ciclo límite sin importar las condiciones iniciales del sistema. Debido a la construcción del sistema (3)-(4), las soluciones para sus trayectorias xi y x ₂ son:

x ₂ = A sin íüí (6)

Las cuales se observan en la Figura 2(d) como trayectorias de x1 y x2 en una gráfica temporal. En el caso de un oscilador armónico, existe un continuo de órbitas cerradas, mientras que en (3)-(4) hay solo una órbita cerrada aislada. Esta característica hace que (3)-(4) sea estructuralmente estable y robusto frente a perturbaciones en una red eléctrica altamente contaminada. Otra característica importante de (3)-(4) es su robustez a condiciones iniciales, es decir, el sistema (3)-(4) garantiza un transitorio suave desde cualquier condición inicial hasta el ciclo límite, como se observa en la Figura 2(c). Por lo tanto, de acuerdo al sistema de la presente invención, el LCO genera una señal senoidal sincronizada a la señal de entrada creando referencias libres de armónicos y disturbios de la red eléctrica.

Los sistemas convencionales de monitoreo usan PLL para la sincronización de la red. Convencionalmente la etapa de entrada de un PLL es un detector de fase por medio del cual la fase de la señal de entrada es comparada con la fase detectada con el PLL. El ángulo de fase es una variable muy inestable durante condiciones de falla de la red, y los monitoreos convencionales basados en PLL generan errores de fase durante condiciones de falla de la red.

El Frequency-Locked Loop (FLL) utilizado en la presente invención, es una herramienta efectiva para adaptar el centro de la frecuencia, debido a que recolecta información sobre el error en la estimación de la frecuencia. En los sistemas convencionales basados en PLL, el ángulo de fase del voltaje de la red es la principal variable adaptable en el algoritmo de detección. En el sistema de sincronización en tiempo real para convertidores de potencia basados en LCO-FLL de la presente invención, las variables adaptables fundamentales no son el ángulo de fase del voltaje, sino la frecuencia de la red, lo cual le confiere una gran estabilidad al sistema de detección.

La interconexión entre el LCO y el FLL está diseñada de tal manera que las características de ambos sistemas se mantengan. Por lo tanto, el oscilador de ciclo límite (LCO) se encuentra operablemente unido a un bloque de Lazo de Amarre en Frecuencia (Frequency-locked loop) (FLL) por medio de una señal de retroalimentación que comprende información de la frecuencia y fase de una señal de entrada. Esto es logrado, haciendo adaptivo solamente la frecuencia e indirectamente la fase del sistema (3)-(4) . La interconexión LCO-FLL se presenta a continuación:

x ₂ =

Donde y, k son ganancias positivas, ω = x ₃ + w _w es la frecuencia angular con w _w constante y ε _ν = v - x ₂ es la señal de error de voltaje entre la referencia v y la señal x ₂ . El sistema (8) es el FLL que se compone por el producto de la señal en cuadratura x ₁ y el error de voltaje ε _ν .

Si la referencia v (señal de entrada) es escogida como una señal senoidal:

v = A sin Q _re j (9)

La cual obedece a la siguiente dinámica: e _ref = -ω _τβί (1 0) Con 0 _ref como la fase de la referencia y ¿o _re como la frecuencia angular de la referencia. Se puede demostrar que el error ε _ν se desvanece a medida que el sistema (7)-(8) se acerca a la frecuencia y fase de oscilación de la referencia (9). De esta forma el sistema (7)-(8) tiene el comportamiento del ciclo límite (3)-(4) oscilando a la frecuencia y fase de la referencia (9), es decir, la señal de entrada.

El sistema interconectado LCO-FLL es mostrado en diagrama de bloques en la Figura 1 , donde se pueden observar dos salidas principales del sistema (7)-(8) : la señal en cuadratura qv' = x ₁ y la señal v' = x ₂ , la cual está sincronizada con la señal de entrada, referencia v. Nótese que la amplitud pico A es una constante, lo cual hace al sistema LCO-FLL robusto ante variaciones de amplitud. Esta robustez ante cambios de amplitud cumple con el estándar IEEE 929, es decir, la amplitud de las señales sincronizadas del LCO-FLL se mantienen constantes frente a una señal de entrada con variaciones de amplitud dentro del rango de operación normal de la red eléctrica (88%≤V≤110%). El sistema de sincronización LCO-FLL en tiempo real para convertidores de potencia, puede ser usado para señales trifásicas, en donde la sincronización de componentes de secuencia positiva y negativa es logrado a partir de un módulo LCO-FLL trifásico que comprende al menos dos módulos monofásicos como los descritos en la Figura 1 . Este módulo LCO-FLL trifásico es mostrado en la Figura 3, el cual consta de un módulo de transformación de Clarke Τ _αβ que es multiplicado por el vector trifásico de entrada v _abc . Las señales y β son procesadas por dos módulos LCO-FLL. Después, las señales sincronizadas y las señales en cuadratura de los dos módulos LCO-FLL son multiplicadas por dos matrices de secuencia positiva T ⁺ y negativa T ^~ , las cuales son multiplicadas por dos transformaciones inversas de Clarke. De esta manera se obtienen las componentes de secuencia positiva o negativa sincronizadas con la red eléctrica en su versión trifásica:

(1 1 ) v _a - _bc = (12)

Donde

q 0

[LCO - FLL] -- q = e (17)

0 1

0 q Para tener un punto de comparación acerca del comportamiento del LCO-FLL, se comparó con un sistema de sincronización SOGI-FLL (Figura 4).

Ambos sistemas, LCO-FLL y SOGI-FLL se implementaron en una tarjeta de desarrollo de National Instruments basada en un FPGA Xilinx Spartan-6 LX45 a 2.5 MHz. La señal de entrada distorsionada, en los casos monofásico y trifásico, fueron generados por una fuente programable. Las señales de salida experimentales de ambos sistemas fueron tomados directamente del Convertidor Analógico Digital (DAC) de la tarjeta de control.

El sistema de sincronización en tiempo real para convertidores de potencia puede ser aplicable en un método para sincronizar la corriente generada por cualquier medio productor de energía, por ejemplo, pero no limitado a: sistemas de inyección de corriente a la red eléctrica, sistemas de interconexión, sistemas de generación de potencia distribuida, tales como, pero no limitado a sistemas de cogeneración y trigeneración de energía, sistemas de energías renovables, tales como sistemas fotovoltaicos y sistemas de energía eólica.

El método para sincronizar corriente eléctrica comprende acoplar el sistema generación de energía con la red eléctrica, mediante un punto de acomplamiento en donde se implementan sensores de corriente y voltaje que producen la señal de entrada para el sistema de sincronización en tiempo real para convertidores de potencia de la presente invención. De esta forma, la corriente eléctrica generada por cualquier medio productor de energía, como los enunciados anteriormente, es sincronizada con la red eléctrica mediante señales de referencia que están en fase y frecuencia a las señales de voltaje de la red eléctrica para poder inyectar potencia activa a la red eléctrica.

En dicho punto de acomplamiento es necesaria la presencia de un inversor monofásico o trifásico, el cual procesará la energía generada por el medio productor de energía y a su vez retroalimentará al sistema de sincronización de la presente invención con señales de estado de voltaje y corriente a fin de sincronizar estas señales con las señales de voltaje de la red eléctrica.

Así, el sistema de sincronización en tiempo real para convertidores de potencia de la presente invención es útil para inyectar corriente eléctrica en sistemas monofásicos y trifásicos a la red eléctrica.

EJEMPLOS Ejemplo 1

Se realizó una prueba para ver la trayectoria del transitorio de ambos sistemas. La tabla I muestra las condiciones iniciales y los parámetros del LCO-FLL y el SOGI-FLL, que son los mismos para ambos sistemas. El valor de frecuencia de la referencia se estableció a 60 Hz.

Tabla I. Parámetros de programación de LCO-FLL y SOGI-FLL

La prueba con los parámetros de la Tabla I es mostrada en la Figura 5(a), en la cual, se muestran las trayectorias de la referencia (Ch1 ), LCO-FLL (Ch3), y el SOGI-FLL (Ch4). En la Figura 5(b) se muestra el error de voltaje entre la referencia y el LCO-FLL; Aquí se puede ver que el tiempo del transitorio para sincronizarlo con la referencia dura aproximadamente ~9ms, además de que el error es monótonamente decreciente. Por otra parte, en la Figura 5(c), se muestra un sobretiro en el error de voltaje entre la referencia y el SOGI-FLL antes de que el error empiece a decrecer, lo cual es una transición no deseada.

Ejemplo 2 Esta prueba se realiza para comparar el transitorio de la señal de frecuencia para ambos sistemas: LCO-FLL y SOGI-FLL, al variar la frecuencia de la referencia. La prueba se realizó de la siguiente manera: La frecuencia de la señal de referencia de entrada (9) cambia de 45 Hz a 65 Hz (Figura 6(a)), y de 65 Hz a 45 Hz (Figura 6(b)). Como se puede apreciar en la Figura 6, las características y las ventajas del FLL se preservan después de la interconexión con el LCO, ya que la adaptabilidad y el comportamiento dinámico del transitorio del LCO-FLL son similares a la del SOGI-FLL debido a que usan el mismo sistema de adaptación de frecuencia.

Ejemplo 3 Esta prueba se realiza para observar el desempeño de ambos sistemas frente a una referencia altamente contaminada. Una referencia de entrada altamente contaminada se generó con los armónicos 2 ^o , 3 ^o , 5 ^o , y 9 ^o , con el porcentaje indicado en la Figura 7(a). La distorsión armónica total (THD) del voltaje de entrada es de 20%. El comportamiento de ambos sistemas, LCO-FLL y SOGI-FLL puede apreciarse en la Figura 7(b). Ambos métodos tienen buenas características filtrantes, sin embargo el LCO-FLL tiene un mejor rendimiento que el SOGI-FLL en cuanto a la reducción de las perturbaciones armónicas, como se puede apreciar en la Figura 7(a). Además de que el THD para el LCO-FLL es de 5.5%, lo cual es mejor que el THD del SOGI-FLL que fue de 7.2%.

Ejemplo 4

En esta prueba se observa la robustez de la presente invención ante variaciones de amplitud en la referencia dentro del rango de operación normal de una red eléctrica definido en el standard IEEE 929 (88%≤V≤1 10%). Además, el desempeño de la presente invención es comparado con el SOGI-FLL.

En la Figura 8(a) se puede observar que el SOGI-FLL sigue las variaciones de amplitud de la referencia, no obstante, el LCO-FLL mantiene su amplitud de oscilación constante. En la Figura 8(b) se muestran los valores RMS de la referencia, LCO-FLL y SOGI-FLL. Es evidente que la amplitud del SOGI-FLL cambia conforme cambia la amplitud de la referencia, no obstante, la amplitud del LCO-FLL se mantiene constante ante estos cambios de amplitud en la referencia, lo cual es importante si la salida del LCO-FLL es usada como referencia para un controlador. Ejemplo 5

Evaluación experimental del sistema LCO-FLL trifásico

La estructura trifásica de la Figura 3 es evaluada frente a cambios de secuencia positiva a negativa. Los parámetros para los dos módulos LCO-FLL son los mismos que en la tabla I. En la Figura 9(a) se muestran los dos escenarios definidos en la tabla II:

Tabla II

Escenarios para el voltaje de entrada de la red para la Figura 9(a)

Fallo de red previo Fallo de red

V _a = 1 Z 120° pu V _a = 1 Z 120° pu V _b = l Z 0° pu V„ = 1 Z - 120° pu

V _c = 1 - 120° pu V _c = l Z 0° pu

Componentes sin armónicos Componentes con armónicos con un THD=38.05%

Al lado izquierdo de la Figura 9(a) es el escenario previo al fallo de la red, el cual es una referencia trifásica balanceada con secuencia positiva. El segundo escenario es el fallo en la red que se muestra al lado derecho de la Figura 9(a), el cual es una referencia trifásica contaminada y con secuencia negativa.

Las Figuras 9 (b) y (c) muestran las secuencias positiva y negativa de las salidas de la estructura de la Figura 3, respectivamente. El sistema detecta la secuencia positiva en el escenario previo al fallo de red, ya que el sistema esta balanceado, como se puede observar en la mitad izquierda de la Figura 9(b). En la mitad derecha de las Figuras 9 (b) y (c) se puede observar la ausencia de secuencia positiva y la detección de secuencia negativa, respectivamente, debido al escenario de falla de la red. Las características filtrantes se pueden observar en el lado derecho de la Figura 9(c) con un THD de 7.59% para cada fase. Nótese que el sistema detecta la transición entre los dos escenarios en menos de medio ciclo del voltaje de la red, a pesar del voltaje distorsionado de la red en la entrada.

Ejemplo 6

La estructura trifásica de la Figura 3 es evaluada frente a una referencia trifásica contaminada sin cambios de secuencia en sus componentes. La Figura 9(d) muestra dos escenarios definidos en la tabla III:

Al lado izquierdo de la Figura 9(d) es el escenario previo al fallo de la red, el cual es una referencia trifásica balanceada con secuencia negativa. El segundo escenario es el fallo en la red que se muestra al lado derecho de la Figura 9(d), el cual es una referencia trifásica contaminada y con la misma secuencia negativa.

Las Figuras 9 (e) y (f) muestran las secuencias positiva y negativa de las salidas de la estructura de la Figura 3, respectivamente. A pesar del voltaje distorsionado de entrada, el sistema detecta efectivamente la secuencia negativa y reduce el THD a 7.59%.

Ejemplo 7

La estructura trifásica de la Figura 3 es evaluada frente a una referencia trifásica contaminada y desbalanceada sin cambios de secuencia en sus componentes. La Figura 9(g) muestra los escenarios definidos en la tabla IV:

Al lado izquierdo de la Figura 9(g) es el escenario previo al fallo de la red, el cual es una referencia trifásica balanceada con secuencia negativa. El segundo escenario es el fallo en la red que se muestra al lado derecho de la Figura 9(g), el cual es una referencia trifásica contaminada y desbalanceada y con la misma secuencia negativa.

Las Figuras 9 (h) e (i) muestran la secuencia positiva y negativa de las salidas de la Figura 3, respectivamente. El sistema detecta la secuencia negativa en el escenario previo de la falla de red, como se puede ver en la mitad izquierda de la Figura 9(i). En la mitad derecha de la Figura 9 (h) e (i) se puede observar un incremento de la secuencia positiva y la reducción de la secuencia negativa, respectivamente, debido a la falla de la red. El sistema detecta un desbalance en menos de medio ciclo de voltaje, a pesar de la señal de entrada distorsionada.

Ejemplo 8

Método y Sistema de inyección de energía eléctrica usando el sincronizador LCO-FLL trifásico. En este ejemplo se describe un sistema de cogeneración de energía eléctrica a partir de un panel fotovoltaico. En este caso la fuente de energía es solar, la cual, mediante un panel fotovoltaico es transformada a energía eléctrica. Esta energía eléctrica es procesada mediante un convertidor elevador, el cual, acondiciona a un nivel adecuado el voltaje de entrada al inversor trifásico. El sincronizador trifásico LCO-FLL de la presente invención procesa las señales de voltajes trifásicos de la red eléctrica para obtener referencias libres de perturbaciones y armónicos, además de que detecta las secuencias de las componentes v _a , v _b y v _c . Esta información es enviada al control de corriente, el cual, controla el inversor trifásico para inyectar corriente trifásica sincronizada con las señales de voltaje trifásicos de la red eléctrica. De esta forma se asegura inyectar potencia activa a la red eléctrica.

En la Figura 10 se observan las señales de voltajes trifásicos de la red eléctrica registrados por los sensores de voltaje. Estos resultados sirven como base para procesar las señales y crear referencias de corriente sincronizadas, tal y como se aprecia en la Figura 1 1 , en donde las corrientes trifásicas registradas por los sensores, las cuales están en frecuencia y fase con las señales de voltaje trifásicas, aseguran una inyección de potencia activa a la red eléctrica de 250W.

Ejemplo 9

Método y sistema de inyección de energía eléctrica utilizando el sincronizador LCO-FLL monofásico.

En este ejemplo se describe un sistema de cogeneración de energía eléctrica a partir de un panel fotovoltaico. El sistema consta de un inversor fotovoltaico, del cual se extrae la máxima potencia obtenida por un arreglo de celdas fotovoltaicas. Esta potencia es procesada e inyectada a la red eléctrica en forma de potencia activa. Además de inyectar potencia activa a la red eléctrica, puede compensar la potencia reactiva y eliminar armónicos de corriente generados por cargas no lineales, reduciendo la contaminación de armónicos de la red eléctrica y aumentando el factor de potencia. El sincronizador de la presente invención es usado para generar una referencia del voltaje monofásico de la red eléctrica y poder inyectar potencia activa de forma confiable, eficaz y segura.

En la Figura 12(a) se muestran los resultados correspondientes a inyección de potencia activa. La potencia en el panel es de 100 W. En la parte superior se observa la corriente inyectada por el sistema y en la parte inferior la tensión de la red monofásica. En la figura 12(b), se muestra el contenido armónico de la corriente eléctrica inyectada que tiene un THD del 7.0%, lo cual está dentro de los rangos permitidos por los estándares internacionales.