HUMPERT, Axel (Strassburger Strasse 42, Reinau, 77866, DE)
FRÜHAUF, Dietmar (Friedrichstrasse 2b, Lörrach, 79541, DE)
GIRARDEY, Romuald (17 rue de Port, Huningue, Huningue, F-68330, FR)
BECKER, Jürgen (Lilienstrasse 1a, Jockgrim, 76151, DE)
PAULSSON, Katarina (Hirschstrasse 16, Karlsruhe, 76133, DE)
HÜBNER, Michael (Kniebisstrasse 34, Karlsruhe, 76199, DE)
GRITTKE, Udo (Oberer Bannweg 8, Steinen, 79585, DE)
HUMPERT, Axel (Strassburger Strasse 42, Reinau, 77866, DE)
FRÜHAUF, Dietmar (Friedrichstrasse 2b, Lörrach, 79541, DE)
GIRARDEY, Romuald (17 rue de Port, Huningue, Huningue, F-68330, FR)
BECKER, Jürgen (Lilienstrasse 1a, Jockgrim, 76151, DE)
PAULSSON, Katarina (Hirschstrasse 16, Karlsruhe, 76133, DE)
HÜBNER, Michael (Kniebisstrasse 34, Karlsruhe, 76199, DE)
Ansprüche
[0001] 1. System (1) zur flexiblen Konfiguration von Funktionsmodulen (2), wobei das
System (1) die folgenden Komponenten aufweist: eine Vielzahl von Logikzellen (3) in einer fest verdrahteten FPGA / Standard ASIC Struktur, wobei die Logikzellen (3) mittels Konfigurationsregistern (4a) so korfigurierbar sind, dass sie elementare Logikfunktionen ausführen, eine Verknüpfungsmatrix (6) mit einer Vielzahl von Speicherzellen, über die unterschiedliche logische Verknüpfungen der Logikzellen (3) in definierten komplexen Verknüpfungen mittels der Konfigurationsregister (4a, 4b) konfigurierbar sind, und eine Steuereinheit (8), die die Logikzellen (3) und die Verknüpfungsmatrix (6) über einen internen Bus (25) und über die Konfigurationsregister (4a, 4b) mittels eines Konfigurations-Bitstrom partiell dynamisch so konfiguriert, dass die fest verdrahtete FPGA / ASIC Struktur sich funktional wie ein partiell dynamisch rekonfigurierbarer Standard Logikbaustein verhält.
[0002] 2. System nach Anspruch 1, wobei es sich bei der festverdrahteten FPGA / ASIC
Struktur um einen Fkrdcopy FPGA, einen EASY Path, um einen Flash FPGA oder um einen auf der AntiFuse Technology beruhenden FPGA handelt.
[0003] 3. System nach Anspruch 1, wobei eine Logikzelle (3) aus einer n-Bit-Look-Up
Table Struktur besteht, wobei die n Eingänge - im Falle von n = 2 sind dies zwei Eingänge A, B - über einen Multiplexer (9) ein zugeordnetes Konfigurationsregister (4a) anwählen und so die gewünschte elementare Logikfunktion konfigurieren.
[0004] 4. System nach Anspruch 1 oder 3, wobei es sich bei den konfigurierbaren elementaren Logikfunktion einer Logikzelle (3) beispielsweise um eine AND, eine OR, eine NAND, NOR, ExOR oder ExNOR Verknüpfung handelt.
[0005] 5. System nach Anspruch 1, 3 oder 4, wobei jeder Logikzelle (3) ein Flip-Flop
(10) zugeordnet ist und wobei am Ausgang der Logikzelle (3) das Ausgangssignal (Q-FF) des Flip-Flops (10) zur Verfügung steht.
[0006] 6. System nach Anspruch 1 oder 2, wobei es sich bei den dynamisch rekonfigurierbaren Funktionsmodulen (2) beispielsweise um Mikroprozessoren
(11) oder um A/D- Wandler (12) oder D/A-Wandler (13) mit unterschiedlicher Bitauflösung, um Signalfilter (14) mit unterschiedlicher Filterfunktion, um unterschiedliche Modems (15) zum Anschluss an unterschiedliche Bussysteme, um unterschiedliche Stromsteuereinheiten (16) oder um unterschiedliche Ein- /Ausgabeeinheiten (17) handelt.
[0007] 7. System nach Anspruch 1 oder 6, wobei neben den Bereichen der dynamisch rekorfigurierbaren Funktions-module (2) zumindest ein statischer Bereich (19) vorgesehen ist, in dem zumindest ein vorgebbares Funktionsmodul (20) permanent konfiguriert ist.
[0008] 8. System nach Anspruch 7, wobei es sich bei dem permanent korfigurierten
Funktionsmodul (20) beispielsweise um den Mikroprozessor (11) mit einer vorgegebenen Bit- Auflösung handelt.
[0009] 9. System nach Anspruch 1, dass es sich bei dem System (1) um die Mess- und
Steuerelektronik eines Feldgeräts zur Bestimmung der überwachung einer physikalischen oder chemischen Prozessgröße in der Prozessautomatisierung handelt.
[0010] 10. System nach Anspruch 1 oder 9, wobei es sich bei der physikalischen oder chemischen Prozessgröße beispielsweise um eine der folgenden Prozessgrößen handelt: Druck, Füllstand, Durchfluss, Trübung, Konzentration eines chemischen Stoffes, Viskosität, Dichte, Temperatur, pH-Wert, Leitfähigkeit. |
Beschreibung System zur flexiblen Konfiguration von Funktionsmodulen
[0001] Die Erfindung betrifft ein System zur flexiblen Konfiguration von Funktionsmodulen, insbesondere zur flexiblen Konfiguration von Funktionsmodulen in einem Feldgerät der Prozessautomatisierung.
[0002] In der Automatisierungstechnik, insbesondere in der Prozess- automatisierungstechnik werden vielfach Feldgeräte eingesetzt, die zur Bestimmung und überwachung von Prozess variablen dienen. Beispiele für derartige Feldgeräte sind Füllstandsmessgeräte, Durchflussmessgeräte, Analysemessgeräte, Druck- und Temperaturmessgeräte, Feuchte- und Leitfähigkeitsmessgeräte. Die Sensoren dieser Feldgeräte erfassen die entsprechenden Prozessvariablen, z.B. den Füllstand, den Durchfluss, den pH- Wert, die Stoffkonzentration, den Druck, die Temperatur, die Feuchte und die Leitfähigkeit.
[0003] Unter den Begriff 'Feldgeräte' werden aber auch Aktoren, z. B. Ventile oder
Pumpen, subsumiert, über die beispielsweise der Durchfluss einer Flüssigkeit in einer Rohrleitung oder der Füllstand in einem Behälter verändert werden kann. Eine Vielzahl solcher Feldgeräte wird von der Firmengruppe Endress + Hauser angeboten und vertrieben.
[0004] In der Regel sind Feldgeräte in modernen automatisierungstechnischen Anlagen über Kommunikationsnetzwerke (HART- Mαltidrop, Profibus, Foundation Fieldbus etc.) mit einer übergeordneten Einheit, die als Leitsysteme oder Leitwarte bezeichnet wird, verbunden. Diese übergeordnete Einheit dient zur Prozesssteuerung, Prozess Visualisierung, Prozess-überwachung sowie zur Inbetriebnahme bzw. zum Bedienen der Feldgeräte.
[0005] Notwendige Zusatzkomponenten zum Betrieb von Feldbussystemen, die direkt an einen Feldbus angeschlossen sind und die insbesondere zur Kommunikation mit den übergeordneten Einheiten dienen, werden ebenfalls häufig als Feldgeräte bezeichnet. Bei diesen Zusatzkomponenten handelt es sich z. B. um Remote FOs, um Gateways, um Linking Devices oder um Controller.
[0006] Bekannt ist es auch, Feldbussysteme in Unternehmensnetzwerke zu integrieren, die auf Ethernet-Basis arbeiten. Diese Unternehmens -internen Bussysteme erlauben es, aus unterschiedlichen Bereichen eines Unternehmens auf Prozess- bzw. Feldgeräteinformationen zuzugreifen. Darüber hinaus ist es Stand der Technik, dass zwecks weltweiter Kommunikation Firmennetzwerke mit öffentlichen Netzwerken, z.
B. dem Internet, verbunden werden.
[0007] Zum Bedienen und zur Inbetriebnahme der Feldgeräte sind entsprechende
Bedienprogramme notwendig. Bekannt sind hier beispielsweise das Bedienprogramm FieldCare von Endress+Hauser, das Bedienprogramm AMS von Emerson und das Bedienprogramm Simatic PDM von Siemens.
[0008] Zur Steuerung und überwachung von Anlagen mit einer Vielzahl von Feldgeräten dienen Leitsystem- Anwendungen, wie z. B. Simatic S7 von Siemens, Freelance von ABB und Delta V von Emerson.
[0009] Ein wesentlicher Aspekt der offenen Kommunikationssysteme, wie z. B. Profibus, Foundation Fieldbus oder HART, ist die InterOperabilität und die Austauschbarkeit von Geräten unterschiedlicher Hersteller. So können Sensoren oder Aktoren verschiedener Hersteller problemlos gemeinsam in einer Anlage eingesetzt werden. Auch ist es möglich, ein Feldgerät eines Herstellers durch ein funktionsgleiches Feldgerät eines anderen Herstellers zu ersetzen, wodurch der Kunde ein Höchstmaß an Freiheit bei der Konfiguration seiner Prozessanlage hat.
[0010] Feldgeräte werden hinsichtlich ihrer Funktionalität zunehmend komplexer. Neben der reinen Messwertverarbeitung werden Diagnoseaufgaben und vor allem Kommunikationsaufgaben, die Feldgeräte im Hinblick auf die eingesetzten Bussysteme erfüllen müssen, immer aufwändiger. Noch komplexer werden die Funktionalitäten bei Feldgeräten mit Mαltisensorik, die in der Lage sind, zumindest zwei Prozessgrößen parallel zu bestimmen oder zu überwachen. Um den steigenden Anforderungen gerecht zu werden, sind in einem Feldgerät meist mehrere Mikrocontroller parallel vorgesehen. Der Vorteil beim Einsatz von Mikrocontrollern besteht darin, dass über anwendungsspezifische Softwareprogramme, die in diesen Mikrocontrollern ablaufen, die verschiedensten Funktionalitäten realisierbar sind und Programmänderungen relativ einfach durchführbar sind. Programmgesteuerte Feldgeräte sind deshalb in hohem Miße flexibel. Diese hohe Flexibilität wird aber mit dem Nachteil erkauft, dass durch die sequentielle Programmabarbeitung die Verarbeitungsgeschwindigkeit verlangsamt wird.
[0011] Um die Verarbeitungsgeschwindigkeit zu erhöhen, werden immer dann, wenn es sinnvoll ist, in den Feldgeräten ASICs - Application Specific Integrated Circuits - eingesetzt. Durch die anwendungsspezifische Konfiguration können diese Bausteine Daten und Signale wesentlich schneller verarbeiten, als dies ein Softwareprogramm tun kann. Insbesondere für rechenintensive Anwendungen sind ASICs hervorragend geeignet.
[0012] Nachteilig bei der Applikation von ASICs ist, dass die Funktionalität dieser
Bausteine fest vorgegeben ist. Eine nachträgliche änderung der Funktionalität ist bei diesen Bausteinen nicht möglich. Weiterhin zahlt sich der Einsatz von ASICs nur bei sehr großen Stückzahlen aus, da der Entwicklungsaufwand und die damit verbundenen Kosten relativ hoch sind.
[0013] Um den Missstand der fest vorgegebenen Funktionalität zu umgehen, ist aus der WO03/098154 ein konfigurierbares Feldgerät bekannt geworden, bei dem ein rekonfigurierbarer Logikbaustein in Form eines FPGAs vorgesehen ist. Bei dieser bekannten Lösung wird beim Systemstart der Logikbaustein mit mindestens einem Mikrocontroller, der auch als Embedded Controller bezeichnet wird, konfiguriert. Nachdem die Konfiguration abgeschlossen ist, wird die erforderliche Software in den Mikrocontroller geladen.
[0014] Der hierbei benötigte rekonfigurierbare Logikbaustein muss über ausreichende Ressourcen - Logik-, Verdrahtungs- und Speicherressourcen - verfügen, um die gewünschten Funktionalitäten zu erfüllen. Logikbausteine mit vielen Ressourcen haben den Nachteil, dass sie viel Energie benötigen, was ihren Einsatz in der Prozessautomatisierung kompliziert macht. Nachteilig beim Einsatz von Logikbausteinen mit wenigen Ressourcen und somit mit einem geringeren Energieverbrauch ist die erhebliche Einschränkung in der Funktionalität des entsprechenden Feldgeräts.
[0015] In der gleichzeitig mit dieser Internationalen Anmeldung eingereichten Internationalen Patentanmeldung, die die Prioritäten von drei Deutschen Patentanmeldungen: DE 10 2006 049 509.8, DE 10 2006 049 501.2, DE 10 2006 049 502.0, eingereicht am 17.10.2006, in Anspruch nimmt, werden die Vorteile der partiellen, dynamischen Rekonfigurierbarkeit von Logikbausteinen für den Einsatz in Feldbusgeräten ausführlich beschrieben. Auf dem Halbleitermarkt sind verschiedene moderne Technologien bekannt, die es ermöglichen, die hohe Flexibilität in der Entwurfsphase von FPGA- Architekturen mit der Energieeffizienz von finalen ASIC- Architekturen zu verbinden. Beispiele hierfür sind die Technologien "HardCopy" von Altera oder "EasyPath" von XILINX. Mit diesen Technologien lassen sich stromsparende, fest verdrahtete Architekturen sehr schnell und kostengünstig erzeugen. Aufgrund der festen Verdrahtung besitzen diese Architekturen jedoch den Nachteil, das die Eignung zur Rekonfigurierbarkeit, insbesondere auch zur partiellen und dynamischen Rekonfigurierbarkeit, verloren geht.
[0016] Der Erfindung liegt die Aufgabe zugrunde, zumindest gewisse Teilbereiche einer
elektronischen Hardware-Struktur, die an sich nicht dynamisch konfigurierbar ist, dynamisch bzw. partiell dynamisch konfigurierbar zu machen.
[0017] Die Aufgabe wird durch ein System gelöst, das die folgenden Komponenten aufweist: eine Vielzahl von Logikzellen in einer fest verdrahteten FPGA / Standard ASIC Struktur, wobei die Logikzellen bzw. die Logikblöcke mittels Konfigurationsregistern so konfigurierbar sind, dass sie elementare Logikfunktionen ausführen; eine Verknüpfungsmatrix mit einer Vielzahl von Speicherzellen, über die unterschiedliche logische Verknüpfungen der Logikzellen in definierten komplexen Verknüpfungen mittels der Konfigurationsregister konfigurierbar sind, und eine Steuereinheit, die die Logikzellen und die Verknüpfungsmatrix über einen internen Bus und über die Konfigurationsregister mittels eines Konfigurations-Bitstrom dynamisch oder partiell dynamisch so konfiguriert, dass die fest verdrahtete FPGA / Standard ASIC Struktur sich funktional wie ein dynamisch oder partiell dynamisch rekonfigurierbarer Standard Logikbaustein verhält. Die Konfiguration kann als statisch/dynamisches Co-Design bezeichnet werden. Die Erfindung schafft eine Architektur, die alle Vorteile der partiellen, dynamischen Rekonfigurierbarkeit - wie in der oben bereits zitierten parallelen Internationalen Patentanmeldung beschrieben - mit denen der fest verdrahteten Architekturen verbindet. Diese Vorteile sind vorrangig: sehr kurze Entwicklungszeiten, Kostenreduktion und Energieeinsparung. Als zusätzlicher Vorteil wird eine erheblich schnellere Rekonfiguration erreicht.
[0018] Bevorzugt handelt es sich bei der festverdrahteten FPGA / Standard ASIC Struktur um einen Hardcopy FPGA, einen EASY Path, um einen Flash FPGA oder um einen auf der AntiFuse Technology beruhenden FPGA.
[0019] Prinzipiell kann jede dieser bekannten FPGA Technologien genutzt werden, um aus einer starren, konfigurierbaren elektronischen Architektur eine in hohem Miße flexible konfigurierbare elektronische Architektur zu schaffen. Generell kann gesagt werden, dass erfindungsgemäß eine partiell dynamische rekonfigurierbare Struktur in einem Standard-Designprozess (z.B. Altera Structured ASIC, Xilinx Flex Path, Antifuse FPGA) virtuell auf eine fest verdrahtete FPGA / ASIC Struktur durch Umsetzung und Integration eines flexiblen FPGA-Modells abgebildet
[0020] Bei den dynamisch rekonfigurierbaren Funktionsmodulen handelt es sich beispielsweise um Mikroprozessoren, um A/D- oder D/A- Wandler mit unterschiedlicher Bitauflösung, um Signalfilter mit unterschiedlichen Filterfunktionen, um Modems zum Anschluss an unterschiedliche Bussysteme, um unterschiedliche Stromsteuereinheiten oder um unterschiedliche Ein-/Ausgabeeinheiten. Eine
bevorzugte Ausgestaltung der erfindungsgemäßen Lösung sieht vor, dass neben den Bereichen der dynamisch rekonfigurierbaren Funktionsmodule zumindest ein statischer Bereich vorgesehen ist, in dem zumindest ein vorgebbares Funktionsmodul permanent konfiguriert ist. Bei dem permanent konfigurierten Funktionsmodul kann es sich beispielsweise um einen Mikroprozessor mit einer vorgegebenen Bus-Breite handeln.
[0021] Die Vorteile der erfindungsgemäßen Lösung sind vielfältig und reichen weit über das hinaus, was bislang bekannt gewordene Lösungen zu leisten in der Lage sind:
[0022] - die Konfiguration baut auf einer bekannten Technologie und auf
Standardprozessen auf;
- die Variabilität und Flexibilität der Konfiguration ist prinzipiell unbegrenzt;
- aufgrund der fest verdrahteten Architektur wird eine hohe Verarbeitungsgeschwindigkeit und damit eine geringe Verarbeitungszeit erreicht, so dass erfindungsgemäß ausgestaltete Systeme in Echtzeit arbeiten;
- aufgrund der festen Verdrahtung der Architektur ist der Strom- /Energie verbrauch gering;
- eine weitere Strom-/Energieeinsparung ist dadurch möglich, dass stets nur die momentan benötigten Funktionsmodule konfiguriert sind;
- es lässt sich eine hohe Integrationsdichte erreichen.
[0023] In einer bevorzugten Ausgestaltung des erfindungsgemäßen Systems besteht eine Logikzelle aus einer n-Bit-Look-Up Table Struktur, wobei die n Eingänge über einen Multiplexer ein zugeordnetes Konfigurationsregister anwählen und so die gewünschten elementaren Logikfunktion konfigurieren. Beispielsweise handelt es sich bei den n- Eingängen um zwei Eingänge A, B. Bei den konfigurierbaren elementaren Logikfunktion einer Logikzelle handelt es sich beispielsweise um eine AND, eine OR, eine NAND, NOR, ExOR oder ExNOR Verknüpfung.
[0024] Eine vorteilhafte Weiterbildung des erfindungsgemäßen Systems sieht vor, dass jeder Logikzelle ein Flip-Flop zugeordnet ist und dass am Ausgang der Logikzelle das Ausgangssignal des Flip-Flops zur Verfügung steht. Durch die Integration eines FlipFlops wird die Integration von sequentieller Logik, wie beispielsweise die eines endlichen Automaten, ermöglicht.
[0025] Wie bereits zuvor im Detail dargelegt, wird das erfindungsgemäße System bevorzugt in Feldgeräten im Bereich der Prozessautomatisierung eingesetzt. Feldgeräte dienen, wie bereits gesagt, zur Bestimmung oder überwachung einer physikalischen oder chemischen Prozessgröße. Bei der physikalischen oder chemischen Prozessgröße
handelt es sich beispielsweise um den Druck, den Füllstand, den Durchfluss, die Trübung, die Konzentration eines chemischen Stoffes, die Viskosität, die Dichte, die Temperatur, die Feuchte, den pH- Wert oder die Leitfähigkeit.
[0026] Die bestechenden Vorteile der erfindungsgemäßen Lösung sind insbesondere in der hohen Flexibilität, dem geringen Energieverbrauch und der Bereitstellung von Messdaten in Echtzeit zu sehen. Die erfindungsgemäße Lösung ermöglicht es, auf der Grundlage eines bekannten ASICs - Beispiele wurden bereits an vorhergehender Stelle genannt - die Regel-/und Auswerteeinheit eines beliebigen Feldgeräts beliebig zu konfigurieren. Da die unterschiedlichen Feldgeräte eines Herstellers aufgrund der erfindungs-gemäßen Lösung auf ein und dieselbe Hardware zurückgreifen können, ist die erfindungsgemäße Lösung auch kostengünstig zu realisieren, da die fest verdrahteten FPGAs / Standard ASICs um so kostengünstiger werden, je höher die zu fertigende Stückzahl ist. Weiterhin lässt sich ein Feldgerät zu einem beliebigen Zeitpunkt problemlos für einen anderweitigen Einsatz umkonfigurieren. Große Vorteile bietet die erfindungsgemäße Lösung auch im Bereich der Mαltisensorik, wo eine Kontroll-/ Auswerteeinheit in der Lage sein muss, auf unterschiedliche Sensortypen parallel oder intermittierend zu reagieren. Da es erfindungsgemäß vorgesehen ist, dass immer nur die momentan benötigten Funktionsmodule dynamisch bzw. partiell dynamisch konfiguriert sind, ist die Energieversorgung selbst bei sehr komplexen FPGA / ASIC Strukturen sichergestellt.
[0027] Obwohl das erfindungsgemäße System in den Ausführungsbeispielen stets in Verbindung mit einem Feldgerät genannt wird, kann das System auch in anderen Bereichen, beispielsweise in der Automobil- oder Flugzeugtechnik eingesetzt werden. Hinsichtlich seiner Anwendungsmöglichkeiten ist es überall dort einsetzbar, wo fest verdrahtete FPGAs / Standard ASICs eingesetzt werden und wo Energieeinsparung sinnvoll ist. Somit ist der Einsatz der erfindungsgemäßen Lösung durchaus auch bei handelsüblichen PCs in Betracht zu ziehen.
[0028] Die Erfindung wird anhand der nachfolgenden Zeichnungen näher erläutert. Es zeigt:
[0029] Fig. 1: der Aufbau eines bekannten ASICs, der beispielsweise in einem Druckmessgerät eingesetzt wird,
[0030] Fig. 2a: eine erste Ausgestaltung des erfindungsgemäßen partiell dynamisch konfigurierbaren Systems, der ebenfalls in einem Druckmessgerät eingesetzt wird,
[0031] Fig. 2b: eine zweite Ausgestaltung des erfindungsgemäßen dynamisch oder partiell dynamisch konfigurierbaren Systems, das in einem Druckmessgerät eingesetzt wird,
[0032] Fig. 3. eine schematische Darstellung einer Ausgestaltung der erfindungs-gemäßen
virtuellen FPGA / ASIC Struktur,
[0033] Fig. 4: eine beispielhafte Darstellung einer im erfindungsgemäßen System verwendbaren Logikzelle und
[0034] Fig. 5: eine beispielhafte Darstellung einer im erfindungsgemäßen System verwendbaren virtuellen Verknüpfungsmatrix.
[0035] Fig. 1 zeigt den bekannten Aufbau eines ASICs, der beispielsweise in einem Druckmessgerät eingesetzt wird. Druckmessgeräte sind für unterschiedliche Applikationen einsetzbar, beispielsweise für die Absolut-, Relativ- oder Differenzdruckmessung, zur Bestimmung des Füllstands eines Füllguts in einem Behälter oder zur Bestimmung des Durchflusses eines Mediums durch eine Rohrleitung. Im in Fig. 1 dargestellten Fall wird das Druckmessgerät für die Füllstandsmessung eingesetzt. Entsprechende Druckmessgeräte, die in den unterschiedlichen Anwendungen eingesetzt werden können, werden von der Anmelderin angeboten und vertrieben.
[0036] Die Messdaten erhält die bekannte Kontroll-/Auswerteeinheit 19, die üblicherweise in einem Messumformer untergebracht ist, von einem in Fig. 1 nicht gesondert dargestellten Drucksensor über den analogen Eingang 24. Der analoge Eingang 24 ist mit IN gekennzeichnet. Da der ASIC festverdrahtet ist, ist die Kontroll- /Aus werteeinheit 19 mit den Funktionsmodulen 2 ausschließlich in der vordefinierten spezielle Applikation nutzbar. Im gezeigten Fall ist die Kontroll-/Aus werteeinheit 19 für ein Druckmessgerät in der Applikation 'Füllstandsmessung' ausgelegt. Das Feldgerät ist nachfolgend ausschließlich bei einem Druckmessgerät einsetzbar, das zur Füllstandsmessung verwendet wird und das darüber hinaus seine Daten über ein HART Protokoll an eine übergeordnete, in der Fig. 1 nicht gesonderte Leitwarte überträgt. Die entsprechende Datenleitung 24 ist mit OUT gekennzeichnet.
[0037] Im Detail zeigt Fig. 1 das folgende fest verdrahtetes System:
[0038] Die analogen Messdaten werden von einem 8bit A/D-Wandler 12 in digitale Daten umgesetzt, wobei die Genauigkeit der Umsetzung entscheidend von der Bitauflösung des A/D-Wandlers 12 abhängt. Anschließend werden die digitalen Daten in dem Filter 14 eines bestimmten Typs 2 gefiltert und in der Auswerteeinheit 22 ausgewertet. Die Bestimmung des Füllstandswertes L erfolgt hier über eine funktionale Abhänigigkeit von P. Konkret handelt es sich um ein Polynom P = f(p, T), das funktional von dem Druck p und der Temperatur T abhängt. In dem Funktionsmodul 23 erfolgt anschließend die Berechnung des entsprechenden Füllstandswertes. Nachfolgend wird der digitale Wert in dem D/A-Wandler / Filter 13 in einen analogen Messwert
umgesetzt und geeignet gefiltert. über ein HART Modem 15, das gleichfalls von dem Mikrokontroller 11 angesteuert wird, werden die Messdaten und Statusinformationen entsprechend dem HART Protokoll an die übergeordnete Leitwarte übermittelt. Die Ansteuerung der einzelnen Funktionsmodule 2 erfolgt vom Mikroprozessor 11 über die Steuerleitungen 26.
[0039] Fig. 2a zeigt eine erste Ausgestaltung des erfindungsgemäßen dynamisch oder partiell dynamisch konfigurierbaren Systems 1, das beispielsweise in einem Druckmessgerät eingesetzt wird, das aber erfindungsgemäß auch für andere Applikationen nutzbar ist.
[0040] Ziel des erfindungsgemäßen Systems 1 ist es, zumindest gewisse Funktions-module 2 einer nicht dynamisch oder partiell dynamisch Hardware-rekonfigurierbaren elektronischen ASIC Architektur flexibel zu gestalten. Dies wird erreicht, indem Logikzellen, modelliert in der Hardware-Beschreibungs-sprache VHDL, in einem Standard Designprozess auf eine festverdrahtete FPGA / ASIC Standard Struktur abgebildet werden. Bei dem Standard-Designprozess handelt es sich beispielsweise um Altera Structured ASIC, Xilinx FlexPath oder Antifuse FPGA.
[0041] Der gravierende Unterschied zu der in Fig. 1 dargestellten bekannten Lösung besteht in der hohen Flexiblität, die die erfindungsgemäße Lösung bietet. Hierbei ist hervorzugeben, dass gewisse Funktionsmodule 11, 22 auch weiterhin eine festverdrahtete Struktur aufweisen können, und dass nur gewisse Funktionsmodule 2; 12, 13, 14, 15, 16, 23 partiell dynamisch konfigurierbar ausgestaltet sind. Die Ansteuerung der konfigurierbar ausgestalteten Funktionsmodule 12, 13, 14, 15, 23 erfolgt über den von der Steuereinheit 8 gesteuerten Konfigurations-Bitstrom, der über den internen Bus 25 an die einzelnen anzusteuernden Funktionsmodule 2 übertragen wird. Erfindungsgemäß erfolgt die Konfiguration derart, dass die fest verdrahtete FPGA / ASIC Struktur sich funktional wie ein partiell dynamisch rekonfigurierbarer Logikbaustein verhält. Bei dem Logikbaustein handelt es sich bevorzugt um einen Standard FPGA.
[0042] Somit ist jede gewünschte Konfiguration der einzelnen konfigurierbaren
Funktionsmodule 2; 12, 13, 14, 15, 16, 23 mit ein und demselben FPGA möglich. Die Freiheit in der Auswahl der unterschiedlichen Ausgestaltungen der Funktionsmodule 2 ist in der Fig. 2 dadurch ersichtlich, dass in jedem der Funktionsmodule 2; 12, 13, 14, 15, 16, 23 unterschiedliche Ausgestaltungen dargestellt sind. So können sowohl der A/ D-Wandler 12 als auch der D/A-Wandler 13 unterschiedliche Bitauflösungen von 8bit, 12bit, 16bit oder 21bit beinhalten. Ebenso können bei dem Funktionsmodul 14 bzw.
bei dem Funktionsmodul 13 unterschiedliche Typen von Filtern konfiguriert werden.
[0043] Durch die dynamische Konfigurierung des Funktionsmoduls 23 ist es möglich, den Drucksensor, der in unterschiedliche Applikationen, wie Füllstand, Durchfluss und Druck arbeiten kann, auf die jeweilige Anwendung optimal abzustimmen. Hohe Flexibilität ist darüber hinaus im Bereich der Datenübermittlung an eine übergeordnete Leitwarte - Datenleitung 24 gekennzeichnet mit OUT - gegeben. Beispielsweise kann ein HART, ein PA - Profibus PA - oder ein FF - Fieldbus Foundation - ausgewählt werden, so dass die Datenübermittlung entsprechend dem ausgewählten Protokoll an die Leitwarte erfolgen kann.
[0044] Fig. 2b zeigt eine zweite Ausgestaltung des erfindungsgemäßen dynamisch konfigurierbaren Systems 1, das in einem Druckmessgerät einsetzbar ist. Im Hinblick auf die in Fig. 2a gezeigte Ausführungsform unterscheidet sich diese Ausgestaltung im Wesentlichen durch die Einfügung des Funktionsmoduls 18, das mit 'Verknüpfungsmatrix' gekennzeichnet ist. Dieses Funktionsmodul 18 ermöglicht es, die dynamisch rekonfigurierbaren Funktionsmodule 2 in geeigneter Weise miteinander zu verknüpfen. Neben den Möglichkeiten, Logikzellen 3 und Verdrahtungsressourcen geeignet zu verknüpfen, ist es gemäß einer Weiterbildung des erfindungsgemäßen Systems 1 also auch möglich, dynamisch rekonfigurierbare Funktionsmodule 2; 12, 13, 14, 15, 16, 23 partiell dynamisch miteinander zu verknüpfen und so hoch komplexe, temporäre FPGA / ASIC-Strukturen zu schaffen.
[0045] Anhand der nachfolgenden Figuren Fig. 3, Fig. 4, Fig. 5 wird die konkrete Arbeitsweise des erfindungsgemäßen Systems 1 beschrieben. Fig. 3 zeigt eine schematische Darstellung einer Ausgestaltung der erfindungsgemäßen virtuellen FPGA / Standard ASIC Struktur. Diese Struktur entspricht - grob gesprochen - einer virtuellen FPGA Standard Struktur mit einer vorgegebenen Menge von Ressourcen: Logikzellen 3, Verdrahtungsressourcen 6 und Speicherzellen 10.
[0046] Konkret zeigt Fig. 3 schematisch eine 7 x 5 Gitterstruktur aus Logikzellen 3 und der Verknüpfungsmatrix 6 der erfindungsgemäßen virtuellen FPGA Struktur 1. Die Verknüpfungsmatrix 6 beinhaltet die geeingeten Verknüpfungen der Verdrahtungsressourcen. Bevorzugt wird diese Struktur 1 zusammen mit fest verdrahteten Funktionsmodulen 2; 11, 22 auf einem Chip umgesetzt. Technisch gesehen werden die flexiblen Bereiche 2; 12, 13, 14, 15, 16, 23, ebenso wie die festverdrahteten Bereiche 2; 11, 22 mit vorgegebenen festen Ressourcen des verwendeten Logikbausteins FPGA verwirklicht, jedoch werden durch die Umsetzung und Integration der flexiblen FPGA Lösung, die Logikzellen 3 bzw. die Logikblöcke
sowie die Verdrahtungsressourcen der Verknüpfungsmatrix 6 durch Anwendung von logischen Verknüpfungen bzw. logischen Gattern flexibel gehalten.
[0047] Fig. 4 zeigt exemplarisch den Aufbau einer aus Fig. 3 ausgewählten Logikzelle 3 mit einer Zwei- Bit Look- Up Table Struktur und mit Flip-Flop 10. Die beiden Eingänge A und B der Logikzelle 3 wählen über einen Mαltiplexer 9 das Konfigurationsregister 4a an. So wird beispielsweise bei der Konstellation A=I und B=I das rechte Konfigurationsregister 4a, welches die logische 1 beinhaltet, ausgewählt und am Ausgang Q_LUT zur Verfügung gestellt. Die ausgewählte Logikzelle 3 repräsentiert eine logische UND-Funktion mit zwei Eingängen. Weiterhin steht am Ausgang Q_FF das Signal des taktgesteuerten Flip-Flops 10 zur Verfügung. Durch Integration eines Flip-Flops 10 wird die Integration von sequentieller Logik, wie beispielsweise die eines endlichen Automaten, ermöglicht.
[0048] Bei dem erfindungsgemäßen dynamischen und partiellen dynamisch rekonfigurierbaren virtuellen FPGA 1 werden die Inhalte der Konfigurations-register 4; 4a, 4b über das Konfigurationsinterface 5 mittels des von der Steuereinheit 11 generierten Konfigurations-Bitstroms manipuliert. Beispielsweise kann durch Einschreiben der Sequenz Ol l i in die Konfigurationsregister 4a die logische ODER Funktion verwirklicht werden. Durch das Verfahrens lassen sich somit jegliche elementaren Logikfunktionen darstellen. Es versteht sich von selbst, dass die Beschränkung auf zwei Eingänge A, B willkürlich ist und lediglich der übersichtlichkeit des gezeichneten Sachverhaltes dient. Prinzipiell lässt sich sagen, dass die Auslegung der Logikzellen 3 modellbasiert und somit parametrisierbar gehalten ist. Es versteht sich von selbst, dass sich alle gewünschten Gattergrößen umsetzen lassen. Darüber hinaus sind auch weitere spezielle Logikfunktionen in die Logikzellen 3 integrierbar. Die Auslegung der Verknüpfungen oder Gatter erfolgt während des Designprozesses und ist nach der Chipintegration fest verdrahtet.
[0049] Komplexere Logikfunktionen werden erfindungsgemäß mittels einer Vielzahl oder eines Verbunds von Logikzellen 3 verwirklicht. Damit dies möglich ist, werden die Logikzellen 3 miteinander koppelbar ausgestaltet. Ebenso wie bei bekannten FPGA Strukturen erfolgt dies bei der erfindungsgemäßen virtuellen FPGA Struktur 1 über eine Verknüpfungsmatrix 6.
[0050] In Fig. 5 ist ein Ausschnitt aus Fig. 3 zu sehen. Fig. 5 zeigt beispielhaft die im erfindungsgemäßen System 1 verwendete virtuellen Verknüpfungsmatrix 6 zur Kopplung mehrerer konfigurierbarer elementarer Logikzellen 3. In dieser schematischen Darstellung sind die Verdrahtungsressourcen der Logikzellen 3 nur
teilweise gezeigt; aus Gründen der übersichtlichkeit wurden lediglich die Zwei-Bit Eingänge A, B der benachbarten Logikzellen 3 und deren flexible Verschaltung über die Verknüpfungsmatrix 6 dargestellt. Ebenso wie bei den Logikzellen 3 werden auch im Falle der Verknüpfungsmatrix 6 über eine programmierbare Mαltiplexer-Struktur - aus der Sichtweise der Verknüpfungsmatrix - die Eingänge A, B an die entsprechenden Ausgänge verschaltet. Durch Rekonfiguration des Konfigurationsregisters 4b kann eine beliebige Verschaltung der Ein- und Ausgänge der Verknüpfungsmatrix 6 erfolgen, was zu einer flexiblen, laufzeitadaptiven Kopplung von Logikzellen 3 führt. Ebenso wie die Konfiguration der Logikzellen 3 ist auch die Verknüpfungsmatrix 6 modellbasiert und kann durch Parametrisierung beim Entwurf des virtuellen FPGAs 1 an die Anforderungen, insbesondere an die konfigurierbaren Logikzellen 3, angepasst werden. Darüber hinaus ist eine heterogene virtuelle Verdrahtungsstruktur realisierbar, die ein optimiertes Signaldurchsatzverhalten in verschiedenen Bereichen ermöglicht.
[0051 ] Bezugszeichenliste
[0052] 1 erfindungsgemäßes System
[0053] 2 Funktionsmodul
[0054] 3 Logikzelle / Logikblock
[0055] 4 Konfigurationsregister
[0056] 4a Konfigurationsregister Logikzellen
[0057] 4b Konfigurationsregister Verdrahtungsressourcen
[0058] 5 Konfigurationsinterface
[0059] 6 Verknüpfungsmatrix
[0060] 7 Speicherzelle
[0061] 8 Steuereinheit
[0062] 9 Maltiplexer
[0063] 10 Flip-Flop / Speicherelement
[0064] 11 Steuereinheit / Mikroprozessor
[0065] 12 A/D-Wandler
[0066] 13 D/A- Wandler
[0067] 14 Signalfilter
[0068] 15 Modem
[0069] 16 Stromsteuereinheit
[0070] 17 Ein-/Ausgabeeinheit
[0071] 18 Funktionsmodul 'Verknüpfung'
[0072] 19 Kontroll-/ Aus werteeinheit nach dem Stand der Technik
[0073] 24 Datenleitung [0074] 25 interner Bus [0075] 26 Steuerleitung