La présente invention concerne un dispositif de synchronisation entre voies adapté à être inséré dans une voie de réception d’un système de réception multivoies de signaux radioélectriques, ainsi qu’un système et un procédé de synchronisation entre voies d’un système de réception multivoies de signaux radioélectriques.

L’invention se situe dans le domaine général des systèmes de réception multivoies de signaux radioélectriques, utilisés dans de nombreux domaines tels que la goniométrie d’amplitude, l’interférométrie, les systèmes radar à synthèse d’ouverture multistatique, des mesures de fréquence et l’imagerie médicale.

De manière connue, dans un système de réception multivoies, chaque voie de réception comprend une chaîne de réception délivrant un signal électrique en entrée d’un convertisseur analogique numérique ayant une fréquence d’échantillonnage associée, et un module d’interfaçage branché en sortie dudit convertisseur analogique numérique et adapté à fournir les échantillons de signal numérisé en entrée d’un module de traitement numérique du signal par paquets d'échantillons, c'est-à-dire avec un minimum de parallélisation. Cela tient au fait qu'un module de traitement numérique du signal comporte un ou plusieurs composants numériques programmables de type FPGA ( Field Programmable Gâte Arraÿ) dont la fréquence de travail est bien inférieure à la fréquence d'échantillonnage de la conversion analogique numérique. La réception est dite numérique car le signal est converti d’analogique en numérique pour faire l’objet de traitements numériques.

En particulier pour des applications qui exploitent le déphasage entre voies de réception, par exemple pour l’interférométrie, il est nécessaire que les échantillons issus de chaque voie portent sur la même tranche temporelle des signaux radioélectriques captés en entrée des voies de réception, ou, en d’autres termes, que les paquets d’échantillons soient synchronisés entre voies de réception. De plus, il est nécessaire que la synchronisation entre voies de réception soit stable et reproductible.

Il existe diverses causes possibles de désynchronisation entre voies de réception.

Par exemple, lorsque toutes les voies de réception comportent un convertisseur analogique numérique fonctionnant à une fréquence d’échantillonnage Fe. Il s’agit du cas des chaînes de réception respectant la condition de Shannon, effectuant un filtrage de largeur de bande inférieure à Fe/2 avant la conversion numérique-analogique. La fréquence Fe est très élevée et bien supérieure à la fréquence maximum de fonctionnement des composants numériques programmables. On utilise des modules d’interfaçage, par exemple des démultiplexeurs pouvant comporter un ou plusieurs étages de démultiplexage, qui fournissent des ensembles de P échantillons en parallèle, P étant un nombre entier non nul, à la fréquence Fe/P. Tout éventuel décalage temporel des démultiplexeurs, par exemple lors du démarrage, induit un décalage possible entre échantillons dans les paquets d’échantillons et les sorties des diverses voies de réception ne sont plus synchrones.

Dans ce cas de figure, on connaît dans l’état de la technique des méthodes de synchronisation basées sur l’utilisation d’architectures particulières permettant une distribution de signaux de synchronisation, ayant pour objectif d’effectuer une synchronisation des démultiplexeurs. Des architectures de distribution de signaux de synchronisation en série ou en étoile ont été proposées. De telles solutions sont complexes, et la synchronisation obtenue dépend de la synchronisation d’horloges. La fréquence d’échantillonnage Fe étant très élevée, la période correspondante est très faible, et les temps de propagation et leur dérive ne sont pas négligeables devant cette période. Les systèmes de synchronisation ainsi obtenus peuvent donc devenir instables.

Dans un autre cas de figure, les chaînes de réception ne respectent pas la condition de Shannon, effectuant un filtrage de très large bande instantanée, et les convertisseurs analogique-numérique utilisent des fréquences d’échantillonnage Fe différentes pour résoudre la problématique de repliement de spectre due au non-respect de la condition de Shannon. La synchronisation entre voies de réception à base de signaux de synchronisation n’est pas possible dans ce cas.

Après une estimation de valeurs de décalage temporel entre voies, par exemple d’une valeur de décalage temporel entre chaque voie et une voie de référence, dans l’un ou l’autre des cas de figure mentionnés ci-dessus, il est nécessaire d’effectuer une synchronisation effective des échantillons issus des différentes voies et correspondant à une même tranche temporelle.

L’invention a pour objectif de proposer un système de synchronisation entre voies de réception, fonctionnant notamment pour des fréquences d’échantillonnage différentes des convertisseurs analogiques numériques du système de réception multivoies.

À cet effet, l’invention propose un dispositif de synchronisation adapté à être inséré dans une voie de réception d’un système de réception multivoies de signaux radioélectriques entre un module d’interfaçage et un module de traitement numérique du signal, le module d’interfaçage étant adapté à recevoir des échantillons de signal numérisé issus d’un convertisseur analogique-numérique ayant une fréquence d’échantillonnage propre et à fournir des paquets de P échantillons de signal numérisé à une première fréquence. Ce dispositif comporte : - une mémoire accessible en écriture et en lecture par des accès indépendants, dans laquelle sont mémorisés des paquets d’entrée de P échantillons du signal numérisé fournis par le module d’interfaçage,

- un premier ensemble de registres alimentés en entrée par des premiers paquets de P échantillons lus dans ladite mémoire, à une deuxième fréquence, chaque paquet de P échantillons étant lu à une adresse de lecture, et

- un deuxième ensemble de registres alimentés en entrée par les sorties du premier ensemble de registres et adapté à délivrer des deuxièmes paquets de P échantillons au rythme de la deuxième fréquence, un deuxième paquet de P échantillons correspondant aux échantillons du premier paquet de P échantillons avec un retard d’une période de la deuxième fréquence.

Avantageusement, le dispositif de l’invention permet de synchroniser des échantillons issus de voies fonctionnant à des fréquences d’échantillonnage différentes, tout en compensant des décalages temporels entre ces voies.

Le dispositif de synchronisation selon l’invention peut également présenter une ou plusieurs des caractéristiques ci-dessous, prises indépendamment ou en combinaison.

Le dispositif de synchronisation est tel que les sorties des premier et deuxième ensembles de registres sont branchés en entrée d’un multiplexeur de manière à fournir des paquets doubles de 2 P échantillons, le multiplexeur étant adapté à former un troisième paquet de P échantillons consécutifs parmi les 2 P échantillons d'entrée du multiplexeur à partir d’une adresse de multiplexage, le dispositif de synchronisation comportant en outre un automate adapté à calculer lesdites adresses de lecture en mémoire et de multiplexage en fonction d’un compteur et d’un décalage temporel par rapport à une voie de réception de référence, le dispositif de synchronisation fournissant en sortie des pluralités de troisièmes paquets de P échantillons formant des séries successives comportant chacune un nombre d’échantillons en série correspondant à une même durée, et chaque premier échantillon d’une dite série de ladite voie de réception correspondant temporellement au premier échantillon d’une série correspondante de la voie de réception de référence.

L’automate a une période associée, calculée en fonction de la dite durée, ledit compteur étant incrémenté de manière synchrone entre voies de réception à chaque période d’automate.

L’automate est adapté à calculer ladite adresse de multiplexage pour une valeur de compteur courante en fonction dudit décalage temporel, dudit nombre d’échantillons en série et du nombre P d’échantillons par paquet. L’automate calcule en outre un indicateur de maintien d’adresse de lecture pour une valeur de compteur courante, en fonction d’une comparaison entre une adresse de multiplexage calculée pour ladite valeur de compteur courante, et une adresse de multiplexage calculée pour une valeur de compteur précédente.

L’automate est adapté à calculer ladite adresse de lecture pour la valeur de compteur courante en fonction dudit nombre d’échantillons en série, dudit indicateur de maintien pour la valeur de compteur courante et d’une adresse de lecture calculée pour la valeur de compteur précédente.

Selon un autre aspect, l’invention concerne un système de synchronisation entre voies de réception d’un système de réception multivoies, le système de réception comportant un ensemble de voies de réception de signaux radioélectriques, chaque voie de réception comportant une chaîne de réception délivrant un signal électrique analogique en entrée d’un convertisseur analogique-numérique) ayant une fréquence d’échantillonnage associée, un module d’interfaçage branché en sortie dudit convertisseur analogique numérique et un module de traitement numérique du signal comportant un ou plusieurs composants numériques programmables, le module d’interfaçage étant adapté à fournir des échantillons de signal numérisé en entrée dudit module de traitement numérique du signal en parallèle par paquets. Ce système est tel que chaque voie de réception comporte un dispositif de synchronisation tel que brièvement décrit ci-dessus.

Selon une caractéristique, le système comporte en outre un module de comptage adapté à fournir de manière synchronisée une valeur de compteur à chaque dispositif de synchronisation de chaque voie de réception.

Selon un autre aspect, l’invention concerne un procédé de synchronisation entre voies de réception d’un système de réception multivoies de signaux radioélectriques mis en oeuvre dans dispositif de synchronisation adapté à être inséré dans une voie de réception d’un système de réception multivoies de signaux radioélectriques entre un module d’interfaçage et un module de traitement numérique du signal, le module d’interfaçage étant adapté à recevoir des échantillons de signal numérisé issus d’un convertisseur analogique numérique ayant une fréquence d’échantillonnage propre et à fournir des paquets de P échantillons de signal numérisé à une première fréquence . Ce procédé comporte :

- la mémorisation dans une mémoire accessible en écriture et en lecture par des accès indépendants, dans laquelle sont mémorisés des paquets d’entrée de P échantillons du signal numérisé fournis par un module d’interfaçage à une première fréquence, - l’obtention de premiers paquets de P échantillons dans un premier ensemble de registres alimentés en entrée par des premiers paquets de P échantillons lus dans ladite mémoire, à une deuxième fréquence, chaque premier paquet de P échantillons étant lu à une adresse de lecture, et

- l’obtention de deuxièmes paquets de P échantillons dans un deuxième ensemble de registres alimentés en entrée par les sorties du premier ensemble de registres et adapté à délivrer des deuxièmes paquets de P échantillons au rythme de la deuxième fréquence, un deuxième paquet de P échantillons correspondant aux échantillons du premier paquet de P échantillons avec un retard d’une période de la deuxième fréquence.

Selon une caractéristique, le procédé de synchronisation comporte en outre des étapes de :

- réception et mémorisation d’un décalage temporel à appliquer,

- obtention d’une valeur de compteur courante, et calcul d’une adresse de lecture courante et d’une adresse de multiplexage courante en fonction de la valeur de compteur courante et du décalage temporel à appliquer,

- obtention d’un dit premier paquet d’échantillons d’un premier ensemble de registres et d’un dit deuxième paquet d’échantillons d’un deuxième ensemble de registres en appliquant l’adresse de lecture courante,

- extraction d’un troisième paquet de P échantillons consécutifs à partir d’un paquet double de 2 P échantillons formé par les premier et deuxième paquets, en utilisant ladite adresse de multiplexage.

D’autres caractéristiques et avantages de l’invention ressortiront de la description qui en est donnée ci-dessous, à titre indicatif et nullement limitatif, en référence aux figures annexées, parmi lesquelles :

- la figure 1 illustre schématiquement un système de synchronisation entre voies de réception d’un système de réception multivoies selon un mode de réalisation ;

- la figure 2 illustre en détail un mode de réalisation d’un dispositif de synchronisation pour une voie de réception ;

- la figure 3 représente schématiquement des paquets d’échantillons issus d’un dispositif d’interfaçage d’une voie de réception ;

- les figures 4 et 5 représentent schématiquement un exemple de paquets d’échantillons issus de deux voies de réception, avant et après application de la synchronisation ;

- la figure 6 illustre schématiquement des premiers et deuxièmes paquets d’échantillons utilisés pour obtenir une série d’échantillons selon un mode de réalisation ; - les figures 7 et 8 illustrent, dans un exemple, des paquets d’échantillons issus des premier et deuxième ensembles de registres du dispositif de synchronisation, et des séries synchronisées obtenues ;

- la figure 9 est un synoptique des principales étapes d’un procédé de synchronisation selon un mode de réalisation.

La figure 1 illustre un système 1 de réception multivoies mettant en œuvre un système de synchronisation 2 entre les voies.

Le système 1 de réception multivoies de signaux radioélectriques comprend N voies de réception \ à V _N , l’une quelconque des voies de réception étant référencée ci- après V , avec i compris entre 1 et N.

Chaque voie de réception comprend une chaîne de réception analogique non représentée en figure 1 , un convertisseur analogique-numérique ou CAN 8,, un module d’interfaçage 10,, un dispositif de synchronisation 26, et un module de traitement numérique de signal 12, associé à la voie de réception, faisant partie d’un module de traitement numérique 12. Le module 12 est en outre adapté à effectuer des calculs numériques sur les éléments issus des différents modules de traitement numérique de signal 12,, par exemple des calculs de corrélation.

Le CAN 8, fournit des échantillons numériques du signal S _j (t) délivré par la chaîne de réception analogique au module d'interfaçage 10, au rythme de la fréquence d’échantillonnage Fe _; dudit CAN. Les échantillons numériques du signal sont simplement désignés par la suite par échantillons.

Dans le mode de réalisation décrit ici, toutes les fréquences d’échantillonnage Fe; sont différentes.

La fréquence d'échantillonnage Fe _j est bien supérieure à la fréquence maximale de fonctionnement des composants numériques programmables (FPGA) situés en aval des CAN, en particulier dans le module de traitement numérique de signal 12.

Le module d’interfaçage 10, a donc pour fonction de transformer le flux d'échantillons série au rythme Fe en flux série de paquets de P échantillons en parallèle à la première fréquence - -, P étant un nombre entier non nul, cette première fréquence étant plus lente et compatible avec la deuxième fréquence ou fréquence de travail des composants numériques programmables F _T . On désigne par SJt) le signal numérique délivré par le module d’interfaçage 10,, issu d’un signal analogique S _j (t) correspondant.

Le module d’interfaçage 10, est, dans un mode de réalisation, un démultiplexeur à un ou plusieurs étages de démultiplexage, fournissant des paquets de P échantillons en parallèle. Les démultiplexeurs 10, des différentes voies de réception ne sont pas synchronisés, et ne sont pas synchronisables car les fréquences Fe sont différentes, et par conséquent les valeurs - - sont egalement differentes.

Chaque voie de réception du système comprend un dispositif de synchronisation 26, branché entre le module d’interfaçage 10, et le module de traitement numérique 12,.

Ce dispositif de synchronisation 26, a pour fonction, à partir d'un flux d'entrée série de paquets de P échantillons successifs passés en parallèle, les échantillons étant obtenus à une fréquence d'échantillonnage Fe et ayant subi un possible décalage de temps lié à la voie i, de former des séries de N _t échantillons successifs, toujours formatées en paquets de P échantillons successifs en parallèle, dont le premier échantillon desdites séries correspond, quel que soit i, au même temps absolu, c'est-à- dire au temps courant dans le flux d'entrée corrigé dudit possible décalage de temps.

Chaque dispositif de synchronisation 26, reçoit en entrée une valeur de décalage temporel At _tC entre la voie V, et la voie de référence V _r , calculé par ailleurs par un procédé adapté, de façon à fournir des séries d'échantillons recalés temporellement entre voies aux modules 12,.

Le module 100 est dans le mode de réalisation préféré un module de comptage commun à tous les dispositifs de synchronisation 26,, qui distribue une même valeur de compteur à un instant donné à chaque dispositif de synchronisation.

En variante, le module de comptage 100 est adapté à effectuer une synchronisation des compteurs des dispositifs de synchronisation 26,, par exemple par une remise à zéro initiale, de façon à ce que chacun des compteurs délivre une même valeur de compteur à chaque dispositif de synchronisation 26,.

Chaque module de traitement numérique 12, peut, par exemple, réaliser une transformée de Fourier discrète (TFD) sur les Ni échantillons successifs d'une série, correspondant à une durée de signal AT qui est la même pour toutes les voies de réception. Ainsi, quel que soit i :

En particulier pour des applications interférométriques, il est nécessaire que les séries de Ni échantillons successifs pour des valeurs de i différentes, correspondent toutes au même intervalle de temps absolu pour que le déphasage entre fin de voies, entre deux voies données, soit représentatif de celui en sortie des antennes desdites deux voies sur un même signal incident.

La figure 2 illustre en détail un dispositif de synchronisation 26, faisant partie de la voie de réception V,. Le dispositif de synchronisation 26, reçoit en entrée des paquets de P échantillons a la première fréquence - -, et fournit en sorties des sériés de N _{t é} chantillons, par paquets de P échantillons.

La figure 3 illustre un premier problème à résoudre du fait que le nombre N _t n’est pas, généralement, un multiple de P.

La figure 3 illustre la parallélisation du flux d’échantillons en P lignes parallèles, réalisée par le démultiplexeur 10,. Chaque échantillon est symbolisé par une case 140. Ces échantillons sont illustrés dans un diagramme à deux axes temporels et T ₂ . Les paquets 150 de P échantillons sont référencés par un indice Ç _j . La durée correspondant à un paquet est de PTe _t = ^· Les flèches recourbées 160 indiquent la continuité des échantillons dans le temps.

Les séries 18 à fournir en sortie sont des séries de Ni échantillons, référencées par un indice / , montrées en en traits épais. Cependant, le nombre N _t n’étant pas un multiple de P, chaque série 18 ne commencent pas systématiquement par un paquet de P échantillons lui appartenant intégralement, comme illustré à la figure 3 par l’échantillon d’indice 0 de chaque paquet. La position du premier échantillon d’une série 18 dans un paquet de P échantillons 150 évolue dans le temps, et dépend du reste P _j de la division euclidienne de N _t par P.

Le nombre Ni s’écrit sous la forme :

N _t = M x P + Ri (EQ 2)

avec 0 < Ri < P, M étant la partie entière de N _t divisé par P, M = Ent ), Ent(. ) étant la fonction partie entière, et P _j le reste de la division euclidienne de N _t par P.

En utilisant l’opérateur modulo Mod(. , . ) on écrit :

P _; = Mod(/V _j ,P) (EQ3)

Les figures 4 et 5 illustrent chacune des échantillons issus de deux voies de réception V, et V _j , à synchroniser entre elles, selon un double axe temporel de manière analogue à la représentation de la figure 3, par paquets de P échantillons correspondant à une même abscisse sur l’axe Ti.

Les fréquences d’échantillonnage sont respectivement égales à Fe _j et Fe _j , elles sont différentes, et de plus il y un décalage temporel At^ entre les deux voies, comme illustré à la figure 4.

Une de ces deux voies de réception est la voie de référence.

La voie de référence est choisie comme étant la voie qui véhicule le signal reçu avec un retard de temps par rapport à toutes les autres voies. Les séries d’échantillons 18, _, i et 18 _{j i} comprenant respectivement N _t et N _j échantillons sont à synchroniser en sortie comme expliqué ci-dessus et comme illustré schématiquement par la figure 5.

En effet, les séries référencées 18’ _u et 18’ _j,i sont composées de mêmes échantillons de signal que les séries correspondantes respectives 18, ₁ et 18 _{j i} de la figure 4. Les séries 18’ _u et 18’ _j sont obtenues en sortie des dispositifs de synchronisation 26, et 26 _j mis en oeuvre sur chacune des voies V, et V _j .

Comme illustré à la figure 2, le dispositif de synchronisation 26, d’une voie de réception V, comporte une mémoire 21 , accessible en écriture et en lecture par des accès indépendants, dans laquelle sont mémorisés des paquets 150 d’entrée de P échantillons du signal S _j numérisé fournis par le module 10,, écrits dans la mémoire 21 , à la première fréquence FeJP.

Le dispositif de synchronisation comprend également deux ensembles de registres 23, et 25,, chaque ensemble comprenant un nombre de registres égal à P fois le nombre de bits des échantillons. Le premier ensemble de registres 23, est alimenté par des premiers paquets de P échantillons lus dans la mémoire 21 , à la deuxième fréquence F _T , qui est la fréquence de travail.

Le deuxième ensemble de registres 25, est branché en sortie du premier ensemble de registres 23, et est adapté à mémoriser des deuxièmes paquets de P échantillons. Chaque deuxième paquet est décalé d’une période d’horloge 1/F _T par rapport à un premier paquet de P échantillons correspondant.

En notant S _u le signal numérisé de sortie du premier ensemble de registres 23, et S _{2 i} le signal numérisé de sortie du deuxième ensemble de registres 25, la relation suivante est vérifiée :

En d’autres termes, et comme illustré à la figure 6, à un instant donné, les sorties des deux ensembles de registres 25, et 23, forment un paquet double 17 de 2 P échantillons successifs. Par exemple, le paquet 17 est formé des paquets \ Ί _l et 17 ₂ . Le paquet 17 ₂ d’échantillons issus du deuxième ensemble de registres 25, comporte les échantillons d’indices {L _k. , .... , L _k. + P - 1} et le paquet \ Ί _l d’échantillons issus du premier ensemble de registres 23, comporte les échantillons d’indices [L _k. + P, .... , L _k. + 2P - l}.

Les sorties des premier et deuxième ensembles de registres sont branchés en entrée d’un multiplexeur 27,, adapté à sélectionner P échantillons consécutifs parmi les 2 P échantillons d'un paquet double en utilisant une adresse de multiplexage, pour former un troisième paquet de P échantillons. Le dispositif de synchronisation 26, comprend un automate 28, qui est un module programmable comportant au moins un processeur de calcul et un élément de mémoire adapté à mémoriser des valeurs de paramètres.

Dans un mode de réalisation, l’automate est réalisé à l'aide de circuits numériques. Dans un autre mode de réalisation, l'automate est réalisé dans le FPGA dédié à la réalisation du module 12,.

L'automate 28, qui reçoit en entrée la valeur de décalage temporel Dt _ί · à appliquer et une valeur q d’un compteur courant à la deuxième fréquence F _T et comptant en permanence cycliquement de 0 à Q _A - 1, Q _A correspondant au nombre d'états du compteur qui vaut précisément (M + 1) x P, la période de ce cycle valant donc :

T _A =— pp = P x AT (EQ5)

En pratique, il est usuel de choisir P = 2 ^B où B est une valeur entière, par exemple

B = 3.

En variante, la valeur de compteur q est calculée par l’automate 28, à partir d’une horloge interne de cet automate (non représentée en figure 2).

L’automate 28, est adapté à calculer, en temps réel, pour chaque valeur courante q, une adresse de lecture dans la mémoire 21 ,, AM(q), et une adresse de multiplexage du multiplexeur 27,, AX(q). Il est à noter que l’indice i a été omis pour simplifier les notations.

Les adresses de multiplexage sont comprises entre 0 et P - 1, et sont calculées modulo P. Plusieurs exemples d’adresses de multiplexage AX q ) sont montrés à la figure 6.

L’automate 28, calcule également un indicateur de maintien I _AM (q ) de l’adresse de lecture en mémoire courante, qui est mis en oeuvre lorsqu’une adresse de multiplexage courante est inférieure à une adresse de multiplexage précédente.

Les valeurs calculées par l’automate 28, sont, dans le mode de réalisation préféré, données par les formules suivantes.

Après initialisation, les formules récurrentes suivantes sont appliquées :

AX q ) = Mod ( Ent Q X (P - P*) - Moά(Dt _u ·, ) , p) (EQ9)

«<?) = 0 Si AX{q) ³ AX{q - 1) (EQ10)

hmiq) = l S\ AX q) < AX(q - l) (EQ1 1 )

AM{q) = Mod(AM(q - 1) + 1 - l _AM {q), fy) (EQ12) Le décalage temporel Dt _ί · est une donnée d'entrée prise en compte à chaque début de période d’automate T _A .

Les figures 7 et 8 illustrent un exemple de synchronisation entre deux voies sur une période d’automate T _A . Dans l’exemple, P = 8, Ni = 62, N _j = 63 et Dt _ί · valant

14 14

sensiblement— SFf ou— Fet .

Les séries synchronisées 18,, 18 _j sont entourées d’un cadre en traits épais à la figure 8. Les colonnes 19 de la figure 8 indiquent le maintien de l’adresse de lecture en mémoire précédente.

La figure 9 est un logigramme des principales étapes d’un procédé de synchronisation selon un mode de réalisation de l’invention.

Le procédé est mis en oeuvre en parallèle sur toutes les voies de réception. Les étapes décrites ci-après concernent une seule voie de réception V,. Les mêmes étapes sont effectuées sur toutes les voies de réception.

Le procédé comprend une première étape 101 de réception et mémorisation du décalage temporel Ar _r par rapport à la voie de référence à appliquer.

À l’étape d’initialisation 102, les valeurs d’adresse de lecture AM(q ) , d’adresse de multiplexage AX(q ) et d’indicateur de maintien I _AM (q) sont initialisées et mémorisées selon les formules (EQ6) à (EQ8) ci-avant définies.

À l’étape 104, la valeur q de compteur courant est reçue.

Comme expliqué précédemment, chaque automate de chaque voie de réception utilise la même valeur de compteur courante q au même instant temporel, grâce à la mise en oeuvre du module de comptage 100.

À l’étape 106 est calculée et mémorisée l’adresse de multiplexage AX q ) courante, selon la formule (EQ9), et à l’étape suivante 108 l’adresse de multiplexage AX(q ) courante est comparée à l’adresse de multiplexage précédente mémorisée.

L’indicateur de maintien I _AM (q) est ensuite calculé et mémorisé à l’étape 1 10, le calcul étant effectué en fonction du résultat de l’étape de comparaison précédente selon les formules (EQ10) et (EQ1 1 ). L’adresse de lecture AM(q ) est également calculée selon la formule (EQ12), et mémorisée.

Ensuite on obtient à l’étape 1 12, à partir des premier ensemble de registres et deuxième ensemble de registres, les paquets de P échantillons correspondant à l’adresse de lecture AM(q) calculée.

Ensuite à l’étape 1 14 est appliquée l’adresse de multiplexage calculée AX q ) pour obtenir un troisième paquet de P échantillons faisant partie de la série courante de N _t échantillons. Le procédé retourne ensuite à l’étape 104 de réception d’une valeur de compteur courante.

En d’autres termes, à chaque coup d'horloge de deuxième fréquence F _T , la valeur de q s'incrémente de 1, et on calcule AX(q), I _AM (q ) et AM(q).

Ces valeurs calculées sont ensuite appliquées pour la formation d’une série de Ni échantillons comme expliqué en détail ci-dessus. L’invention a été décrite ci-dessus dans le cas particulier de voies de réception ayant des fréquences d’échantillonnage différente.

Il est entendu que le dispositif, système et procédé de l’invention s’appliquent également dans le cas dans lequel chaque voie de réception comporte un convertisseur analogique-numérique fonctionnant à une même fréquence d’échantillonnage Fe.