以下、発明の実施の形態を通じて本発明� ��一側面を説明するが、以下の実施形態は請� ��の範囲にかかる発明を限定するものではな� ��。又実施形態の中で説明されている全特徴� ��組み合わせが発明の解決に必須であるとは� ��らない。

 図1は、本実施形態に係る試験装置100の構 成をDUT200と共に示す。試験装置100は、被試験 デバイスとしてDUT200を試験する。DUT200として 、DRAM(Dynamic Random Access Memory)もしくはフラ� �シュメモリ等のメモリLSI、ロジックICまたは ロジックLSI等が例示できる。

 試験装置100は、1または複数のDUT200を試験 する。試験装置100は、制御装置110と、メイン 周期発生器120と、サブ周期発生器122と、補助 周期発生器124と、周期設定メモリ126と、周期 設定レジスタ128と、パターン発生器130と、選 択部140-1~140-nと、タイミング発生器150-1~150-n� �、入出力部160-1~160-nとを含む。なお、選択部 140-1~140-n等同種の部材の符号はXXX-Yのように� �数XXXと添え数Yとをハイフン「-」でつないで 表現している。以下本明細書において同種の 部材を個々に区別しない場合には、単に選択 部140のように主数だけを符号として示す。

 制御装置110は、たとえばコンピュータシ� ��テムであり、プログラムに基づいてDUT200の� ��験を制御する。特に制御装置110は、メイン� ��期発生器120またはサブ周期発生器122の何れ� ��の周期発生器が発生した試験周期を選択部1 40で選択するときに用いる選択信号SELを生成� ��る。

 メイン周期発生器120は、DUT200を試験する� ��験周期を示すメイン試験周期信号MAIN_PERIOD� �発生する。メイン周期発生器120は、メイン� �験周期信号MAIN_PERIODによって、試験に含まれ る各試験サイクルの周期(試験周期)を定める� ��メイン周期発生器120は、各試験周期を同一� ��長さとしてもよく、試験周期毎に異なる長� ��としてもよい。すなわちメイン周期発生器1 20は、試験周期毎に異なる長さの試験周期を� ��すメイン試験周期信号MAIN_PERIODを発生しう� �可変周期発生器であってもよい。メイン試� �周期信号MAIN_PERIODは、後に説明する選択部140 によって選択された場合には、当該選択部に 対応する試験端子ごとのタイミング発生器150 および入出力部160に供給される試験周期信号 PERIODになる。

 サブ周期発生器122は、DUT200を試験する試� ��周期を示すサブ試験周期信号SUB_PERIODを発生 する。サブ周期発生器122は、サブ試験周期信 号SUB_PERIODによって、試験に含まれる各試験� �イクルの周期(試験周期)を定める。サブ周期 発生器122は、メイン周期発生器120と同様に試 験周期ごとに異なる長さの試験周期を発生可 能なものであってよく、各試験周期を予め設 定された同一の長さとするメイン周期発生器 120と比較してより簡易な構成をとってもよい 。すなわちサブ周期発生器122は、予め設定さ れた長さの試験周期を示すサブ試験周期信号 SUB_PERIODを発生する固定周期発生器であって� �よい。サブ試験周期信号SUB_PERIODは、後に説� ��する選択部140によって選択された場合には� ��当該選択部に対応する試験端子ごとのタイ� ��ング発生器150および入出力部160に供給され� ��試験周期信号PERIODになる。

 メイン周期発生器120およびサブ周期発生� ��122は、複数の試験端子を含む端子グループ� ��とに備えられる。メイン周期発生器120およ� ��サブ周期発生器122が発生するメイン試験周� ��信号MAIN_PERIODおよびサブ試験周期信号SUB_PERI ODは、試験装置100の各部を動作させる基準ク� ��ックの整数倍に整数未満の値を加えた値と� ��ることができる。またメイン周期発生器120� ��よびサブ周期発生器122は、制御装置110から� ��スタート信号によって、そのスタートのタ� ��ミングを同期させることができる。なお、� ��験周期は、DUT200に供給する試験信号またはD UT200から出力される出力信号の1サイクル期間 、すなわちドライバ制御またはコンパレータ 制御のサイクルとすることができる。

 補助周期発生器124は、メイン周期発生器1 20およびサブ周期発生器122が発生する試験周� ��信号の最小公倍数の補助試験周期信号SUPを� ��生する。また補助周期発生器124は、同期信� ��SYNCを発生できる。補助周期発生器124は同期 信号SYNCにより、メイン周期発生器120および� �ブ周期発生器122とスタートのタイミングを� �期させることができる。この場合、メイン� �期発生器120、サブ周期発生器122および補助� �期発生器124は、同期して試験周期および試� �周期の最小公倍数の周期の発生を開始でき� �。なお、メイン周期発生器120、サブ周期発� �器122および補助周期発生器124のスタートタ� �ミングの同期は、同期信号SYNCによらず、制� ��装置110からのスタート信号によってとるこ� ��ができる。

 周期設定メモリ126は、メイン周期発生器1 20が発生すべき試験周期の長さを記憶する。� ��該試験周期の長さは、後に説明するパター� ��発生器130が発生する試験パターンに含まれ� ��周期情報の各値に対応して選択される。す� ��わちメイン周期発生器120は、周期設定メモ� ��126に記憶された試験周期の長さを試験パタ� ��ンに含まれる周期情報に基づいて選択する� ��そしてメイン周期発生器120は、選択された� ��該試験周期の長さに応じてメイン試験周期� ��号MAIN_PERIODを発生する。

 周期設定レジスタ128は、サブ周期発生器1 22が発生すべき試験周期の長さを記憶する。� ��期設定レジスタ128が記憶する試験周期の長� ��は固定の値とすることができる。サブ周期� ��生器122は、周期設定レジスタ128に記憶され� ��試験周期の長さに応じたサブ試験周期信号S UB_PERIODを発生する。

 パターン発生器130は、メイン周期発生器1 20が発生する試験周期毎に、DUT200を試験する� ��めの試験パターンおよび当該試験パターン� ��より生成される試験信号がDUT200に供給され� ��ことによって出力に期待される出力信号の� ��ターンである期待値パターンを発生する。� ��明細書において試験パターンおよび期待値� ��ターンを総称して「パターンPATTERN」という 。またパターン発生器130はパターンPATTERNに� �応するタイミングセットTSを生成する。生成 したパターンPATTERNおよびタイミングセットTS は、後に説明するタイミング発生器150に供給 する。パターン発生器130として、試験プログ ラムの命令列に従って対応する試験パターン を生成するシーケンシャル・パターン・ジェ ネレータ、あるいは予め定められたアルゴリ ズムに基づいて試験パターンを生成するアル ゴリズミック・パターン・ジェネレータが例 示できる。

 選択部140は、メイン周期発生器120が発生� ��たメイン試験周期信号MAIN_PERIODおよびサブ� �期発生器122が発生したサブ試験周期信号SUB_P ERIODのいずれかを選択する。選択した信号は� ��験周期信号PERIODとして対応するタイミング� ��生器150に供給する。メイン試験周期信号MAIN _PERIODおよびサブ試験周期信号SUB_PERIODの何れ� ��選択するかは制御装置110からの選択信号SEL� ��基づく。また、選択部140は、補助周期発生� ��124が発生する補助試験周期信号SUPを受け、� ��該補助試験周期信号SUPに同期してメイン試� ��周期信号MAIN_PERIODおよびサブ試験周期信号SU B_PERIODを切り替える。

 図2は本実施形態のタイミング発生器150の 一例を示す。タイミング発生器150は、試験周 期信号PERIODに応じた試験周期で、試験パター ンPATTERN_D、期待値パターンPATTERN_C、タイミン グ信号TIMINGおよびストローブ信号STRBを入出� �部160に供給する。試験パターンPATTERN_Dは、DU T200に供給する試験信号を生成するためのパ� �ーンであってよく、期待値パターンPATTERN_C� �、後に説明する比較部でDUT200からの出力信� �との比較に用いる期待値のパターンであっ� �よい。タイミング信号TIMINGは、DUT200に供給� �る試験信号のタイミングを示す信号であっ� �よい。ストローブ信号STRBは、DUT200からの出� ��信号を比較するタイミングを示す信号であ� ��てよい。

 タイミング発生器150は、タイミング発生� ��152とレジスタ154とを有する。タイミング発� ��部152は、タイミングセットTSに基づきタイ� �ング信号TIMINGおよびストローブ信号STRBを発� ��する。レジスタ154は、試験周期信号PERIODと� ��てサブ周期発生器122が発生したサブ試験周� ��信号SUB_PERIODが選択された場合に参照される パターンおよびタイミングセットを記憶する 。

 タイミング発生器150は、試験周期信号PERI ODとしてメイン試験周期信号MAIN_PERIODが選択� �れた場合には、パターン発生器130からのパ� �ーンPATTERNおよびタイミングセットTSを用い� �試験パターンPATTERN_D等を生成する。またタ� �ミング発生器150は、試験周期信号PERIODとし� �サブ試験周期信号SUB_PERIODが選択された場合� ��は、レジスタ154に記憶されたパターンPATTERN およびタイミングセットTSを用いて試験パタ� ��ンPATTERN_D等を生成する。

 図3は、本実施形態の入出力部160の一例を 示す。入出力部160は、DUT200が備える複数の試 験端子に対応して設けられる。入出力部160は 、それぞれが供給される試験周期信号PERIODに 応じて、対応する試験端子に対して試験信号 を出力しまたは対応する試験端子から出力さ れる出力信号を入力する。入出力部160は、波 形成形器162と、ドライバ164と、比較器166と、 コンパレータ168とを有する。

 波形成形器162は、パターン発生器130また� ��レジスタ154から供給された試験パターンPATT ERN_Dを波形成形する。波形成形器162は、試験� ��ターンPATTERN_Dに基づく波形成形後の信号を� ��ライバ164に供給する。ドライバ164は、波形� ��形器162から入力された波形成形後の信号を� ��イミング信号TIMINGに示すタイミングで論理� ��Hまたは論理値Lにドライブして試験信号を� �成する。生成した試験信号はDUT200に供給す� �。

 比較器166は、パターン発生器130またはレ� ��スタ154から供給された期待値パターンPATTERN _Cとコンパレータ168からの出力との一致/不一 致を判断する。比較器166は、当該判断の結果 をフェイルメモリ170に出力する。コンパレー タ168は、DUT200からの出力信号をストローブ信 号STRBの示すタイミングで取得する。コンパ� �ータ168は、取得した信号を比較器166に出力� �る。フェイルメモリ170は、比較器166による� �較結果を記憶する。

 以上のように、本実施形態の試験装置100� ��は、複数の試験端子ごとにメイン周期発生� ��120とサブ周期発生器122とを有する。そして� ��周期発生器が発生するメイン試験周期信号M AIN_PERIODとサブ試験周期信号SUB_PERIODとは選択� ��140によって選択されて、試験端子ごとのタ� ��ミング発生器150および入出力部160に供給さ� ��る。このため、本実施形態の試験装置100で� ��、試験端子ごとにメイン試験周期信号MAIN_PE RIODまたはサブ試験周期信号SUB_PERIODの何れか� ��選択して適用できる。この結果、非同期で� ��なる周期の入出力を持つようなデバイスの� ��験においても、試験端子を無駄にすること� ��なく、また試験端子を効率よく配置できる� ��

 また、本実施形態の試験装置100では、メ� ��ン周期発生器120は、試験周期ごとに異なる� ��さの試験周期を示すメイン試験周期信号MAIN _PERIODを発生する可変周期発生器とする。一� �、サブ周期発生器122は、予め設定された長� �の試験周期を示すサブ試験周期信号SUB_PERIOD� ��発生する固定周期発生器とする。このため� ��メイン試験周期信号MAIN_PERIODを、たとえばPL Lで逓倍あるいは分周等した後のクロックに� �期するデータ出力端子に対応する入出力端� �に適用でき、またサブ試験周期信号SUB_PERIOD� ��、たとえばPLLで逓倍する前のクロック入力� ��子に対応する入出力端子に適用できる。す� ��わち、クロック入力とこのクロックを逓倍� ��たは分周等する信号に同期する入出力を有� ��るようなDUTに適用して好適な試験装置100を� ��供できる。

 また、本実施形態の試験装置100では、メ� ��ン周期発生器120が発生すべき試験周期の長� ��は周期設定メモリ126に記憶する。一方、サ� ��周期発生器122が発生すべき試験周期の長さ� ��周期設定レジスタ128に記憶する。この結果� ��周期設定メモリ126には複数の試験周期の長� ��を記憶してメイン周期発生器120が可変周期� ��生器となることを実現できる。一方、周期� ��定レジスタ128には単一の試験周期の長さを� ��憶してサブ周期発生器122が固定周期発生器� ��なることを実現できる。周期設定レジスタ1 28は単なるレジスタであり回路規模の増大を� ��制して試験装置100の製造コストを抑制でき� ��。

 図4は、本実施形態の試験装置100において 、各周期発生器が発生する試験周期信号の例 を示す。図4において、上から順に、メイン� �期発生器120が発生するメイン試験周期信号MA IN_PERIOD、サブ周期発生器122が発生するサブ試 験周期信号SUB_PERIODおよび補助周期発生器124� �発生する補助試験周期信号SUPのタイミング� �示す。

 メイン試験周期信号MAIN_PERIOD、サブ試験� �期信号SUB_PERIODおよび補助試験周期信号SUPは� ��各々周期Tmain、周期Tsub、周期Tsupを有する。 周期Tmainは周期Tsubの2/3になり、周期Tsupの1/3� �なる。すなわち、周期Tmainを2とすれば周期Ts ubは3、周期Tsupは6になり、周期Tsupは周期Tmain� ��周期Tsubの最小公倍数になる。また、各試験 周期信号はそのスタートが同期しており、こ のような同期は、前記した補助周期発生器124 からの同期信号SYNCによりとることができる� �

 周期Tsupを周期Tmainおよび周期Tsubの最小公 倍数にすることにより、補助試験周期信号SUP の立ち上がりのタイミングをメイン試験周期 信号MAIN_PERIODおよびサブ試験周期信号SUB_PERIOD の立ち上がりのタイミングに同期させること ができる。図4において、補助試験周期信号SU Pの立ち上がりタイミングt1、t2、t3は何れも� �イン試験周期信号MAIN_PERIODおよびサブ試験周 期信号SUB_PERIODの立ち上がりのタイミングに� �期している。このように各試験周期信号を� �期させることにより、補助試験周期信号SUP� �立ち上がりのタイミング(t1、t2、t3等)でメイ ン試験周期信号MAIN_PERIODとサブ試験周期信号S UB_PERIODとを切り替えることができる。前記し たタイミングt1、t2、t3等では、メイン試験周 期信号MAIN_PERIODおよびサブ試験周期信号SUB_PER IODは何れも論理値Hであり、試験周期信号を� �り替えることに不都合はない。

 以上の通り、本実施形態の試験装置100に� ��れば、試験端子ごとにメイン試験周期信号M AIN_PERIODまたはサブ試験周期信号SUB_PERIODを選� ��して適用できる。この結果、試験端子の無� ��をなくすことができる。また試験端子を有� ��に配置できる。

 なお、本実施形態の試験装置100において� ��選択部140でのメイン試験周期信号MAIN_PERIOD� �よびサブ試験周期信号SUB_PERIODの選択は、補� ��試験周期信号SUPに同期して切り替えられる� ��を説明した。しかし、選択部140でのメイン� ��験周期信号MAIN_PERIODおよびサブ試験周期信� �SUB_PERIODの選択は任意のタイミングで切り替� ��ることができる。ただし、メイン試験周期� ��号MAIN_PERIODが論理値Hに立ち上がった直後に� ��理値Lの状態にあるサブ試験周期信号SUB_PERIO Dに切り替えられるような場合には、試験周� �信号が論理値Hになった直後に論理値Lに戻る ことになる。実施の態様によっては試験信号 の干渉等好ましくない現象を招来する可能性 があるから、このような場合にとり得る対策 の一例を次に説明する。

 図5は、選択部140に切替禁止部180を備える 例を示す。切替禁止部180は、メイン試験周期 信号MAIN_PERIODに基づく試験周期の開始、すな� ��ちメイン試験周期信号MAIN_PERIODが論理値Lか� ��論理値Hになったことを検知する。そして、 切替禁止部180は、当該試験周期の開始(論理� �Hになった時)から予め定められた禁止期間の 間、選択部140がメイン試験周期信号MAIN_PERIOD� ��らサブ試験周期信号SUB_PERIODに切り替えるこ とを禁止する。メイン試験周期信号MAIN_PERIOD� ��らサブ試験周期信号SUB_PERIODへの切り替えの 禁止は、選択信号SELを当該禁止期間の間イネ ーブルにすることにより実現できる。

 図6は、当該禁止期間が設けられた場合の メイン試験周期信号MAIN_PERIODおよびサブ試験� ��期信号SUB_PERIODのタイミングの一部を示す。 時間tsでメイン試験周期信号MAIN_PERIODが論理� �Lから論理値Hになる。すなわちメイン試験周 期信号MAIN_PERIODによる試験周期が開始される� ��この時間tsにおいて切替禁止部180は、当該� �イン試験周期信号MAIN_PERIODの変化を検知して 、禁止期間Tpをセットする。そして禁止期間T pの間サブ試験周期信号SUB_PERIODへの切り替え� ��禁止される。

 この禁止される様子を図6の破線および×� ��で示している。一方、禁止期間Tpの経過後� �はサブ試験周期信号SUB_PERIODへの切り替えが� ��える。このサブ試験周期信号SUB_PERIODへの切 り替えが行える様子を図6の実線および○印� �示している。

 仮に図6の破線で示すようなサブ試験周期 信号SUB_PERIODであった場合、試験周期信号が� �時間の間に急激に変化してサージ等好まし� �ない現象を生じる可能性がある。しかし、� �替禁止部180を備える本例の場合にはそのよ� �な不都合はない。一方、禁止期間Tpを経過し た後には、図6の実線で示すようなサブ試験� �期信号SUB_PERIODに切り替えたとしても短期間� ��間に論理値Hから論理値Lに試験周期信号が� �化するわけではない。よってサージ等好ま� �くない現象を生じる可能性は低い。このよ� �に、切替禁止部180を備えることにより、任� �のタイミングでメイン試験周期信号MAIN_PERIOD からサブ試験周期信号SUB_PERIODに切り替えら� �る場合であっても、サージ等好ましくない� �象の発生を防止することができる。

 なお、切替禁止部180は、サブ試験周期信� ��SUB_PERIODからメイン試験周期信号MAIN_PERIODに� ��り替える場合にも同様に適用できる。また� ��前記例では切り替えの指定は選択信号SELに� ��って為される例を示しているが、試験パタ� ��ンによって指定されてもよい。

 以上、本発明の一側面を実施の形態を用� ��て説明したが、本発明の技術的範囲は上記� ��施の形態に記載の範囲には限定されない。� ��記実施の形態に、多様な変更又は改良を加� ��ることができる。その様な変更又は改良を� ��えた形態も本発明の技術的範囲に含まれ得� ��ことが、請求の範囲の記載から明らかであ� ��。

 たとえば、前記した実施形態では、サブ� ��期発生器122は固定周期の周期発生器として� ��示している。しかし、サブ周期発生器122は� ��メイン周期発生器120と同様に可変周期の周� ��発生器としてもよい。

 また、試験装置100は、試験対象となる被� ��験回路と共に同一の電子デバイスに設けら� ��た試験回路であってもよい。当該試験回路� ��、電子デバイスのBIST回路等として実現され 、被試験回路を試験することにより電子デバ イスの診断等を実施する。これにより、当該 試験回路は、被試験回路となる回路が、電子 デバイスとしての本来の目的に従った正常な 動作または機能を実現できるかどうかをチェ ックすることができる。

 また、試験装置100は、試験対象となる被� ��験回路と同一のボードまたは同一の装置内� ��設けられた試験回路であってもよい。この� ��うな試験回路も、上述のように被試験回路� ��本来の目的に従った正常な動作または機能� ��実現できるかどうかをチェックすることが� ��きる。

 上記説明から明らかなように、本発明の� ��実施形態によれば、試験端子の無駄を無く� ��ことができる「試験装置および電子デバイ� ��」を実現することができる。また試験端子� ��効率的に配置できる「試験装置および電子� ��バイス」を実現することができる。

 以上、本発明を実施の形態を用いて説明� ��たが、本発明の技術的範囲は上記実施の形� ��に記載の範囲には限定されない。上記実施� ��形態に、多様な変更または改良を加えるこ� ��が可能であることが当業者に明らかである� ��その様な変更または改良を加えた形態も本� ��明の技術的範囲に含まれ得ることが、請求� ��範囲の記載から明らかである。