Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
THIN-FILM TRANSISTOR, DISPLAY DEVICE, AND MANUFACTURING METHOD FOR THIN-FILM TRANSISTOR
Document Type and Number:
WIPO Patent Application WO/2018/120076
Kind Code:
A1
Abstract:
A thin-film transistor, a manufacturing method therefor, and a display device. The thin-film transistor comprises a substrate (101), a semiconductor layer (10), a source electrode (20), a drain electrode (30), a gate electrode (50), insulating layers (40), and multiple suspended electrodes (60). The semiconductor layer (10) is formed on the substrate (101). The semiconductor layer (10) is provided at either extremity with first doped areas (11). The source electrode (20) and the drain electrode (30) respectively are provided correspondingly on the first doped areas (11). The gate electrode (50) is provided between the source electrode (20) and the drain electrode (30). The semiconductor layer (10) between the gate electrode (50) and the drain electrode (30) forms an offset area. Multiple second doped areas (12) are formed at intervals on the offset area. The insulating layers (40) cover areas of the offset area at where none of the second doped areas (12) is formed. The multiple suspended electrodes (60) are provided corresponding to the insulating layers (40). The provision of the second doped areas facilitates an improvement in the current drive capability of the thin-film transistor.

Inventors:
CHEN SIMON (CN)
Application Number:
PCT/CN2016/113641
Publication Date:
July 05, 2018
Filing Date:
December 30, 2016
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
SHENZHEN ROYOLE TECHNOLOGIES CO LTD (CN)
International Classes:
H01L27/32; H01L29/786
Foreign References:
US5138409A1992-08-11
US20060043428A12006-03-02
US20070004067A12007-01-04
CN104143573A2014-11-12
US5821585A1998-10-13
CN104465405A2015-03-25
Attorney, Agent or Firm:
SHENZHEN ZHONGYI PATENT AND TRADEMARK OFFICE (CN)
Download PDF:
Claims:
权利要求书

[权利要求 1] 一种薄膜晶体管, 包括基底 (101) 、 半导体层 (10) 、 绝缘层 (40

) 、 源极 (20) 、 漏极 (30) 和栅极 (50) , 所述半导体层 (10) 设 置在所述基底 (101) 上, 其特征在于,

所述半导体层 (10) 的两端分别形成有一第一惨杂区域 (11) , 所述 源极 (20) 与所述漏极 (30) 分别对应设置在两个所述第一惨杂区域 (11) 上, 所述半导体层 (10) 的两个所述第一惨杂区域 (11) 之间 具有间隔设置的多个第二惨杂区域 (12) ;

所述栅极 (50) 设置在所述源极 (20) 与所述漏极 (30) 之间, 且所 述栅极 (50) 与所述漏极 (30) 的距离较所述栅极 (50) 与所述源极 (20) 的距离远, 从而所述栅极 (50) 与所述漏极 (30) 之间的半导 体层 (10) 形成偏移区域, 所述多个第二惨杂区域 (12) 位于所述偏 移区域;

所薄膜晶体管还包括多个悬空电极 (60) , 所述绝缘层 (40) 遮盖在 所述偏移区域未形成有所述多个第二惨杂区域 (12) 的区域, 所述多 个悬空电极 (60) 对应设置于该绝缘层 (40) 上, 所述栅极 (50) 与 相邻的一所述悬空电极 (60) 之间具有一个所述第二惨杂区域 (12) , 剩余的所述悬空电极 (60) 中的每相邻两个之间具有一个所述第二 惨杂区域 (12) 。

[权利要求 2] 如权利要求 1所述的薄膜晶体管, 其特征在于, 沿所述源极 (20) 向 所述漏极 (30) 的方向, 多个所述第二惨杂区域 (12) 的水平横截宽 度依次缩小。

[权利要求 3] 如权利要求 1所述的薄膜晶体管, 其特征在于, 所述第二惨杂区域 (1

2) 的数量为三个、 四个或五个中之一。

[权利要求 4] 如权利要求 1至 3中任一项所述的薄膜晶体管, 其特征在于, 所述第一 惨杂区域 (11) 中所惨杂物质的剂量大于所述第二惨杂区域 (12) 中 所惨杂物质的剂量。

[权利要求 5] 如权利要求 4所述的薄膜晶体管, 其特征在于, 所述第一惨杂区域 (1 1) 中所惨杂物质与所述第二惨杂区域 (12) 中所惨杂物质相同, 所 惨杂物质为磷离子或硼离子。

如权利要求 5所述的薄膜晶体管, 其特征在于, 所述第一惨杂区域 (1 1) 和第二惨杂区域 (12) 均为通过在所述半导体层 (10) 上惨杂离 子而形成, 所述第一惨杂区域 (11) 惨杂的离子个数为是 1x10 16 个 /cm 2, 第二惨杂区域 (12) 惨杂的离子个数为是 5x10 15个 /cm 2。 一种显示器设备, 其特征在于, 该显示器设备包括权利要求 1至 6中任 一项所述的薄膜晶体管。

一种薄膜晶体管的制备方法, 其特征在于, 包括以下步骤: 提供基底 (101) , 并在基底 (101) 上形成半导体层 (10) ; 在所述半导体层 (10) 远离所述基底 (101) 的一侧形成绝缘层 (40

) , 并在所述绝缘层 (40) 上对应地设置一个栅极 (50) 及多个悬空 电极 (60) , 所述栅极 (50) 与所述悬空电极 (60) 之间以及相邻两 个所述悬空电极 (60) 之间均间隔设置;

对所述半导体层 (10) 的两端进行惨杂处理以分别形成一第一惨杂区 域 (11) , 并对未被所述栅极 (50) 和所述多个悬空电极 (60) 遮盖 的半导体层 (10) 进行惨杂处理以形成多个第二惨杂区域 (12) ; 在两个所述第一惨杂区域 (11) 上分别相应地设置源极 (20) 和漏极 (30) 。

如权利要求 8所述的薄膜晶体管的制备方法, 其特征在于, 在形成所 述绝缘层 (40) 、 所述栅极 (50) 和所述多个悬空电极 (60) 过程中 , 在所述半导体层 (10) 上依次形成绝缘材料层及金属层, 同吋图案 化所述绝缘材料层及所述金属层, 所述绝缘材料层形成绝缘层 (40) , 所述金属层形成栅极 (50) 和多个悬空电极 (60) 。

如权利要求 8所述的薄膜晶体管的制备方法, 其特征在于, 所述第一 惨杂区域 (11) 和所述第二惨杂区域 (12) 均为通过在所述半导体层 ( 10) 上采用注入离子的方式而形成, 所述第一惨杂区域 (11) 惨杂 的离子个数为 1x10 16个 /cm 2, 所述第二惨杂区域 (12) 惨杂的离子个 数为 5x10 15个 /cm 2

Description:
薄膜晶体管、 显示器设备及薄膜晶体管的制备方法 技术领域

[0001] 本发明涉及显示器技术领域, 具体地, 涉及一种薄膜晶体管、 使用该薄膜晶体 管的显示器设备以及该薄膜晶体管的制备方法 。

背景技术

[0002] 薄膜晶体管 (TFT) 可应用于显示器设备、 打印机、 扫描设备、 微机电系统 ( MEMS) 、 平面型 X射线源等等, 尤其在显示器设备、 微机电系统、 平面型 X射 线源中的应用前景广阔。 偏移漏极是 TFT上的基本结构, 如图 1所示, 在该结构 中, 基底 1设置了半导体层 , 并在半导体层 的相应位置上设置的惨杂区域 2, 惨杂区域 2上分别设置源极 3和漏极 4, 栅极 5与半导体层 1之间设置了绝缘层 6 , 栅极 5和漏极 4之间有一定偏移量 (即栅极 5与漏极 4的距离较栅极 5与源极 3的 距离远, 如图 1, 栅极 5和漏极 4之间具有偏移距离 L) 而使得两者之间的半导体 层 1形成偏移区域, 使得漏极 4上的高电压主要落在偏移区域上, 从而提高 TFT的 击穿电压。 偏移区域对偏移的漏极的 TFT的击穿电压有显著影响。 该结构所存在 的问题在于: 偏移区域的半导体层 1的电阻很高, 与一般常用的薄膜晶体管相比 较, 偏移的漏极的 TFT的幵态电流小若干数量级, 会影响其电流驱动能力。 技术问题

[0003] 本发明的目的在于提供一种薄膜晶体管、 使用该薄膜晶体管的显示器设备以及 该薄膜晶体管的制备方法, 旨在解决现有技术中薄膜晶体管在设置偏移区 域之 后, 薄膜晶体管的电流驱动能力受到影响的问题。

问题的解决方案

技术解决方案

[0004] 为解决上述技术问题, 本发明的技术方案是: 提供 一种薄膜晶体管, 包括基 底、 半导体层、 绝缘层、 源极、 漏极和栅极, 半导体层设置在基底上, 半导体 层的两端分别形成有一第一惨杂区域, 源极与漏极分别对应设置在两个第一惨 杂区域上, 半导体层的两个第一惨杂区域之间具有间隔设 置的多个第二惨杂区 域; 栅极设置在源极与漏极之间, 且栅极与漏极的距离较栅极与源极的距离远 , 从而栅极与漏极之间的半导体层形成偏移区域 , 多个第二惨杂区域位于偏移 区域; 所薄膜晶体管还包括多个悬空电极, 绝缘层遮盖在偏移区域未形成有多 个第二惨杂区域的区域, 多个悬空电极对应设置于该绝缘层上, 栅极与相邻的 一悬空电极之间具有一个第二惨杂区域, 剩余的悬空电极中的每相邻两个之间 具有一个第二惨杂区域。

[0005] 优选地, 沿源极向漏极的方向, 多个第二惨杂区域的水平横截宽度依次缩小。

[0006] 优选地, 第二惨杂区域的数量为三个、 四个或五个中之一。

[0007] 优选地, 第一惨杂区域中所惨杂物质的剂量大于第二惨 杂区域中所惨杂物质的 剂量。

[0008] 优选地, 第一惨杂区域中所惨杂物质与第二惨杂区域中 所惨杂物质相同, 所惨 杂物质为磷离子或硼离子。

[0009] 优选地, 第一惨杂区域和第二惨杂区域均为通过在半导 体层上惨杂离子而形成

, 第一惨杂区域惨杂的离子个数为是 1x10 16个 /cm 2, 第二惨杂区域惨杂的离子个 数为是 5x10 15 个 /cm 2

[0010] 一种显示器设备, 包括上述的薄膜晶体管。

[0011] 一种薄膜晶体管的制备方法, 包括以下步骤: 提供基底, 并在基底上形成半导 体层; 在半导体层远离基底的一侧形成绝缘层, 并在绝缘层上对应地设置一个 栅极及多个悬空电极, 栅极与悬空电极之间以及相邻两个悬空电极之 间均间隔 设置; 对半导体层的两端进行惨杂处理以分别形成一 第一惨杂区域, 并对未被 栅极和多个悬空电极遮盖的半导体层进行惨杂 处理以形成多个第二惨杂区域; 在两个第一惨杂区域上分别相应地设置源极和 漏极。

[0012] 优选地, 在形成绝缘层、 栅极和多个悬空电极过程中, 在半导体层上依次形成 绝缘材料层及金属层, 同吋图案化绝缘材料层及金属层, 绝缘材料层形成绝缘 层, 金属层形成栅极和多个悬空电极。

[0013] 优选地, 第一惨杂区域和第二惨杂区域均为通过在半导 体层上采用离子注入的 方式而形成, 第一惨杂区域惨杂的离子个数为 1x10 16 个 /cm 2, 第二惨杂区域惨杂 的离子个数为 5x10 15 个 /cm 2 。 发明的有益效果

有益效果

[0014] 本发明中, 在薄膜晶体管的偏移区域设置有多个第二惨杂 区域, 第二惨杂区域 的电阻较现有技术的薄膜晶体管的形同位置的 半导体层的电阻低, 因而相对于 现有技术的偏移的漏极的 TFT而言, 增设的第二惨杂区域的 TFT具有较高的输出 电流, 从而增强了薄膜晶体管的电流驱动能力。

对附图的简要说明

附图说明

[0015] 图 1是现有技术中薄膜晶体管的剖视结构示意图

[0016] 图 2是本发明的薄膜晶体管的实施例的剖视结构 意图;

[0017] 图 3是本发明的制备薄膜晶体管的步骤流程图。

[0018] 在附图中:

[0019] 10、 半导体层; 11、 第一惨杂区域;

[0020] 12、 第二惨杂区域; 20、 源极;

[0021] 30、 漏极; 40、 绝缘层;

[0022] 50、 栅极; 60、 悬空电极;

[0023] 101、 基底。

本发明的实施方式

[0024] 为了使本发明的目的、 技术方案及优点更加清楚明白, 以下结合附图及实施例 , 对本发明进行进一步详细说明。 应当理解, 此处所描述的具体实施例仅仅用 以解释本发明, 并不用于限定本发明。

[0025] 需要说明的是, 当元件被称为 "固定于"或"设置于"另一个元件, 它可以直接在 另一个元件上或者间接在该另一个元件上。 当一个元件被称为"连接于 "另一个元 件, 它可以是直接连接到另一个元件或者间接连接 至该另一个元件上。

[0026] 还需要说明的是, 本实施例中的左、 右、 上、 下等方位用语, 仅是互为相对概 念或是以产品的正常使用状态为参考的, 而不应该认为是具有限制性的。 [0027] 如图 2所示, 本实施例的薄膜晶体管包括基底 101、 半导体层 10 (半导体层 10的 制备材料并不仅限于多晶硅材料, 即形成该半导体层 10 , 也可以是氧化物半导 体层, 如 IGZO材料, 即铟镓锌氧化物) 、 源极 20、 漏极 30、 栅极 50、 绝缘层 40 以及多个悬空电极 60, 半导体层 10设置在基底 101上, 半导体层 10的两端分别形 成有第一惨杂区域 11, 源极 20与漏极 30分别设置在半导体层 10的两端侧的第一 惨杂区域 11上, 栅极 50设置在源极 20与漏极 30之间, 该栅极 50对应的半导体层 1 0未形成有惨杂区域, 栅极 50与漏极 30之间的半导体层 10形成偏移区域, 该偏移 区域上间隔地设有多个第二惨杂区域 12, 绝缘层 40覆盖在未形成有惨杂区域的 半导体层 10上, 栅极 50及多个悬空电极 60分别间隔地设置在绝缘层 40上。 该多 个悬空电极 60位于该栅极 50与该漏极 30之间, 并间隔设置, 由该栅极 50及一该 多个悬空电极 60介定出多个第二惨杂区域 12, 每一第二惨杂区域 12位于相邻的 两个悬空电极 60或栅极 50与相邻的一个悬空电极 60之间。

[0028] 本实施方式的薄膜晶体管结构, 因在偏移区域增设了第二惨杂区域 12, 该第二 惨杂区域 12的电阻较现有技术中的薄膜晶体管的未进行 杂物质的半导体层的 电阻低, 因而增设了第二惨杂区域 12的薄膜晶体管具有较高的输出电流, 使得 薄膜晶体管具有更高的击穿电压的同吋, 增强了电流驱动能力。 此外, 在偏移 区域上设置悬空电极 60从而与该栅极 50共同介定出第二惨杂区域 12, 第二惨杂 区域 12优化了偏移区域的电场分布, 并且该悬空电极 60与该栅极 50在形成第二 惨杂区域 12吋可以共同作为掩膜, 而实现自对准, 消除了因在形成第二惨杂区 域 12吋的对准偏差问题而影响薄膜晶体管的电气 性。

[0029] 在本实施例中, 绝缘层 40被分割成多个绝缘层单元 (未图示) , 其中一绝缘层 单元设置于半导体层 10和栅极 50之间, 以使二者相互电绝缘, 其余的绝缘层单 元一一对应地设置在相邻两个第二惨杂区域 12之间的半导体层 10上。 栅极 50设 置在靠近源极 20的绝缘层单元上, 多个悬空电极 60—一对应地设置在其余的绝 缘层的单个单元上, 通过绝缘层的单个单元相对应的使悬空电极 60与半导体层 1 0之间相互绝缘。

[0030] 容易理解, 设置偏移区域的薄膜晶体管, 沿源极 20向漏极 30的方向, 电场的强 度逐渐变弱。 本实施方式中, 多个悬空电极 60的水平横截宽度沿源极 20向漏极 3 0的方向, 依次缩小, 使得该多个第二惨杂区域 12的水平横截宽度沿同一方向, 依次缩小。 此结构的多个第二惨杂区域 12有利于使从源极 20向漏极 30方向的电 场平缓化, 进一步优化了偏移区域的电场分布。 在偏移区域中, 本实施例的薄 膜晶体管增设了 3个第二惨杂区域 12, 在沿源极 20至漏极 30的方向上, 该 3个第 二惨杂区域 12的宽度逐渐变小。 在其余可行的实施方式中, 该多个第二惨杂区 域 12设置的个数可以根据实际需求设定, 例如还可以设置 4、 5个等, 需要说明 的是, 该第二惨杂区域 12的个数越多, 越有利于电场的优化, 但是该第二惨杂 区域 12的个数大多, 造成工艺难度增加, 因而该第二惨杂区域 12的个数需根据 实际需求或工艺条件进行设定。

[0031] 本发明中, 第一惨杂区域 11中所惨杂物质的剂量大于第二惨杂区域 12中所惨杂 物质的剂量, 该第一惨杂区域 11为重惨杂区域, 该第二惨杂区域 12为轻惨杂区 域, 惨杂的物质为磷离子或硼离子, 重惨杂区域的电阻较轻惨杂区域的电阻低 。 具体, 可通过离子注入的方式, 在半导体层 10上惨杂磷离子或硼离子从而分 别形成第一惨杂区域 11及第二惨杂区域 12。 第一惨杂区域 11的惨杂剂量可以是 1 xlO 16 个 /cm 2, 第二惨杂区域 12的惨杂剂量可以是 5x10 15 个 /cm 2, 也可以根据实 际需求进行调整, 在此不做具体限定。 其中, 5x10 is个 /cm 2是离子注入的剂量, 意思是每平方厘米 5x10 15 个磷离子或硼离子。

[0032] 如图 2所示, 本实施例的偏离区域的击穿电压高, 为了优化偏离区域的电场分 布, 通过在偏离区域中设置多个第二惨杂区域 12对该区域的电场进行衔接优化 , 使得该偏移区域的电流驱动能力更强。

[0033] 根据本发明的另一方面, 提供了一种显示器设备 (未图示) 。 该显示器设备包 括前述的薄膜晶体管, 并且该显示器设备还包括控制模块, 薄膜晶体管与控制 模块电连接。 控制模块通过控制该薄膜晶体管的电压信号, 从而改变薄膜晶体 管输出的电力驱动能力。 其中, 该显示器设备为液晶显示设备 (LCD) 或有机 电致发光显示设备 (OLED) 。 在液晶显示设备中, 该薄膜晶体管输出显示驱动 力, 以达到对显示器设备中的液晶面板中不同区域 的液晶分子的驱动能力, 实 现高分辨率的显像功能。 其中, 控制模块采用现有技术的 IC控制模块或者现有 技术中其他的能够满足控制需求的电气控制单 元。 [0034] 根据本发明的又一方面, 如图 3所示, 提供了一种制备前述的薄膜晶体管的工 艺方法。 该工艺方法包括以下步骤:

[0035] 步骤 S10: 提供一基底 101, 并在该基底 101上形成半导体层 10;

[0036] 步骤 S20: 在半导体层 10远离基底 101的一侧形成绝缘层 40, 并在绝缘层 40上对 应地设置一个栅极 50及多个悬空电极 60, 栅极 50与悬空电极 60之间以及相邻两 个悬空电极 60之间均间隔设置。 在实施步骤 S20的过程中, 首先在半导体层 10上 依次形成一层整体的绝缘材料层及金属层, 再对该绝缘材料层及该金属层先后 进行图案化处理, 使该绝缘材料层形成该绝缘层 40, 该金属层形成该栅极 50及 该多个悬空电极 60 (或者, 也可以是绝缘材料层和金属层同吋进行图案化 处理 ) 。 可通过化学刻蚀的方式进行上述图案化处理。 该栅极 50与该多个悬空电极 6 0属于同一金属层 (即在绝缘材料层上形成的金属层) 中同吋形成, 无需额外增 加工艺来形成该悬空电极 60, 有利于简化成型工艺。

[0037] 步骤 S30: 对半导体层 10的两端进行惨杂处理以分别形成第一惨杂区 11, 以 及对未被栅极 50和多个悬空电极 60遮盖的半导体层 10进行惨杂处理以形成多个 第二惨杂区域 12。 其中, 形成第一惨杂区域 11及第二惨杂区域 12的顺序可互换 , 既可先形成第一惨杂区域 11, 再形成第二惨杂区域 12, 反之亦然。

[0038] 步骤 S40: 在该二第一惨杂区域 11上分别相应地设置源极 20和漏极 30。

[0039] 在对该薄膜晶体管进行加工的过程中, 在进行第二惨杂区域 12制备过程中, 该 栅极 50与该多个悬空电极 60共同作为掩膜, 以对未被该栅极 50、 该多个悬空电 极 60遮盖的半导体层 10进行惨杂处理来形成多个第二惨杂区域 12, 使得偏移区 域中的第二惨杂区域 12的制备过程不受对准偏差的影响。 通过应用该薄膜晶体 管的设计结构, 能够实现薄膜晶体管的偏移区域中进行惨杂工 艺的自对准, 使 得薄膜晶体管不受对准偏差的影响, 并且与现有技术的薄膜晶体管相比较, 由 于存在偏移区域使得薄膜晶体管的击穿电压较 高, 改善了薄膜晶体管的电学特 性, 并且通过设置第二惨杂区域 12从而增强了偏移区域的电流驱动能力。

[0040] 以上仅为本发明的较佳实施例而已, 并不用以限制本发明, 凡在本发明的精神 和原则之内所作的任何修改、 等同替换和改进等, 均应包含在本发明的保护范 围之内。