本发明的实施例涉及一种薄膜晶体管及其制备 方法、 阵列基板、 显示装 置。 背景技术

现有显示器多基于非晶硅（a-si ) , 即显示面板的薄膜晶体管（Thin Film Transistor, TFT )多采用非晶硅材料。 相比之下， 多晶硅（ Poly-Si )具有更高 的电子迁移率， 被认为是比非晶硅更佳的 TFT制作材料。

如图 1所示， 现有多晶硅阵列基板自下而上依次包括： 基板 10、 设置在 基板 10上的緩沖层 11 ( SiO _x /SiN _x 的叠层结构）、 多晶硅有源层 12、 栅绝缘 层 13、 栅极 14和层间绝缘层（ILD ) 15, 还包括设置在层间绝缘层 15之上 的源漏金属层源漏电极（图中未示出） ， 源漏金属层源漏电极通过层间过孔 100与多晶硅有源层 12接触导通。 层间绝缘层 15除了需要良好的覆盖特性 与绝缘效果外， 还需要高的可见光透过度， 为了达到以上目的及抵挡外来水 汽及机械性刮伤， 层间绝缘层 15 多采用 SiO _x 、 SiN _x 或者二者的叠层结构 SiO _x /SiN _x 作为层间绝缘层。 具体实施中多采用 SiO _x /SiN _x 的叠层结构， 除拥 有相当不错的电学特性外， 而且， 制备 SiN _x 层的工作气体包含氢气， 因此形 成 SiN _x 层的同时还具有对已有膜层进行氢化处理 的效果。

在形成层间过孔 100时， 发明人发现现有技术至少存在如下问题： 由于层间绝缘层 15 —般较厚， 而且是叠层结构， 再加上形成层间过孔 100时， 除刻蚀层间绝缘层 15外还需要刻蚀栅绝缘层 13, 待刻蚀膜层过厚， 并且与多晶硅相比， SiO _x 刻蚀难度大 4艮多， 物理刻蚀时^ ^调试出二者极佳 的选择刻蚀比工艺， 而且有源层的多晶硅比较薄， 往往出现有的区域没刻蚀 透， 有的区域又严重过刻蚀导致有源层损坏， 严重影响产品良率， 以及低温 多晶硅技术在大尺寸显示上的应用。 发明内容 本发明的一个实施例提供一种薄膜晶体管的制 备方法， 包括： 形成有源层；

在所述有源层上后继形成层间过孔的位置形成 刻蚀阻挡层；

在所述有源层和所述刻蚀阻挡层上形成绝缘层 ， 并在所述绝缘层中形成 所述层间过孔以露出所述刻蚀阻挡层。

在一个示例中， 所述形成绝缘层包括：

在设置有刻蚀阻挡层的有源层上形成栅绝缘层 ；

在所述栅绝缘层之上形成层间绝缘层。

在一个示例中， 该方法还包括：

在形成所述栅绝缘层后且在形成所述层间绝缘 层之前， 在所述栅绝缘层 上对应于两个相邻层间过孔之间的位置形成栅 极； 以及

在形成所述层间绝缘层之后， 在所述层间绝缘层上形成源漏电极， 所述 源漏极通过所述过孔与所述有源层电连接。

在一个示例中， 所述刻蚀阻挡层为金属膜层或掺杂的半导体膜 层。 在一个示例中， 所述刻蚀阻挡层采用与所述源漏电极相同的材 质。 在一个示例中， 所述刻蚀阻挡层为钼金属膜、 铝金属膜、 铜金属膜中的 一种， 或者为层叠结构钛 /铝 /钛和层叠结构钼 /铝钕 /相中的一种。

在一个示例中， 所述有源层为多晶硅有源层。

在一个示例中， 所述形成有源层包括：

在基板上形成緩沖层；

在所述緩沖层上形成非晶硅层；

将所述非晶硅层转化为多晶硅层；

刻蚀所述多晶硅层， 形成 TFT的有源层；

对所述有源层的部分区域进行掺杂， 形成半导体掺杂区域；

或者， 所述形成有源层包括：

在基板上形成緩沖层；

在所述緩沖层上形成非晶硅层；

将所述非晶硅层转化为多晶硅层；

对所述多晶硅层的部分区域进行掺杂， 形成半导体掺杂区域； 对掺杂后的多晶硅层进行刻蚀， 形成 TFT的多晶硅有源层。 在一个示例中， 所述刻蚀阻挡层的厚度为 50θΑ~300θΑ。

本发明的另一个实施例提供一种薄膜晶体管， 包括：

有源层；

用以在刻蚀层间过孔时保护有源层的刻蚀阻挡 层， 设置在所述有源层上 后继形成层间过孔的位置； 以及

源漏电极， 所述有源层和所述源漏电极通过所述层间过孔 连接。

在一个示例中， 该薄膜晶体管还包括：

栅绝缘层， 设置在所述有源层及所述刻蚀阻挡层上；

栅极， 设置在所述栅绝缘层上；

层间绝缘层， 设置在所述栅极之上；

其中， 所述层间过孔贯穿所述层间绝缘层及下方的栅 绝缘层。

在一个示例中， 所述刻蚀阻挡层为金属膜层或掺杂的半导体膜 层。

在一个示例中， 所述刻蚀阻挡层采用与所述源漏电极相同的材 质。

在一个示例中， 所述刻蚀阻挡层为钼金属膜、 铝金属膜、 铜金属膜中的 一种， 或者层叠结构钛 /铝 /钛和层叠结构钼 /铝钕 /相中的一种。

在一个示例中， 所述有源层为多晶硅有源层。

在一个示例中， 所述刻蚀阻挡层的厚度为 50θΑ~300θΑ。

本发明的再一个实施例提供一种阵列基板， 包括根据本发明任一实施例 的薄膜晶体管。

本发明的又一个实施例提供一种显示装置， 包括根据本发明任一实施例 的薄膜晶体管。

本发明实施例提供一种列基板及其制备方法、 阵列基板、 显示装置， 在 有源层上后继形成层间过孔的位置形成刻蚀阻 挡层， 在刻蚀层间绝缘层以形 成层间过孔时， 可保护有源层不被刻蚀， 解决了层间绝缘层刻蚀时不均匀、 没刻蚀透、 过度刻蚀等问题， 降低工艺不良率。 附图说明

为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 筒单地介绍，显而易见地，下面描述中的附图 仅仅涉及本发明的一些实施例， 而非对本发明的限制。 图 1为阵列基板的截面结构示意图；

图 2为本发明实施例一中薄膜晶体管上刻蚀阻挡� �的结构示意图； 图 3为本发明实施例二中形成多晶硅有源层的流� �示意图；

图 4为本发明实施例二中形成刻蚀阻挡层的流程� �意图；

图 5为本发明实施例二中栅绝缘层、 栅极和层间绝缘层的示意图； 图 6为本发明实施例二中形成层间过孔的示意图� �

图 7为本发明实施例二中形成的薄膜晶体管的示� �图。 具体实施方式

为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案 进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提 下所获 得的所有其他实施例， 都属于本发明保护的范围。

本发明的实施例提供一种列基板及其制备方法 、 显示装置， 可解决层间 绝缘层刻蚀不均匀、 没刻蚀透、 过度刻蚀等问题， 降低工艺不良率。

实施例一

本发明实施例提供一种薄膜晶体管制备方法， 如图 2所示，该方法包括：

101、 形成有源层 120, 在形成有源层 120之后；

102、 在有源层 120上后继形成层间过孔的位置形成刻蚀阻挡层 16, 用 以在刻蚀层间过孔时保护有源层 120, 所述层间过孔（图中未示出 )用以连 接有源层 120和源漏电极（图中未示出 ) 。

在形成刻蚀阻挡层之后，可以在有源层 120和刻蚀阻挡层 16上形成绝缘 层。 上述层间过孔形成在该绝缘层中以露出所述刻 蚀阻挡层。 在源漏电极形 例如， 源漏电极可以通过过孔中露出的刻蚀阻挡层与 有源层 120电连接。

这里所述的绝缘层可以包括依次层叠的栅极绝 缘层以及层间绝缘层。 在 栅极绝缘层上对应于两个相邻层间过孔之间的 位置形成栅极。 源极电极和漏 刻蚀阻挡层可以形成在有源层的两个端部，这 两个端部可以是掺杂区域， 以形成 TFT的源极区域和漏极区域。

本实施例所述的层间过孔为贯穿有源层 120与源、 漏电极之间所有膜层 的过孔，源电极、漏电极分别通过层间过孔与 有源层 120的掺杂区域电连接。

例如，所述刻蚀阻挡层 16的材质应为能导电的金属或掺杂半导体，刻� �� 时不怕有残留， 这样才能在刻蚀层间过孔时保护有源层 120不被损坏。 具体 而言， 本步骤在有源层 120上沉积金属膜层（或掺杂的半导体膜层） ， 通过 光刻工艺在后继形成层间过孔的位置形成刻蚀 阻挡层 16, 刻蚀阻挡层 16用 以在采用刻蚀方法形成层间过孔时保护有源层 120, 因此刻蚀阻挡层 16的面 积应大于层间过孔的截面面积。

且， 刻蚀阻挡层 16应具有足够的厚度， 能保证在完全刻蚀掉有源层 120 上的层间绝缘层 (对于顶栅结构的 TFT, 则是刻蚀掉有源层 120上的栅绝缘 层及层间绝缘层） 时， 不损伤栅绝缘层下面的有源层 120, 但是刻蚀阻挡层 16的厚度又不宜太厚， 以免形成的台阶太高影响上面膜层的沉积， 具体实施 中所述刻蚀阻挡层 16的厚度一般选择 50θΑ~300θΑ。

本发明实施例提供一种列基板制备方法， 在有源层上后继形成层间过孔 的位置形成刻蚀阻挡层， 在采用刻蚀方法以形成层间过孔时， 可保护有源层 120 不被刻蚀， 解决了层间绝缘层刻蚀时不均匀、 没刻蚀透、 过度刻蚀等问 题， 降低工艺不良率。

实施例二

进一步地， 本发明实施例还提供一种薄膜晶体管制备方法 ， 如图 3~5所 示， 该方法具体包括：

201、 在基板 10上形成緩沖层 11;

202、 在所述緩沖层 11上形成非晶硅层 121;

203、 将所述非晶硅层 121转化为多晶硅层 122;

204、 刻蚀所述多晶硅层， 形成 TFT的有源层 12;

205、 对有源层 12的部分区域进行掺杂， 形成半导体掺杂区域； 如图 3所示，可选地，步骤 201~204中首先采用化学气相沉积法（ PECVD ) 沉积緩沖层 11 及非晶硅层 121 , 然后进行脱氢， 再采用准分子激光晶化法 ( ELA )将非晶硅层 121转化为多晶硅层 ( P-Si ) 122, 最后再通过光刻工艺 对多晶硅层 122进行有源层刻蚀，利用光刻胶做掩模进行源 漏掺杂，形成 TFT 的有源层 12。 当然也可以先进行源漏掺杂再进行有源层刻蚀 (这两个步骤的 顺序可以调换） ， 然后再进行退火活化， 激活掺杂离子。

例如， 上述緩沖层 11为 SiN _x /Si0 ₂ 的叠层结构。

206、 如图 4所示， 沉积金属膜层 160, 通过构图工艺， 在有源层 12上 后继形成层间过孔的位置形成刻蚀阻挡层 16;

本实施例所述的层间过孔为贯穿栅绝缘层和层 间绝缘层的过孔， 源漏电 极中的源电极、 漏电极分别通过层间过孔与有源层 120的掺杂区域电连接。

本步骤在掺杂的多晶硅层 (有源层 12 )上形成一层刻蚀阻挡层 16, 用以 在刻蚀层间过孔时保护有源层。例如，该刻蚀 阻挡层 16—般采用与源漏电极 相同的材质， 如钼 Mo、铝 Al、铜 Cu等， 或者层叠结构钛 /铝 /钛 ( Ti/Al/Ti ) , 层叠结构钼 /铝钕 /钼（Mo/AlNd/Mo )等。 在刻蚀层间过孔时， 即便刻蚀阻挡 层 16有残留， 也不会影响源、 漏电极与有源层之间的欧姆接触。

刻蚀阻挡层 16选择钼 Mo、 铝 Al、 铜 Cu等金属或金属的层叠结构钛， 刻蚀速率较低，而且这样刻蚀阻挡层 16不怕被少量的过刻蚀，也不怕有残留， 这样就避免了因为刻蚀均一性不好， 以及刻蚀选择比不佳， 而造成的工艺不 良。

207、 在设置有刻蚀阻挡层 16的有源层 12上形成栅绝缘层 13;

208、 在栅绝缘层 13上形成栅极 14;

209、 在栅极 14之上形成层间绝缘层 15;

如图 5所示， 步骤 207~209在设置有刻蚀阻挡层 16的有源层 12上继续 沉积栅绝缘层 13和栅极金属层， 通过光刻工艺形成栅极 14, 然后再继续沉 积层间绝缘层 15。 其中， 栅绝缘层 13和层间绝缘层 15均为 SiO _x /SiN _x 的叠 层结构， 栅极 14为 Mo金属膜刻蚀而成。

210、 刻蚀层间绝缘层 15及下方的栅绝缘层 13, 形成层间过孔。

如图 6所示， 本步骤在层间绝缘层 15涂覆光刻胶 17, 经曝光、 显影后， 在层间过孔的预设位置形成光刻胶完全剥离的 刻蚀窗口 171 , 然后再对刻蚀 窗口 171处露出的层间绝缘层进行干法刻蚀， 去除刻蚀窗口 171处的层间绝 缘层 15及下方的栅绝缘层 13,形成层间过孔 100。最后，继续进行后续工序， 形成源、 漏电极、 像素电极（或者像素电极和公共电极）和钝化 保护层， 完 成薄膜晶体管的制备。 例如， 如图 7所示， 在层间绝缘层上方可以形成源漏 电极 18。 源漏电极 18通过层间过孔 100与有源层电连接。

本发明实施例提供一种薄膜晶体管制备方法， 在多晶硅有源层上后继形 成层间过孔的位置形成刻蚀阻挡层， 在采用干法刻蚀以形成层间过孔时， 可 保护多晶硅有源层不被刻蚀， 解决了层间绝缘层刻蚀时不均匀、 没刻蚀透、 过度刻蚀等问题， 降低工艺不良率。

实施例三

对应地， 另一方面本发明的实施例还提供一种薄膜晶体 管， 包括： 有源 层； 用以在形成层间过孔时保护有源层的刻蚀阻挡 层， 设置在所述有源层上 后继形成层间过孔的位置； 所述层间过孔用以连接有源层和源漏电极。

进一步地， 所述的薄膜晶体管， 还包括：

栅绝缘层， 设置在所述有源层及所述刻蚀阻挡层上；

栅极， 设置在所述栅绝缘层上；

层间绝缘层， 设置在栅极之上；

所述层间过孔贯穿所述层间绝缘层及下方的栅 绝缘层。

这里的层间过孔贯穿有源层和刻蚀阻挡层上方 的绝缘层（例如， 包括层 间绝缘层和栅绝缘层） ， 从而源漏电极能够通过层间过孔与有源层电连 接。

本发明实施例提供一种薄膜晶体管， 有源层上后继形成层间过孔的位置 设置有刻蚀阻挡层， 用以在采用干法刻蚀形成层间过孔时保护多晶 硅有源层 不被刻独， 可解决层间绝缘层刻蚀时不均匀、 没刻蚀透、 过度刻蚀等问题， 降低工艺不良率。

可选地， 所述刻蚀阻挡层为金属膜层或掺杂的半导体膜 层。

可选地， 所述刻蚀阻挡层采用与所述源漏电极相同的材 质。

可选地， 所述刻蚀阻挡层为钼金属膜、 铝金属膜、 铜金属膜中的一种， 或者，

层叠结构钛 /铝 /钛和层叠结构钼 /铝钕 /相中的一种。

可选地， 所述有源层为多晶硅有源层。

可选地， 所述刻蚀阻挡层的厚度为 50θΑ~300θΑ。

此外， 本发明还提供一种阵列基板， 包括所述的任一薄膜晶体管。 本发明还提供一种显示装置， 包括所述的任一薄膜晶体管。

本发明提供的阵列基板、 显示装置， 在有源层上后继形成层间过孔的位 置形成刻蚀阻挡层， 在形成层间过孔时， 可保护有源层不被刻蚀， 解决了层 间绝缘层刻蚀时不均匀、 没刻蚀透、 过度刻蚀等问题， 降低工艺不良率。

以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。