Toleranzausgleichselement für Schaltbilder Die Erfindung betrifft ein Toleranzausgleichselement für

Schaltbilder mit einem DCB (Direct Copper Bonded) - Substrat und einer PCB (Printed Circuit Board) -Leiterplatte sowie ein Schaltbild mit diesem Toleranzausgleichselement. Für die beidseitige Kontaktierung von Halbleiterbauelementen (bare Dies) in der Leistungselektronik in PCB (Leiterplat ^¬ ten) -Kavitäten muss die Tiefe dieser Kavität ziemlich genau auf die Bauhöhe der Halbleiterbauelemente angepasst sein. Durch die Fertigungstoleranzen bei der PCB-Herstellung, ins- besondere beim Fräsen der Kavität sowie bei den ausgewählten Materialeigenschaften der verwendeten Glasfaser-Harz-Verbund ^¬ werkstoffe, werden die benötigten engen Toleranzen nicht im ^¬ mer zuverlässig erreicht. Zusätzlich besteht die Notwendigkeit, verschiedene Halblei ^¬ terbauelemente zu verarbeiten, welche aus unterschiedlichen Quellen stammen können. Dabei sind die Bauhöhen nicht immer beinflussbar, so dass sich daraus das technische Problem ergibt, dass sehr unterschiedliche Bauhöhen, d.h. Differenzen > 100 pm, ausgeglichen werden müssen, um eine sichere Kontak- tierung zu gewährleisten. Die daraus resultierenden deutli ^¬ chen Schlussmaße sind durch das Ausgleichsvermögen von Sin ^¬ ter- oder konventionellen Weich-Lötverbindungen nicht zuver ^¬ lässig zu schließen. Ein entsprechend dimensionierter Lotauf- trag würde bei einem gering dimensionierten Spalt zu einem seitlichen Herausquillen von Lot führen, wodurch die Hoch- spannungs-Isolationseigenschaften deutlich verschlechtert werden. Entsprechend würde bei einem erheblich größer dimen ^¬ sionierten Spalt Lot fehlen, so dass die thermischen und ggf. auch elektrischen Leitfähigkeiten beeinträchtigt würden. Derzeitig muss die Bauhöhe jeder Kavität der dreidimensiona ^¬ len Chipstruktur angepasst werden. Dabei ist die PCB- Beschaffung problematisch, da die Variantenvielfalt steigt. Es ist bisher nicht möglich, durch eine Skalierung eine Kos- tensenkung zu erreichen. Es kommt hinzu, dass der Prozentsatz an technisch einwandfreien Endprodukten in der Fertigung durch die Prozesstoleranzen, welche durch die Fräsung der Ka ^¬ vität hervorgerufen werden, sinkt. Eine andere Lösung aus dem bisherigen Stand der Technik be ^¬ steht in einer 100%igen individuellen Vermessung der Füge ^¬ partner mit einem anschließend individuell dimensionierten Lotauftrag. Dieses Verfahren kombiniert zwei zusätzliche Pro ^¬ zesse, die Vermessung und der individuelle Lotauftrag, mit allen negativen Folgen für die Kosten und die Durchlaufzei ^¬ ten .

Demgemäß besteht die Aufgabe der vorliegenden Erfindung darin ein Toleranzausgleichselement für Schaltbilder, insbesondere elektronische, sowie ein Schaltbild zu schaffen, welche auf einfache Weise individuell hergestellt werden können.

Diese Aufgabe wird erfindungsgemäß durch ein Toleranzaus ^¬ gleichselement, insbesondere für elektronische Schaltbilder mit den Merkmalen des Patentanspruchs 1 sowie durch ein

Schaltbild mit den Merkmalen des Patentanspruchs 10 gelöst. Vorteilhafte Aus- und Weiterbildungen, welche einzeln oder in Kombination miteinander eingesetzt werden können, sind der Gegenstand der abhängigen Ansprüche.

Erfindungsgemäß wird diese Aufgabe durch ein Toleranzaus ^¬ gleichselement für Schaltbilder, insbesondere elektronische, mit einem DCB (Direct Copper Bonded) - Substrat und einer PCB (Printed Circuit Board) -Leiterplatte gelöst. Die Erfindung zeichnet sich dabei dadurch aus, dass ein Toleranzausgleichs ^¬ element zwischen DCB-Substrat und PCB-Leiterplatte in einem Spalt A für die Kontaktierung von Bauelementen auf dem DCB- Substrat mittels Additive Manufacturing gezielt eingestellt ist und spaltschließend ausgebildet ist. Um die Spaltmaße für eine zuverlässige Kontaktierung des elektrischen Bauelements, insbesondere des Halbleiterelements sowohl auf der Ober- als auch auf der Unterseite in einem eng tolerierten Bereich zu gewährleisten, wird ein Spalt A zwi ^¬ schen der PCB-Leiterplatte und dem DCB-Substrat im Herstell- ungsprozess der PCB - Leiterplatte zunächst mit Untermaß her ^¬ gestellt, so dass ein definierter Abstand zwischen DCB- Substrat (Direct Copper Bond) und PCB (Printed Circuit Board) - Leiterplatte vorliegt. Der Kern der Erfindung besteht darin, dass dieser Abstand im Spalt A mittels eines Toleranzausgleichselements, insbesonde ^¬ re einer AM-Layer, über ein Additive Manufacturing - Verfah ^¬ ren definiert eingestellt und geschlossen wird. Dabei ist vorgesehen, dass das Toleranzausgleichselement, also die AM- Layer, entweder auf die PCB-Leiterplatte oder das DCB- Substrat, vorzugsweise in Pulverform aufgetragen wird und insbesondere über einen Laserstrahl punktuell verschmolzen wird. Es ist von Vorteil, wenn das Toleranzausgleichselement aus einem für konventionelle Lotwerkstoffe benetzbaren Werk- Stoff bzw. aus einer Legierung hergestellt ist, damit dieses Toleranzausgleichselement im folgenden Lötprozess stoff ^¬ schlüssig angebunden werden kann. Der Abstand zwischen DCB- Substrat und PCB-Leiterplatte kann direkt im implementierten Fertigungsprozess bestimmt und über einen geschlossenen Re- gelkreis werkstückspezifisch für die jeweilige Paarung aus DCB-Substrat und PCB-Leiterplatte eingestellt werden. Eine Fortführung des erfindungsgemäßen Konzepts kann darin bestehen, dass das DCB-Substrat eine Kupfer - Aluminium - Kupfer - Anordnung (Dielektrikum) aufweist.

Eine spezielle Ausgestaltung dieses erfindungsgemäßen Kon ^¬ zepts kann darin bestehen, dass das DCB-Substrat eine Kupfer - Keramik - Kupfer - Anordnung aufweist.

Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Kon ^¬ zepts kann darin bestehen, dass das Toleranzausgleichselement in Spalt A entweder auf die PCB-Leiterplatte oder das DCB- Substrat aufgetragen ist und punktuell verschmolzen ist.

Eine Fortführung des erfindungsgemäßen Konzepts kann darin bestehen, dass das Toleranzausgleichselement mittels Laser ^¬ strahl im Spalt A zu verschmelzen ist.

Eine spezielle Ausgestaltung dieses erfindungsgemäßen Kon ^¬ zepts kann darin bestehen, dass ein elektrisch zu kontaktie rendes Bauelement ein Halbleiterbauelement ist.

Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Kon ^¬ zepts kann darin bestehen, dass der Spalt A zwischen PCB- Leiterplatte und DCB-Substrat im Herstellungsprozess der PCB- Leiterplatte mit Untermaß hergestellt ist, so dass ein ge ^¬ zielter Abstand zwischen DCB-Substrat und PCB-Leiterplatte ausgebildet ist.

Eine Fortführung des erfindungsgemäßen Konzepts kann darin bestehen, dass die Spaltmaße zur elektrischen Kontaktierung des Halbleiterelements sowohl für einen Spalt B auf der Ober ^¬ seite als auch in einem Spalt C auf der Unterseite des Halb ^¬ leiterbauelements in einen eng tolerierten Bereich ausgebil ^¬ det sind. Eine spezielle Ausgestaltung dieses erfindungsgemäßen Kon ^¬ zepts kann darin bestehen, dass das Toleranzausgleichselement aus einem für Lotwerkstoffe benetzbaren Werkstoff bzw. aus einer Legierung ausgebildet ist.

Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Kon ^¬ zepts kann darin bestehen, dass der Abstand im Spalt A direkt im Fertigungsprozess zu bestimmen ist und über einen ge- schlossenen Regelkreis Werkstoffspezifisch für die jeweilige Paarung aus DCB-Substrat und PCB-Leiterplatte eingestellt ist .

Die Aufgabe wird außerdem durch ein erfindungsgemäßes Schalt- bild mit einem Toleranzausgleichselement mit den oben be ^¬ schriebenen Eigenschaften gelöst.

Das erfindungsgemäße Toleranzausgleichselement ist zwischen einem DCB ( (Direct Copper Bonded) - Substrat und einer PCB (Printed Circuit Board) -Leiterplatte angeordnet. Die PCB- Leiterplatte bildet über dem DCB-Substrat eine Kavität aus, in welche ein Bauelement, insbesondere ein Halbleiterbauele ^¬ ment positioniert werden kann. Für den Fall, dass das elek ^¬ tronische Bauelement ein Halbleiterbauelement ist, ist das DCB-Substrat dreischichtig in der Zusammensetzung Kupfer -

Keramik - Kupfer ausgebildet. Es sind auch andere Bauelemente denkbar, welche ein Dielektrikum als DCB-Substrat mit einer Zusammensetzung Kupfer - Aluminium - Kupfer akzeptieren. Das Halbleiterbauelement weist eine Oberseite auf, welche ei ^¬ nen Spalt B zur PCB-Leiterplatte bildet. Zudem weist das Halbleiterbauelement eine Unterseite auf, welche über einen Spalt C zum DCB-Substrat positioniert ist. Um die Spaltmaße für eine zuverlässige Kontaktierung des elektrischen Bauelements, insbesondere des Halbleiterele ^¬ ments, sowohl auf der Ober- (Spalt B) als auch auf der Unter ^¬ seite (Spalt C) in einem eng tolerierten Bereich zu gewähr- leisten, wird der Spalt A zwischen der PCB-Lieterplatte und dem DCB-Substrat im Herstellungsprozess der PCB - Leiterplat ^¬ te zunächst mit Untermaß hergestellt, so dass ein definierter Abstand zwischen DCB-Substrat (Direct Copper Bond) und PCB (Printed Circuit Board) - Leiterplatte vorliegt. Es ist vor- gesehen, dass dieser Abstand im Spalt A mittels eines Tole ^¬ ranzausgleichselements, insbesondere einer AM-Layer, über ein Additive Manufacturing - Verfahren definiert eingestellt und geschlossen wird. Dabei ist zudem vorgesehen, dass das Tole ^¬ ranzausgleichselement, also die AM-Layer, entweder auf die PCB-Leiterplatte oder das DCB-Substrat, vorzugsweise in Pul ^¬ verform aufgetragen wird und insbesondere über einen Laser ^¬ strahl punktuell verschmolzen wird.

Weitere Ausführungen und Vorteile der Erfindung werden nach- folgend anhand eines Ausführungsbeispiels sowie anhand der Zeichnung erläutert.

Dabei zeigt: Fig. 1 in einer schematischen Darstellung eine Schaltanord ^¬ nung mit einem erfindungsgemäßen Toleranzausgleichselement.

Fig. 1 zeigt eine Schaltanordnung mit einem erfindungsgemäßen Toleranzausgleichselement, welches zwischen einem DCB ( (Di- rect Copper Bonded) - Substrat 1 und einer PCB (Printed Cir ^¬ cuit Board) -Leiterplatte 2 in einem Spalt A 3 angeordnet ist. Die PCB-Leiterplatte 2 bildet über dem DCB-Substrat 1 eine Kavität 4 aus, in welche ein elektronisches Bauelement 5, insbesondere ein Halbleiterbauelement 6 positioniert werden kann. Für den Fall, dass das elektronische Bauelement 5 ein Halbleiterbauelement 6 ist, ist das DCB-Substrat 1 drei ^¬ schichtig, vorzugsweise in der Zusammensetzung Kupfer - Kera ^¬ mik - Kupfer ausgebildet. Es sind auch andere Bauelemente 5 denkbar, welche ein Dielektrikum als DCB-Substrat 1 mit einer Zusammensetzung Kupfer - Aluminium - Kupfer akzeptieren.

Das Halbleiterbauelement 6 weist eine Oberseite 7 auf, welche einen Spalt B 8 zur PCB-Leiterplatte 2 bildet. Zudem weist das Halbleiterbauelement 6 eine Unterseite 9 auf, welche über einen Spalt C 10 zum DCB-Substrat 1 positioniert ist.

Um die Spaltmaße für eine zuverlässige Kontaktierung des elektrischen Bauelements 5, insbesondere des Halbleiterele- ments 6 sowohl auf der Ober- (Spalt B, 8) als auch auf der

Unterseite (Spalt C, 10) in einem eng tolerierten Bereich zu gewährleisten, wird der Spalt A 3 zwischen der PCB-Leiter ^¬ platte 2 und dem DCB-Substrat 1 im Herstellungsprozess der PCB - Leiterplatte 2 zunächst mit Untermaß hergestellt, so dass ein definierter Abstand zwischen DCB-Substrat (Direct

Copper Bond) 1 und PCB (Printed Circuit Board) - Leiterplatte

2 vorliegt. Es ist vorgesehen, dass dieser Abstand im Spalt A

3 mittels eines Toleranzausgleichselements, insbesondere ei ^¬ ner AM-Layer, über ein Additive Manufacturing - Verfahren de- finiert eingestellt und geschlossen wird. Dabei ist zudem vorgesehen, dass das Toleranzausgleichselement, also die AM- Layer, entweder auf die PCB-Leiterplatte 2 oder das DCB- Substrat 1, vorzugsweise in Pulverform aufgetragen wird und insbesondere über einen Laserstrahl punktuell verschmolzen wird.

Das erfindungsgemäße Toleranzausgleichselement für elektroni ^¬ sche Schaltbilder zeichnet sich dadurch aus, dass es auf ein ^¬ fache, individuelle Weise, in einem Additive Manufacturing- Prozess zur SpaltSchließung zwischen einem DCB-Substrat und einer PCB-Leiterplatte konzipiert und hergestellt werden kann .

Bezugs zeichenliste

1 DCB ( (Direct Copper Bonded) - Substrat

2 PCB (Printed Circuit Board) -Leiterplatte

3 Spalt A

4 Kavität

5 elekt onisches Bauelement

6 Halbleiterbauelement

7 Oberseite

8 Spalt B

9 Unterseite

10 Spalt C