발명의 명칭:전사장치

기술분야

[1] 본발명은전사장치에관한것으로,보다상세하� �는대량전사가가능한

전사장치에관한것이다.

배경기술

[2] 반도체로예시될수있는마이크로디바이스는높 은속도의발전을거듭하여 현대산업에필수불가결한기기로자리잡고있다 .

[3] 마이크로디바이스중일례로마이크로발광다이 오드 (pLED)는고효율소자를 이용한고밀도디스플레이기술로서,기존디스� �레이소자보다초소형화, 경박화된고효율,고내구성디바이스구현이가� �하게한다.

[4] 특히 ,초현실구현을위한가상현실 (VR)디바이스의 5 cm미만의짧은

시청거리에서는훨씬선명하고 (1000 ppi이상)반응속도가빠른 (nanosecond) HLED소자가필수적이다.

[5] 고해상도 ^iLED디스플레이제작을위해서는 1억개가넘는적 ,녹,청색의

초소형 ^iLED소자를구동회로기판에정밀하고빠르게정� ��및전사해야한다.

[6] 이를위한다양한전사공정기술이연구되었으나 ,아직까지극소량의소자를 개별적으로배열하여전사하는느린공정에기반 하기때문에생산비용이매우 높은상황이다.

[7] 따라서,제조기판에있는대량의 ^iLED소자들을목표기판인디바이스용

기판에한꺼번에정렬하고정밀하게전사시키는 혁신적인대규모병렬 공정기술의개발이매우중요하다.

발명의상세한설명

기술적과제

[8] 본발명의일측면은대량전사가가능한전사장치 를제공한다.

[9] 본발명의일측면은전사간격을달리할수있는전 사장치를제공한다.

과제해결수단

[1이 본발명의사상에따른전사장치는베이스;상기� �이스에마련되는복수의 스탬핑부;를포함하고,상기베이스는음의프아� ��비를갖는

오그제틱 (auxetic)구조를포함한다.

[11] 상기베이스는,제 1상태와,상기복수의스탬핑부가상호간에이격� ��도록 상기제 1상태로부터확장된제 2상태를동작할수있다.

[12] 상기복수의스탬핑부는,상기베이스가상기제 1상태에 있을때,상호간에제

1간격이격되고,상기베이스가상기제 2상태에있을때,상호간에상기제 1 간격보다큰제 2간격이격되도록구성될수있다.

[13] 상기복수의스탬핑부는,상기베이스가상기제 1상태일때 ,상기제 1 2020/175814 1»（：1^1{2020/001706 간격으로배열되는대상기판의마이크로디바이 스들을점착하여분리시키고, 상기 베이스가상기 제 2상태에 있을때,상기제 2간격으로목표기판에상기 점착된마이크로디바이스들을배치시키도록구 성될수있다.

[14] 상기마이크로디바이스는마이크로 1고1）를포함할수있다.

[15] 상기제 2간격은가로방향과제 2가로간격과,세로방향의 제 2세로간격을 포함하고,상기복수의스탬핑부는,상기 베이스가상기 제 2상태일때,상기 제 2가로간격과,상기제 2가로간격과다른제 2세로간격으로이격되도록구성될 수있다.

[16] 상기 베이스는,제 1구간과,상기 제 1구간과인접한제 2구간;을포함하고, 상기복수의스탬핑부는,상기 베이스의제 1구간에 배치되는제 1복수의 스탬핑부와,상기 제 1구간과인접한상기 베이스의 제 2구간에 배치되는제 2 복수의스탬핑부;를포함하고,상기 제 1복수의스탬핑부는상기 베이스가상기 제 2상태일때,상기제 2복수의스탬핑부보다이격간격이 작게배치되도록 구성될수있다.

[17] 상기 베이스는,상기 제 2상태에서 적어도일부가곡면을포함하도록구성될 수있다.

[18] 상기 베이스는벤딩가능하도록구성될수있다.

[19] 상기복수의스탬핑부는점착성재질을포함할수 있다.

[2이 상기 베이스와상기복수의스탬핑부는일체로형성될 수있다.

발명의효과

[21] 본발명의 일측면에 따르면오그제틱（ 노）구조를이용하여마이크로 디바이스의 대량전사가가능하다.

[22] 본발명의 일측면에 따르면목표기판의 형상및크기를달리하여도손쉽게 전사공정을실행할수있다.

[23] 본발명의 일측면에 따르면제조기판에서 제조되는마이크로디바이스의 간격과목표기판에서의요구되는마이크로디바 이스의 간격을달리하여도 전사장치를통해전사가가능하다.

[24] 본발명의 일측면에 따르면목표기판의 적어도일부가곡면을포함하는

경우에도전사대상물의 전사가가능하다.

도면의간단한설명

[25] 도 1은본발명의 일실시예에 따른전사장치와제조기판의사시도.

[26] 도 2 ¾는본발명의 일실시예에따른전사장치의정면도.

[27] 도 3 31）, 30, 3（1는본발명의 일실시예에따른전사장치의 개념도.

[28] 도 4a 는본발명의 일실시예에따른전사장치가제조기판으로부터

마이크로디바이스들을떼어내는동작에 관한도면.

[29] 도 5 는본발명의 일실시예에따른전사장치의제 1, 2상태에 관한도면.

[3이 도 6 해는본발명의 일실시예에따른전사장치가마이크로디바이스 들을 목표기판에배치하는동작에관한도면.

[31] 도 7은본발명의일실시예에따른마이크로디바이� �의전사과정을

개략적으로도시한도면.

[32] 도 8은본발명의일실시예에따른전사장치를통해� �이크로디바이스들을 목표기판에배치한도면.

[33] 도 9a내지 9d는본발명의일실시예에따른전사장치의제 1내지 4상태를 도시한도면.

[34] 도 10, 11은본발명의다른실시예에따른전사장치의정� ��도.

[35] 도 12, 13은본발명의또다른실시예에따른전사장치의� ��면도.

발명의실시를위한최선의형태

[36] 본명세서에기재된실시예와도면에도시된구성 은개시된발명의바람직한 일예에불과할뿐이며,본출원의출원시점에있� �서본명세서의실시예와 도면을대체할수있는다양한변형예들이 있을수있다.

[37] 또한,본명세서의각도면에서제시된동일한참� �번호또는부호는

실질적으로동일한기능을수행하는부품또는구 성요소를나타낸다.

[38] 또한,본명세서에서사용한용어는실시예를설� �하기위해사용된것으로, 개시된발명을제한및/또는한정하려는의도가� �니다.단수의표현은문맥상 명백하게다르게뜻하지않는한,복수의표현을� �함한다.본명세서에서, "포함하다”또는 "가지다”등의용어는명세서상에기재된특징,� ��자,단계, 동작,구성요소,부품또는이들을조합한것이존� ��함을지정하려는것이지 , 하나또는그이상의다른특징들이나숫자,단계,� ��작,구성요소,부품또는 이들을조합한것들의존재또는부가가능성을미 리배제하지않는다.

[39] 또한,본명세서에서사용한“제 1”,“제 2”등과같이서수를포함하는용어는 다양한구성요소들을설명하는데사용될수있지 만,상기구성요소들은상기 용어들에의해한정되지는않으며,상기용어들� �하나의구성요소를다른 구성요소로부터구별하는목적으로만사용된다 .예를들어,본발명의권리 범위를벗어나지않으면서제 1구성요소는제 2구성요소로명명될수있고, 유사하게제 2구성요소도제 1구성요소로명명될수있다.“및/또는”이라는 용어는복수의관련된기재된항목들의조합또는 복수의관련된기재된항목들 중의어느항목을포함한다.

[4이 또한, 부”,”〜기 ", 블록”, 부재 ", 모듈”등의용어는적어도하나의

기능이나동작을처리하는단위를의미할수있다 .예를들어,상기용어들은 FPGA (field-programmable gate array)/ ASIC (application specific integrated circuit) 등적어도하나의하드웨어,메모리에저장된적� �도하나의소프트웨어또는 프로세서에의하여처리되는적어도하나의프로 세스를의미할수있다.

[41] 이하에서는본발명에따른실시예를첨부된도면 을참조하여상세히

설명한다. [42] 도 1은본발명의일실시예에따른전사장치와제조� �판의사시도,도 2a, 2b는 본발명의일실시예에따른전사장치의정면도이 다.

[43] 전사장치 (40, transferring apparatus)는전사대상물을이동및배치하도록

마련된다.전사대상물은마이크로디바이스 (10aa)를포함할수있다.구체적으로 전사대상물은마이크로 LED를포함할수있다.본실시예에서는전사대상� �이 마이크로 LED인것을예로들지만,그대상물은한정되지않� �다.

[44] 전사장치 (40)는베이스 (50)와,복수의스탬핑부 (70)를포함할수있다.

[45] 베이스 (50)는오그제틱 (auxetic)구조로형성될수있다.오그제틱구조는� �의 프아송비 (Poisson's ratio, V)로구성될수있다.프아송비는재료내부에생기 는 수직응력에의한가로변형과세로변형과의비로 서,다음을만족할수있다.

[46] = -세로변형도/가로변형도

[47] 음의프아송비는가로방향와세로방향중어느하 나의방향으로양의 (또는 음의 )변형변위가발생할때 ,다른하나의방향으로도양의 (또는음의 ) 변형변위가발생하는것을의미한다.

[48] 베이스 (50)는탄성을가진재질을포함할수있다.베이스 (50)의오그제틱

구조는탄성을가진재질로구성되어,외력에의� �벤딩되거나변형시에 원상태로복원되도록구성될수있다.

[49] 복수의스탬핑부 (70)는전사대상물을떼어내거나,배치하도록마� ��될수있다. 스탬핑부 (70)는점착력을갖도록구성될수있다.복수의스� ��핑부 (70)는 마이크로디바이스 (10aa)에점착되어제조기판 (10a)으로부터떼어내어, 목표기판 (20)에서목표된위치에배치할수있다.복수의스� ��핑부 (70)와 베이스 (50)는일체로형성될수있다.제조기판 (10a)과목표기판 (20)의종류는 한정되지않는다.제조기판 (10a)과목표기판 (20)은디바이스용기판또는 인터포저를포함할수있다.

[5이 복수의스탬핑부 (70)는점착력이 있는탄성중합체재질을포함할수있다. 그러나이에한정되지않고,점착력이있는재질� �면이를만족한다.일례로, 베이스 (50)와복수의스탬핑부 (70)는동일한재질로구성될수도있다.

[51] 전사장치 (40)는벤딩가능한재질로구성될수있다.즉,이후 설명하는바와 같이,전사장치 (40)는목표기판 (20)의적어도일부가곡면을포함하고있어도 마이크로디바이스 (10aa)의전사가가능하도록벤딩가능하게구성될 수있다. 전사장치 (40)의구체적인재질은한정되지않는다.

[52] 베이스 (50)는제 1상태 (50a,도 2a참고)와,제 1상태 (50a)로부터펼쳐진제 2 상태 (50b,도 2b참고)를동작할수있다.베이스 (50)는제 2상태 (50b)에서제 1 상태 (50a)보다확장되도록구성될수있다.

[53] 베이스 (50)가제 1상태 (50a)일때,복수의스탬핑부 (70)는도 2a와같이제 1 간격 (II)을가지고이격될수있다.베이스 (50)가제 2상태 (50b)일때,복수의 스탬핑부 (70)는도 2b과같이제 1간격 (II)보다큰제 2간격 (12)으로이격될수 있다.간격의기준은도 2a, 2b와같이복수의스탬핑부 (70)의중심간의거리일수 2020/175814 1»（：1^1{2020/001706 있다.그러나이에한정되지않고간격의기준은� �수의스탬핑부 (70)간의 거리일수도있다.

[54] 이러한구성을통해도 와같이전사장치 (40)는제조기판 ( )에제 1

간격 (II)으로배열된마이크로디바이스 (1 幻를점착하여,도 와같이 목표기판 (20)에서제 1간격 (II)과큰제 2간격 (12)으로배치된목표지점에 배치시킬수있다.

[55] 베이스 (50)는복수의베이스바디 (54)와,복수의베이스바디 (54)를연결하는

복수의레그 (56)를포함할수있다.

[56] 복수의베이스바디 (54)와복수의레그 (56)는도 2 ¾에서와같이상호연결될 수있도록구성될수있다.

[57] 복수의베이스바디 (54)의일면에는스탬핑부 (70)가마련될수있다.

스탬핑부 (70)는복수의베이스바디 (54)의일면으로부터돌출구조로형성될수도 있으며,베이스바디 (54)의일면과일체의점착면을형성할수도있다.� ��수의 스탬핑부 (70)는베이스바디 (54)에위치하는것으로설명하나,이에한정되지 않는다.복수의스탬핑부 (70)는복수의레그 (56)에형성될수도있다.

[58] 복수의레그 (56)는복수의베이스바디 (54)로부터연장되도록구성될수있다. 복수의레그 (56)는복수의베이스바디 (54)와일체로형성될수있다.본

실시예에서는베이스바디 (54)는그둘레를따라배치되는 4개의레그 (56)가 연결되도록마련된다.그러나베이스바디 (54)와레그 (56)의형상은한정되지 않으며베이스 (50)가오그제틱구조로형성되면이를만족한다.

[59] 도 에서와같이베이스 (50)가제 1상태 (50幻에있을때는복수의레그 (56)와 복수의베이스바디 (54)는구획선을두고배치되고,베이스 (50)가제 2

상태 (50비에있을때는구획선이벌어지도록구성될수 있다.그러나이에 한정되지않고,구획선부분에벤딩가능한가이� �부 (미도시)가마련될수있다. 즉,가이드부는일측은베이스바디 (54)에타측은레그 (56)와연결될수있다. 가이드부는베이스 (50)가제 1상태 (50幻에있을때는접힌상태로있고,제 2 상태 (50비에있을때는펴지도록구성될수있다.가이� �부를통해베이스 (50)가 일정상태이상으로펴지는것을방지할수있다.

[6이 본실시예에서오그제틱구조는일례로서 ,도 2 ¾과같은형상을예로들었다. 그러나이에한정되지않고,다양한형상의오그� �틱구조가적용될수있다. 또한본실시예에서베이스 (50)는구조적으로음의프아송비를구현되는구� �를 설명하였으나,이에한정되지않는다.일례로베� ��스 (50)는재료의특성에의해 음의프아송비가구현될수도있다.

[61] 도 3 31), 30, 3(1는본발명의일실시예에따른전사장치의개념 도이다.

[62] 도 2 ¾에서는설명의편의를위해오그제틱스구조의� ��례를들어

설명하였다.그러나도 3 31), 30, 3(1에서와같이가로변형율과세로변형율이 또는가로변형율,세로변형율,높이변형율이함� ��증가또는감소하는구조이면 이를만족한다. 2020/175814 1»（：1^1{2020/001706

[63] 도 3 걔는가로변형율과세로변형율이함께증가또는 감소하는

오그제틱스구조의개념도이다.전사장치 (140)의베이스 (150)는도 와같이제 1상태 (150幻에서,도 와같이제 2상태 (150비로확장될수있다.

[64] 도 는다층적인오그제틱스구조에관한것이다.앞� �설명한예들은 2차원적 오그제틱스구조를일례로들었으나,도 에서와같이, 3차원적으로

높이변형율도함께증가또는감소하도록변형될 수있다.즉전사장치 (240)의 베이스 (250)는가로변형율,세로변형율,높이변형율이� �께증가또는감소하는 오그제틱스구조일수있다.

[65] 도 3 ₍ 1는계층적인오그제틱스구조에관한것이� �.도 의경우에는복수의 각층이동일한오그제틱스구조로구성되나,도 3(1에서는각층이서로다른 구조의오그제틱스구조로구성될수있다.

[66] 전사장치 (340)는서로구조가다른베이스들 (351, 352, 353)을포함할수있다. 서로다른베이스들 (351, 352, 353)은함께증가또는감소하는오그제틱스구조� � 구성될수있다.그러나서로다른베이스들 (351, 352, 353)은상호간의 가로변형율,세로변형율,높이변형율의크기를� ��리할수있다.

[67] 이하는본발명의전사장치의동작에관하여설명 한다.

[68] 도 4a, 는본발명의일실시예에따른전사장치가제조기 판으로부터

마이크로디바이스들을떼어내는동작에관한도 면,도 5 ¾는본발명의일 실시예에따른전사장치의제 1, 2상태에관한도면,도 6 _&, 해는본발명의일 실시예에따른전사장치가마이크로디바이스들 을목표기판에배치하는동작에 관한도면이다.

[69] 전사장치 (40)는베이스 (50)가제 1상태 (50幻로동작할때제조기판 ( )에 접촉하여,복수의스탬핑부 ₍₇₀₎ 를통해제조기판 (1(切)의복수의마이크로 디바이스 (1(^)와점착할수있다.도 와같이제조기판 (10幻에배치된 마이크로디바이스 (1( 를전체적으로점착할수도있으며,도 와같이 제조기판 (10 의일부영역의마이크로디바이스 (1( 만점착할수도있다. 이 이후베이스 (50)는도 5 와같이제 1상태 (50幻에서제 2상태 (501))로동작할 수있다.이과정에서복수의스탬핑부 (70)에각각점착된복수의마이크로 디바이스 (1 는상호간에요구되는간격으로이격될수있다.� �,복수의 스탬핑부 (70)는제 1간격 (II)에서제 2간격 (12)으로이격되고,복수의마이크로 디바이스 (1( 幻도복수의스탬핑부 (70)와함께제 1간격 (II)에서제 2 간격 (12)으로이격될수있다.

[71] 설명의편의를위해베이스 (50)가제 1상태 (50幻일때,마이크로

디바이스 (1(切幻가점착되고,베이스 (50)가제 2상태 (50비일때마이크로 디바이스 (1 는목표기판으로배치되는것을설명하였다.그� �나이에 한정되지않고,이와반대로베이스 (50)가제 2상태 (501))일때,마이크로 디바이스 (1(切幻가점착되고,베이스 (50)가제 1상태 (50幻일때마이크로 디바이스 (1 는목표기판으로배치될수도있다. 2020/175814 1»（：1^1{2020/001706

[72] 전사장치 (40)는베이스 (50)를제 1상태 (50幻에서제 2상태 (501))로변형시키고, 목표기판 (20)으로이동되어,목표기판 (20)에도 와같이점착된마이크로 디바이스 ( 1(切幻를배치시킬수있다.본실시예에서마이크 로

디바이스 (1( 山1아 , 1此山 10(뇨)는마이크로 1止1)를포함하며,각각파랑,초록, 빨강,백색의마이크로 1止1)를각각적용할수있다.그러나이에한정되� �않고, 마이크로디바이스 (1( 1아 , 1此山 10(뇨)는 10,센서등을포함할수있다.

이러한전사장치 (40)는제조기판에있는대량의나1고1)소자들을� �표기판인 디바이스용기판에한꺼번에정렬하고정밀하게 전사시키는혁신적인대규모 병렬전사가가능하다.

3] 도 7은본발명의일실시예에따른마이크로디바이� �의전사과정을

개략적으로도시한도면,도 8은본발명의일실시예에따른전사장치를통해 마이크로디바이스들을목표기판에배치한도면 이다.

4] 도 7은전사과정을개략적으로도시한도면이다.마� ��크로 1고1)는복수의제 1 내지 4마이크로 1고1)(1(^, 1아 , 10。 10(뇨)를포함할수있다.제 1내지 4 마이크로 1고1)는각각빨강,초록,파랑,백색광을생성하도 록구성될수있다. 5] 제조기판 (10幻에서제 1간격 (II)으로배치되는복수의제 1내지 4마이크로 1止1)(1( 1아 , 10。山 10(뇨)는각각베이스 (50)가제 1상태 (50幻에서제 2 상태 (501))로동작하면서 ,제 2간격 (12)으로이격될수있다.제 2간격 (12)으로 이격된복수의제 1내지 4마이크로 1고1)(1( 1아 , 10。山 10(뇨)는

목표기판 (20)에배치될수있다.

6] 이러한과정을통해전사장치 (40)는목표기판 (20)에동일한종류의복수의

마이크로 1고1)를한번에배열시킬수있고,또한점착되는� �수의마이크로 내 1)들간의간격을임의로조절할수있게된다.즉,� �사장치 (40)는대량의 나 1止1)들을목표기판인디바이스용기판에대규모 병렬전사시킬수있다.

刀 복수의마이크로 1고1)를원하는이격거리로한번에목표기판 (20)으로

배치시킬수있어서,마이크로 1고1)의대량전사가가능하게된다.또한도 8과 같이목표기판 (20)이곡면으로형성되는경우에도베이스 (50)의굴곡도를 변형하고,이격거리를조절하여대량전사가가� �하게된다.

8] 도 내지 9(1는본발명의일실시예에따른전사장치의제 1내지 4상태를 도시한도면이다.

9] 전사장치 (40)는벤딩가능하게마련될수있다.전사장치 (40)는벤딩가능한

재질을포함할수있다.전사장치 (40)의구체적인재질은한정되지않는다.

[8이 전사장치 (40)는목표기판 (20)의적어도일부가곡면을포함하고있어도

마이크로디바이스 (1 幻의전사가가능하도록벤딩가능하게구성될수 있다.

[81] 전사장치 (40)는도 와같이제 1상태 (50幻에서평면형상으로형성될수도 있고,도 %와같이제 2상태 (5(¾)로펼쳐질수도있다.

[82] 또한전사장치 (40)는도 %와같이적어도일부가곡면형성하는제 3

상태 (50 로벤딩될수도있고,도 9(1와같이구형형상의제 4상태 (50(¾로벤딩될 () 2020/175814 1»(：1/10公020/001706 수도있다.설명의편의를위해제 3상태 (50 와,제 4상태 (50(¾를구분하였으나, 제 3상태 (50 와,제 4상태 (50(1)는제 2상태 (50비의일례일수있다.

전사장치 (40)는벤딩가능하게마련됨으로서,유연기판및� ��트레쳐블기판과 같은 3차원구조의기판위에정밀하게마이크로디바� �스 (1 또는마이크로 1고1)를전사할수있게된다.또한굴곡이많이형� �된신체에적용할수있는 신체부착형디바이스를위한기판에도정밀한전 사가가능하게된다.

[84] 이하는본발명의다른실시예에따른전사장치에 관하여설명한다.

[85] 설명에있어서,앞서설명한구성과동일한구성� �대해서는구체적인설명을 생략한다.

도 10, 11은본발명의다른실시예에따른전사장치의정� ��도이다.

전사장치 (140)는제 1상태 (150幻에서제 1간격 (II)으로배치되고제 2 상태 (150비에서제 2간격 (12)으로배치되는복수의스탬핑부 (70)를포함할수 있다.제 1, 2간격은제 1, 2가로간격 (11 )과제 1, 2세로간격 (11江 12비을 포함할수있다.

88] 복수의스탬핑부 (70)는제 2가로간격 (12幻이제 2세로간격 (121))보다크도록 구성될수있다.즉,베이스 (150)는제 2상태 (150비에서가로방향으로의 변형도가세로방향의변형도와다르도록구성될 수있다.이러한구성을통해 실장되는마이크로디바이스 (1 의밀집도또는방향성을달리할수있다. 또한이러한전사장치 (140)를통해다양한디자인의목표기판 (20)을설계할수 있다.

전사장치 (140)는도 10에서제 1상태 (150幻에서제 1가로간격 (11幻과,제 1 세로간격 (11비이동일한것을도시하였으나,이에한정되� �않고,제 1

상태 (150幻에서도제 1가로간격 (11幻과제 1세로간격 (11비은다르도록구성될수 있다.

7 9 3611

[ 9 998888이3 또한도 11에서의전사장치 (140)는제 2상태 (150비에서제 2가로간격 (12幻은 제 2세로간격 (121))보다크도록구성되는것을일례로도시하였 다.그러나이에 한정되지않고,제 2가로간격 (12幻이제 2세로간격 (121))보다작도록구성될수도 있다.

설명의편의를위해가로방향의가로간격과,세� �방향의세로간격으로 설명하였으나,이에한정되지않는다.즉,어느일 방향의제 1방향간격,어느 일방향과다른방향의제 2방향간격으로이격방향을달리하도록구성될� �도 있다.

[92] 도 12, 13은본발명의또다른실시예에따른전사장치의� ��면도이다.

전사장치 (240)는제 1상태 (250幻에서제 1간격 (11 1115)으로배치되고제 2 상태 (250비에서제 2간격 (12 12비으로배치되는복수의스탬핑부 (70)를포함할 수있다.

[94] 전사장치 (240)는제 1구간 (51)의제 1복수의스탬핑부 (70)와제 2구간 (52)의 제 2복수의스탬핑부 (70)를포함할수있다. 2020/175814 1»（：1^1{2020/001706

[95] 제 1, 2복수의스탬핑부 (70)는상호간의이격간격을달리할수있다.즉,제 1 복수의스탬핑부 (70)는베이스 (250)가제 2상

이격되며,제 2복수의스탬핑부 (70)는베이스

간격 (12비이격될수있다.제 2 ¾간격은다르도록구성될수있다.즉, 베이스 (250)는일부구간이다른구간과스탬핑부 (70)의간격이다르도록배치될 수있다.

[96] 본실시예에서는제 1구간 (51)의제 1복수의스탬핑부 (70)는제 2구간 (52)의 제 2복수의스탬핑부 (70)보다이격간격이좁도록배치된다.그러나이� �� 한정되지않고,복수의스탬핑부 (70)가적어도일부영역에서이격간격을 달리하도록배치되면이를만족한다.또한제 1복수의스탬핑부 (70)는제 2 복수의스탬핑부 (70)에비해가로방향으로만간격이다르도록도� �하고 설명하였으나,이에한정되지않고다른방향으� �도간격이다르도록구성될 수도있다.

[97] 이러한구성을통해전사장치 (240)는목표기판 (20)의영역별마이크로

디바이스 (1(^)의밀집도를달리할수있다.또한이러한전사 장치 (240)를통해 다양한디자인의목표기판 (20)을설계할수있다

[98] 이상에서는특정의실시예에대하여도시하고설 명하였다.그러나,상기한 실시예에만한정되지않으며 ,발명이속하는기술분야에서통상의지식을가� � 자라면이하의청구범위에기재된발명의기술적 사상의요지를벗어남이없이 얼마든지다양하게변경실시할수있을것이다.

[99] 제조기 마이크로디바이스

[100] 20 :목표기판 40 :전사장치

[101] 50 :베이스 5( :제 1상태

[102] 5아) :제 2상태 54 :베이스바디

[103] 56 :레그 70 :스탬핑부

[104] II :제 1간격 12 :제 2간격