Transistor mit integriertem Gate-Source-Widerstand Stand der Technik

Die Erfindung betrifft eine Vorrichtung mit einem Transistor und einem

integrierten Gate-Source-Widerstand, sowie eine Verwendung dieser Vorrichtung zur Gateleckstrommessung.

Elektrische Leistungsendstufen weisen Halbleiterschalter auf, die in bestimmten kritischen Zuständen ein System oder Teile eines Systems abschalten. Die Aufgabe der Halbleiterschalter ist es somit beim Ausfall bzw. Teilausfall der Steuerungstransistoren das komplette System zuverlässig stromfrei zu schalten.

Halbleiterschalter können jedoch auch fehlerhaft sein, so dass ihre

Ansteuerbarkeit teilweise oder vollständig aufgehoben sein kann. Um dies zu verhindern, werden Gate-Source- bzw. Gate- Emitter- Widerstände monolithisch in den Leistungshalbleiter integriert.

Zur Bestimmung von fehlerhaften Halbleiterschaltern werden im Allgemeinen Gateleckströme gemessen. Nachteilig ist hierbei, dass Gateleckströme bei integrierten Widerständen nicht erfasst werden können, da die Werte der Gateleckströme um ein Vielfaches unterhalb des Werts des Querstroms durch den monolithisch integrierten Widerstand liegen.

Die Aufgabe der Erfindung ist es fehlerhafte Halbleiterschalter zu ermitteln. Offenbarung der Erfindung

Die Vorrichtung weist einen Transistor und einen integrierten Gate-Source- Widerstand auf. Erfindungsgemäß ist der integrierte Gate-Source-Widerstand als Reihenschaltung zweier integrierter Widerstände, d. h. eines ersten integrierten Widerstands und eines zweiten integrierten Widerstands ausgestaltet, wobei die zwei integrierten Widerstände über eine elektrische Verbindung miteinander verbunden sind. Ein Messpad ist an diese Verbindung elektrisch angebunden, wobei das Messpad außerhalb der Reihenschaltung der zwei integrierten Widerstände auf einem Substrat der Vorrichtung angeordnet ist. Der Begriff integriert bedeutet hierbei, dass der Gate-Source-Widerstand direkt auf dem Substrat aufgebracht ist, sodass der Gate-Source-Widerstand monolithisch ausgestaltet ist.

Der Vorteil ist hierbei, dass das Gateoxid des Transistors auf einfache Weise zugänglich gemacht ist, beispielsweise für eine Strommessung.

In einer Weiterbildung sind der erste integrierte Widerstand und der zweite integrierte Widerstand vergraben, insbesondere in dem Substrat der Vorrichtung.

Vorteilhaft ist hierbei, dass die Anordnung platzsparend ist.

In einer weiteren Ausgestaltung weisen die Widerstände im Wesentlichen gleiche Widerstandswerte auf. Der Begriff im Wesentlichen bedeutet hierbei, dass die Widerstandswerte bis auf Fertigungsfehler bzw. Fertigungstoleranzen gleich groß sind.

In einer Weiterbildung weist der erste integrierte Widerstand einen geringeren Widerstandswert auf als der zweite integrierte Widerstand. Vorteilhaft ist hierbei, dass die Vorrichtung durch die Wahl dieser

Widerstandswerte eine hohe Robustheit gegenüber elektrostatischen

Entladungen (ESD) aufweist.

In einer Weiterbildung weist das Messpad eine Fläche größer als einen

Quadratmikrometer auf.

Vorteilhaft ist hierbei, dass das Messpad einfach kontaktierbar ist.

In einer weiteren Ausgestaltung ist das Messpad quadratisch.

In einer Weiterbildung umfasst das Messpad Kupfer.

Erfindungsgemäß wird die Vorrichtung mit einem Transistor und einem integrierten Gate-Source-Widerstand zur Gateleckstrommessung verwendet.

Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.

Kurze Beschreibung der Zeichnungen

Die vorliegende Erfindung wird nachfolgend anhand bevorzugter

Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:

Figur 1 eine Vorrichtung mit einem Transistor und einem integrierten

Gate-Source Widerstand, der als Reihenschaltung zweier integrierter Widerstände ausgestaltet ist,

Figur 2 eine Schaltungsanordnung zur Messung eines Gateleckstroms,

Figur 3 eine Vorrichtung aus dem Stand der Technik mit einem

Transistor und einem integrierten Gate-Source-Widerstand, der aus einem integrierten Widerstand besteht, und Figur 4 ein Diagramm das den Gatestrom Ig in Abhängigkeit der Gate-

Source-Spannung Ugs für die Schaltungsanordnungen der Figuren 1 bis 3 zeigt.

Figur 1 zeigt ein Ersatzschaltbild einer Vorrichtung 1 mit einem Transistor 2 und einem integrierten Gate-Source-Widerstand 3. Der integrierte Gate-Source- Widerstand 3 ist dabei als Reihenschaltung zweier integrierter Widerstände 4 und 5 ausgestaltet. Der Transistor 2 weist einen ersten Abgriff 8 auf, der den Drainanschluss repräsentiert. Weiterhin weist der Transistor 2 einen zweiten Abgriff 7 auf, der als Gateanschluss fungiert und einen dritten Abgriff 9, der als Sourceanschluss fungiert. Zwischen dem Gateanschluss und dem

Sourceanschluss ist der integrierte Gate-Source-Widerstand 3 angeordnet. Der Gate-Source-Widerstand 3 umfasst zwei integrierte Widerstände 4 und 5, die in Reihe zueinander geschaltet sind, d. h. zwischen den beiden integrierten Widerständen 4 und 5 ist eine Verbindung vorgesehen, die einen Abgriff 6 aufweist. Somit ist der erste integrierte Widerstand 4 zwischen dem

Gateanschluss und dem Abgriff 6 angeordnet und der zweite Widerstand 5 zwischen dem Abgriff 6 und dem Sourceanschluss angeordnet. Der Abgriff 6 ist mit einem Messpad elektrisch verbunden.

Der Transistor 2 kann beispielsweise als MOSFET oder als IGBT ausgestaltet sein. Die Vorrichtung 1 ist beispielsweise auf einem Siliziumsubstrat angeordnet. Optional sind die zwei integrierten Widerstände 4 und 5 in dem Substrat vergraben. Des Weiteren weisen die beiden integrierten Widerstände 4 und 5 optional gleiche Widerstandswerte auf. Ein Anwendungsgebiet der Vorrichtung 1 sind beispielsweise elektrische Lenkungen.

Figur 2 zeigt eine Schaltungsanordnung 20 zur Gateleckstrommessung. Die Schaltungsanordnung 20 umfasst dabei die Vorrichtung 1 aus Figur 1. Die Vorrichtung 1 ist über den zweiten Abgriff 7, den Gateanschluss, direkt an eine Spannungsquelle angeschlossen. Zwischen der Spannungsquelle und dem Abgriff 6 bzw. dem Messpad ist ein Operationsverstärker 21 angeordnet. Der Operationsverstärker 21 weist dabei einen geringen Offset auf, der einen direkten Stromfehler bewirkt, wobei sich der Stromfehler aus dem Quotienten der Offsetspannung und dem Produkt aus Gatewiderstand und Fläche des

Messpads ergibt. Daher ist der maximale Offset und der Gatewiderstand so zu wählen, dass der resultierende mögliche Gesamtstromfehler kleiner ist als der zu detektierende Gateleckstrom. Der Operationsverstärker 21 fungiert in der Schaltungsanordnung 20 als Impedanzwandler bzw. als Spannungsfolger. Das bedeutet, der Ausgang des Operationsverstärkers 21 ist auf den negativen Eingang des Operationsverstärkers 21 zurückgekoppelt. Der Eingang des Operationsverstärkers 21 ist hochimpedant, sodass kein Eingangsstrom fließt (Strom I i n = 0) . Dadurch kann der Operationsverstärker 21 am Messpad eine Gateoxid-Testspannung Ugtest einprägen. Dadurch ergibt sich am Messpad die gleiche Spannung wie am Eingang des Operationsverstärkers 21. Durch diese Potentialgleichheit ist der parasitäre Strom vom Gate zum Messpad null (lr=0), sodass die Erzeugung eines parasitären Stroms durch den Gate-Source- Widerstand verhindert wird, d. h. durch die auf den Abgriff 6 eingeprägte

Spannung wird ein Strom durch die Gate-Source Widerstandsstruktur unterdrückt. Der Teststrom Itest ist daher mit dem Gatestrom gleichzusetzen, der über das Gateoxid fließt.

In einem Ausführungsbeispiel ist der integrierte Gate-Source-Widerstand floatend angeschlossen, das bedeutet er ist während der Gateleckstrommessung nicht mit der Masse des Transistors 2 verbunden. Nachdem der Test des Gateoxids durchgeführt ist, wird der integrierte Gate-Source-Widerstand mit Hilfe eines Bonddrahts an den dritten Abgriff 9, den Sourceanschluss, angeschlossen. Diese Variante vereinfacht die Gatestrommessung weiter, da kein Operationsverstärker benötigt wird.

Mit Hilfe der Schaltungsanordnung 20 können neben den Leckströmen auch Einsatzspannungen, insbesondere von Transistoren, ermittelt werden.

Figur 3 zeigt eine Vorrichtung aus dem Stand der Technik mit einem Transistor 30 und einem integrierten Gate-Source-Widerstand 31, der aus einem einzigen integrierten Widerstand besteht. Figur 4 zeigt ein Diagramm 40 mit Gateströmen Ig für die

Schaltungsanordnungen der Figuren 1 bis 3. Die Gateströme Ig sind in

Abhängigkeit einer Gate-Source-Spannung Ugs gezeigt. Die Gate-Source- Spannung Ugs ist dabei auf der x-Achse und der Gatestrom Ig auf der y-Achse aufgetragen. Der Gate-Source-Widerstand weist in allen drei

Schaltungsanordnungen den gleichen Widerstandswert auf, z. B. 200 kO. In der ersten Schaltungsanordnung aus Figur 1 und in der zweiten

Schaltungsanordnung aus Figur 2 ist dieser Widerstandswert auf die beiden Widerstände verteilt, sodass die beiden Widerstände in Summe den

Widerstandswert aufweisen. In der zweiten Schaltungsanordnung ist ein Operationsverstärker beispielsweise des Typs LT1012 verwendet worden. Es können aber auch andere Operationsverstärker mit sehr niedrigen

Eingangsströmen und/ oder sehr niedrigem Ausgangsoffset Verwendung finden. Die Kurve 41 zeigt den gesamten Gatestrom der dritten Schaltungsanordnung, die einen integrierten Widerstand als Gate-Source-Widerstand aufweist und den Stand der Technik zeigt. Der Gateleckstrom ist dabei im gesamten Gatestrom enthalten, da er nicht gesondert erfasst werden kann. Die Kurve 42 zeigt den Gateleckstrom der ersten Schaltungsanordnung und die Kurve 43 den

Gateleckstrom der zweiten Schaltungsanordnung. Mit Hilfe der

Schaltungsanordnung aus dem Stand der Technik ist somit eine anomale Änderung der Gateleckstromcharakteristik nicht erkennbar. Mit der ersten und zweiten Schaltungsanordnung ist eine anomale Erhöhung des Gateleckstroms leicht erfassbar, sodass fehlerhafte Halbleiterschalter detektiert und

gegebenenfalls aussortiert werden können.