Ein Durchgangsmodulator dieser Art ist beispielsweise aus dem Service-Handbuch zum SDH/PDH-Analysator K4312 der Siemens AG bekannt (Seiten 5-5 und 9-36). Bei dem bekannten Durchgangs- modulator ist ein Speicher mit einer zugehörigen Speicher- und Ausleseelektronik in einem ASIC (application-specific- IC)-Baustein integriert. Mit dem bekannten Durchgangsmodu- lator lassen sich binare digitale Signale verjittern.

Der Erfindung liegt die Aufgabe zugrunde, einen Durchgangsmo- dulator anzugeben, mit dem beliebige Signale verjittert wer- den können.

Zur Lösung dieser Aufgabe wird erfindungsgemaß ein Durch- gangsmodulator vorgeschlagen, bei dem dem Speicher ein A/D- Wandler vor-und ein D/A-Wandler nachgeschaltet ist.

Der Vorteil des erfindungsgemaßen Durchgangsmodulators be- steht darin, daß durch den A/D-Wandler und den D/A-Wandler auch nichtbinare digitale Signale, wie z. B. 2B1Q-oder 4B3T- Signale, und analoge Signale verjittert werden kõnnen.

Der obengenannten Druckschrift laßt sich auch ein Verfahren zum Verjittern eines Signals entnehmen, bei dem das Signal kennzeichnende Binarwerte mit einem unverjitterten Einlese-

takt in einem Speicher abgespeichert und anschließend mit ei- nem verjitterten Auslesetakt ausgelesen werden und aus den ausgelesenen Binarwerten ein verjittertes Signal erzeugt wird.

Erfindungsgemaß wird zum Verjittern beliebiger Signale ein Verfahren vorgeschlagen, bei dem das Signal unter Bildung von Abtastwerten abgetastet wird, aus den Abtastwerten die das Signal kennzeichnenden Binarwerte durch A/D-Wandlung gewonnen werden und durch D/A-Wandlung der ausgelesenen Binärwerte das verjitterte Signal erzeugt wird.

Der Vorteil des erfindungsgemaßen Verfahrens besteht darin, daß durch die A/D-Wandlung und die D/A-Wandlung nicht nur bi- nare digitale Signale, sondern auch nichtbinare digitale Si- gnale, wie z. B. 2B1Q-oder 4B3T-Signale, und analoge Signale verjittert werden können.

Zur Erlauterung der Erfindung ist in einer Figur ein Ausfüh- rungsbeispiel eines Durchgangsmodulators zum Verjittern eines Signals dargestellt.

Die Figur zeigt einen A/D-Wandler 1 mit einem Eingang Ell und einem weiteren Eingang E12, dem ein Taktgenerator 2 vorge- schaltet ist. Der A/D-Wandler 1 ist ausgangsseitig mit einem Eingang E31 eines Speichers 3 verbunden. Der Speicher kann beispielsweise ein FIFO (first in first out)-Speicher sein.

Einem Ausgang A31 des Speichers 3 ist ein D/A-Wandler 4 mit einem Eingang E41 nachgeordnet. Ein weiterer Eingang E42 des D/A-Wandlers 4 ist mit einem weiteren Taktgenerator 5 verbun- den. Der Speicher 3 weist zwei Steuereingange S1 und S2 auf, wobei der eine Steuereingang S1 mit dem einen Taktgenerator 2 und der weitere Steuereingang S2 mit dem weiteren Taktgene- rator 5 verbunden ist. Ein Ausgang des D/A-Wandlers 4 bildet den Ausgang des erfindungsgemaßen Durchgangsmodulators.

Ein Signal Uin wird in den A/D-Wandler 1 eingespeist, in dem es mit einem vom Taktgenerator 2 vorgegebenen unverjitterten Takt T abgetastet und unter Bildung von Binarwerten ana- log/digital gewandelt wird. Die Binarwerte bilden einen bina- ren Datenstrom D, der in paralleler Ubertragung zum Speicher 3 ubertragen wird. Im Speicher 3 werden die Binarwerte des binaren Datenstroms D mit dem durch den Taktgenerator 2 vor- gegebenen Takt T abgespeichert.

Anschließend werden die Binarwerte mit einem vom weiteren Taktgenerator 5 vorgegebenen verjitterten Takt Tj aus dem Speicher 3 unter Bildung eines verjitterten Datenstromes D ausgelesen. Dabei wird die Reihenfolge, mit der die Binar- werte im Speicher 3 abgespeichert wurden, beim Auslesen be- rucksichtigt, und zwar in der Weise, da3 zuerst abgepeicherte Binarwerte auch zuerst ausgelesen werden.

Der vom weiteren Taktgenerator 5 bereitgestellte Takt Tj stellt einen gegenüber dem Takt T des Taktgenerators 2 ver- jitterten Takt gleicher Frequenz dar, so daS beim Auslesen der Binarwerte aus dem Speicher 3 der verjitterte Datenstrom Dj entsteht. Dieser gelangt in paralleler Ubertragung zu dem mit dem verjitterten Takt Tj beaufschlagten D/A-Wandler 4, in dem aus dem verjitterten Datenstrom Dj bzw. aus den in ihm enthaltenen Binarwerten durch D/A-Wandlung ein gegenüber dem Signal Uin verjittertes Signal Uout gebildet wird.

Die Ubertragung des binaren Datenstroms D zwischen dem A/D- Wandler 1 und dem Speicher 3 erfolgt in paralleler Ubertra- gung, d. h. alle zu einem Abtastzeitpunkt erzeugten Binarwerte werden gleichzeitig zum Speicher 3 ubertragen. Das gleiche gilt entsprechend fur die Ubertragung der ausgelesenen Binar- werte zwischen dem Speicher 3 und dem D/A-Wandler 4. Soll die Ubertragung der Binarwerte zwischen dem A/D-Wandler 1 und dem

Speicher 3 bzw. zwischen dem Speicher 3 und dem D/A-Wandler 4 stattdessen seriell erfolgen, mussen der Takt beim Abtasten im A/D-Wandler 1 und der Takt beim Abspeichern der Binarwerte im Speicher 3 sowie der verjitterte Takt beim Auslesen der Binärwerte aus dem Speicher 3 und der verjitterte Takt beim D/A-Wandler 4 entsprechend aufeinander abgestimmt sein.

Mit der erfindungsgemaßen Anordnung lassen sich sowohl binare digitale Signale als auch nichtbinäre digitale Signale wie z. B. 2B1Q-oder 4B3T-Signale und analoge Signale verjittern.