[0001]本发明涉及半导体封装技术，尤其涉及一 种硅通孔互连结构及 其制造方法。 背景技术

[0002]硅通孔 (Through-Silicon-Via， TSV)封装技术是通过在芯片和芯 片之间制作垂直导通， 实现芯片和芯片之间互连的最新技术。 与以 往的 IC封装键合以及使用凸点的叠加技术不同， TSV封装技术能够 使芯片在三维方向堆叠的密度最大， 外形尺寸最小， 并且大大改善 了芯片速度和低功耗的性能。 中， TSV 封装一般包括如下步骤： 从半导体衬底的一个表面形成通 孔， 并在该通孔内沉积绝缘层； 使用金属 (例如铜、 钨等)填充所述通 孔形成硅通孔； 对所述半导体衬底进行减薄， 直至从所述半导体衬 底的另一个表面暴露出硅通孔； 最后将多个减薄后的半导体衬底相 键合。基于上述步骤所形成的硅通孔互连结构 请参考图 1，如图所示， 两个半导体衬底为例， 虚线表示两个半导体衬底之间的互连面）， 该 两个或两个以上的半导体衬底 100通过硅通孔导体 101相连接， 其 中， 硅通孔导体 101 的材料为铜。 在所述半导体衬底 100和硅通孔 导体 101之间存在绝缘层 102，用于隔离所述半导体衬底 100和硅通 孔导体 101， 以防止其二者发生短接。 此外， 在互连的两个半导体衬 底 100之间还存在填充材料 103， 填充材料一般为绝缘体， 可以帮助 键合相邻的两个半导体衬底 100。

[0004]在 G. Katti等人于 2009年 12月在美国华盛顿 D.C.的国际电子 器件会议 ( International Electron Device Meeting )上发表的论文 "3D stacked ICs using Cu TSVs and Die to Wafer Hybrid Collective bonding" 中， 作者指出随着硅通孔封装密度的增加， 硅通孔导体与 硅衬底之间的寄生电容会导致严重的 RC延迟；另外对于基于铜填充 的硅通孔封装技术的可靠性的研究发现硅通孔 互连结构中用于将芯 片互连的铜的热膨胀系数与硅的热膨胀系数不 同， 在芯片制备工艺 的高温步骤中， 由于热膨胀系数不同， 从而导致硅通孔中的铜会往 外膨胀， 对环绕在铜周围的区域产生应力， 严重时会造成芯片的断

[0005]因此，亟需提出一种可以解决上述问题 的硅通孔互连结构及其 制造方法。 发明内容

一种硅通孔互连结构及其制造方法，通过

形变的材料， 有效地减小了硅通孔导体在热膨胀中对半导体 衬底的 应力作用。

[0007]#居本发明的一个方面， 提供一种硅通孔互连的制造方法， 该 方法包括以下步骤：

a)提供半导体衬底， 该半导体衬底具有第一表面以及与该第一表面 相对应的第二表面；

b)从所述半导体衬底的第一表面形成凹孔， 并在所述凹孔的侧壁和 底面上形成第一绝缘层， 以及在所述第一绝缘层上形成牺牲层， 其 中该凹孔的横截面形状可以是圆形、 方形、 条形、 多边形等各种形 状；

c)在所述凹孔内填充导电材料形成硅通孔导� ��， 以及在所述半导体 衬底的第一表面上形成与该硅通孔导体电性连 接的第一接触垫； d)从所述半导体衬底的第二表面对该半导体衬� ��进行减薄， 直至暴 露所述硅通孔导体和牺牲层； e)去除所述牺牲层， 在所述硅通孔导体和第一绝缘层之间形成空隙 层；

f) 将多个所述半导体衬底堆叠后进行键合。

[0008]根据本发明的另一个方面， 还提供一种硅通孔互连结构的制造 方法， 该方法包括以下步骤：

a)提供半导体衬底， 该半导体衬底具有第一表面以及与该第一表面 相对应的第二表面；

b)从所述半导体衬底的第一表面形成凹孔， 并在所述凹孔的侧壁和 底面上形成第一绝缘层， 以及在所述第一绝缘层上形成緩冲层； c)在所述凹孔内填充导电材料形成硅通孔导体� �� 以及在所述半导体 衬底的第一表面上形成与该硅通孔导体电性连 接的第一接触垫； d)从所述半导体衬底的第二表面对该半导体衬� ��进行减薄， 直至暴 露所述硅通孔导体和緩冲层；

f)将多个所述半导体衬底堆叠后进行键合。

[0009]本发明另一方面还提出了一种硅通孔互连 结构，该硅通孔互连 结构包括半导体衬底、 贯穿所述半导体衬底的硅通孔导体、 以及位 于所述半导体衬底和硅通孔导体之间的第一绝 缘层， 其中包括： [0010]位于所述硅通孔导体与所述第一绝缘层之 间的緩冲层；

[0011 ]至少一个接触垫， 所述硅通孔的至少一端与该接触垫相连接， 并且所述接触垫固定于所述半导体衬底上。 衬底通过所述硅通孔导体与所述接触垫之间或 者两个接触垫之间的 键合形成互连。

[0013]其中所述緩冲层为空隙、 低 K介电材料、 多孔材料或者可形变 材料。 緩冲层具有比单晶硅低的杨氏模量， 也就是比单晶硅软。

[0014]与现有技术相比， 本发明具有以下优点： 通过在硅通孔导体与 半导体衬底之间形成空腔或填充低 K介电材料， 有效地降低了硅通 孔导体与半导体衬底之间的寄生电容， 以及通过在硅通孔导体与半 导体衬底之间形成空腔或填充可以吸收形变的 材料， 在温度发生变 化导致硅通孔导体形变的时候， 通过吸收硅通孔导体的形变， 有效 地减小形变对所述半导体衬底产生的应力作用 。 附图说明

[0015]通过阅读参照以下附图所作的对非限制性 实施例所作的详细描 述， 本发明的其它特征、 目的和优点将会变得更明显：

图 1为现有技术中硅通孔互连结构的剖面示意图� �

图 2为根据本发明的硅通孔互连结构制造方法的� �程图；

图 3至图 18为根据本发明的一个优选实施例按照图 2所示流程制造 半导体结构的各个阶段的剖面示意图。

[0016]附图中相同或相似的附图标记代表相同或 相似的部件。 具体实施方式

[0017]下面详细描述本发明的实施例，所述实施 例的示例在附图中示 出， 其中自始至终相同或类似的标号表示相同或类 似的元件或具有 相同或类似功能的元件。 下面通过参考附图描述的实施例是示例性 的， 仅用于解释本发明， 而不能解释为对本发明的限制。

[0018]下文的公开提供了许多不同的实施例或 例子用来实现本发明 的不同结构。 为了简化本发明的公开， 下文中对特定例子的部件和 设置进行描述。 当然， 它们仅仅为示例， 并且目的不在于限制本发 明。 此外， 本发明可以在不同例子中重复参考数字和 /或字母。 这种 重复是为了简化和清楚的目的， 其本身不指示所讨论各种实施例和 / 或设置之间的关系。 此外， 本发明提供了的各种特定的工艺和材料 的例子， 但是本领域普通技术人员可以意识到其他工艺 的可应用于 性和 /或其他材料的使用。 另外， 以下描述的第一特征在第二特征之 "上"的结构可以包括第一和第二特征形成为直� ��接触的实施例，也可 以包括另外的特征形成在第一和第二特征之间 的实施例， 这样第一 和第二特征可能不是直接接触。 应当注意， 在附图中所图示的部件 不一定按比例绘制。 本发明省略了对公知组件和处理技术及工艺的 描述以避免不必要地限制本发明。

[0019]本发明提供了一种硅通孔互连结构的制造 方法， 请参考图 2， 图 2 为根据本发明的硅通孔互连结构制造方法的流 程图。 下面， 将 结合图 3至图 18对图 2所示的方法进行具体说明。 需要说明的是， 阶段， 在后段工艺（Back End of Line， BEOL)步骤之前完成的硅通孔 通常被称作先通孔， 在 BEOL 步骤之后所执行的硅通孔通常被称作 后通孔， 下文中仅以后通孔为例对本发明提供的硅通孔 互连结构制 造方法进行说明。

[0020]首先， 执行步骤 S101， 提供半导体衬底 200， 该半导体衬底 200具有第一表面以及与该第一表面相对应的第 二表面。

[0021]具体地， 如图 3所示， 在本实施例中， 所述半导体衬底 200为 已经形成有源区的体硅衬底， 其中， 所述半导体衬底 200 具有第一 表面以及和该第一表面相对应的第二表面， 所述有源区位于所述半 导体衬底 100的第一表面下方（如图中虚线标志的位置所 示），其可以 包括各种 NMOS器件、 PMOS器件、 和 /或其他集成电路。 在其它实 施例中， 所述半导体衬底 200还可以是 SOI (绝缘体上硅 )衬底或含 有 III-V半导体材料的衬底。 所述半导体衬底 200的厚度范围为 400 μ ιη-800 μ ιη。 此外， 在所述半导体衬底 200的第一表面上通常存在 介质层 201， 用于保护所述半导体衬底 200中的有源区， 所述介质层 201的材料包括二氧化硅、 氮化硅中的一种或其任意组合， 以及其他 合适的介电材料。

[0022]接着， 执行步骤 S102， 从所述半导体衬底 200的第一表面形 成凹孔 202，并在所述凹孔 202的侧壁和底面上形成第一绝缘层 203， 以及在所述第一绝缘层 203上形成牺牲层 204。

[0023]具体地， 如图 4所示， 利用例如深层等离子体刻蚀、 KOH溶 液湿法刻蚀或者激光加工等方式， 从所述半导体衬底 200 的第一表 面形成凹孔 202， 其中， 所述凹孔 202的横截面（与所述半导体衬底 200第一表面平行的截面）通常为圆形，所述凹 孔 202的直径范围为 2 μ ιη-10 μ ιη, 深度范围为 20 μ m-100 μ m。 根据需要所述凹坑 202的 横截面也可以是方形、 条形、 多边形等其他形状。

[0024]形成凹孔 202之后，依次沉积第一绝缘层 203以及牺牲层 204， 覆盖所述半导体衬底 200以及所述凹孔 202的侧壁和底面， 请参考 图 5。 其中， 所述第一绝缘层 203的材料优选为氮化硅， 其厚度范围 为 10nm-150nm。 所述牺牲层 204由于在后续工艺中将会被去除， 所 以， 所述牺牲层 204 的材料优选为易于刻蚀、 且与所述第一绝缘层 203以及硅通孔导体 (将在后续工艺中生成)不同的材料， 以便于通过 选择性刻蚀进行去除。 因此， 可以采用多晶硅、 非晶硅、 锗硅合金、 氧化物、 硅碳合金中的一种或其任意组合作为所述牺牲 层 204 的材 料。 所述牺牲层 204的厚度范围为 0.2 μ ιη-1 μ ιη。

[0025]然后， 执行步骤 S103， 在所述凹孔 202 内填充导电材料形成 硅通孔导体 205， 以及形成与该硅通孔导体 205电性连接的第一接触 垫 207。

[0026]具体地， 首先形成硅通孔导体， 如图 6 所示， 在所述牺牲层 204的表面形成种子层（未示出）， 然后通过例如电镀的方式在所述凹 孔 202 中填充导电材料。 在本实施例中， 所述导电材料为铜， 在其 它实施例中， 所述导电材料还可以包括镍、 钨中的一种或其任意组 合。 填充结束后， 至少对所述导电材料进行平坦化， 直至所述导电 材料的上表面与所述牺牲层 204的上表面齐平（本文件内， 术语 "齐 平" 意指两者之间的高度差在工艺误差允许的范围 内）， 以形成硅通 孔导体 205。 为了使得最终所形成的芯片体积尽量小， 优选地， 平坦 化所述导电材料、 牺牲层 204以及第一绝缘层 203， 直至暴露所述介 质层 201(在其它实施例中， 如果所述半导体衬底 200第一表面上不 存在介质层， 则平坦化所述导电材料和牺牲层 204 直至暴露所述第 一绝缘层 203，保留所述第一绝缘层 203用于隔离半导体衬底 200以 及保护有源区）， 此时， 所述牺牲层 204仅存在于在凹孔 202(请参考 图 6)内， 并且位于所述硅通孔导体 205与所述第一绝缘层 203之间。

[0027]接着， 参考图 7， 通过例如沉积等方式在所述介质层 201之上 形成第二绝缘层 206，其中，该第二绝缘层 206的材料优选为氮化硅、 氧化物中的一种或者其任意组合， 其厚度范围为 1 μ ιη-10 μ ιη。 参考 图 8， 刻蚀所述第二绝缘层 206形成第一开口 300， 其中， 所述第一 开口 300暴露了所述硅通孔导体 205、牺牲层 204、以及该牺牲层 204 周边的部分区域， 在本实施例中， 所述第一开口 300的横截面（与所 述半导体衬底 200第一表面平行的截面）为圆形， 其直径范围为 8 μ ιη-15 μ ιη。根据需要所述第一开口 300的横截面也可以是方形、条形、 多边形等其他形状。 参考图 9， 优选地在所述第一开口 300内先形成 种子层 (未示出）， 然后通过例如电镀的方式在所述第一开口 300内填 充导电材料， 并通过平坦化操作， 使所述导电材料的上表面与所述 第二绝缘层 206的上表面齐平， 形成与所述硅通孔导体 205上端电 性连接的第一接触垫 207， 其中， 在本实施例中， 所述第一接触垫 207的材料与所述硅通孔导体 205的材料相同， 均为金属铜， 在其它 实施例中， 所述第一接触垫 207 的材料也可以为与所述硅通孔导体 205材料不同的金属， 例如铝等。 所述第一接触垫 207的形成， 使得 所述硅通孔导体 205可以与所述半导体衬底 200相固定。

[0028]在步骤 S104中， 从所述半导体衬底 200的第二表面对该半导 体衬底 200进行减薄， 直至暴露所述硅通孔导体 205。

[0029]具体地， 如图 10所示， 将所述半导体衬底 200固定在承载器 208上，其中，所述承载器 208可以为硅晶圆，也可以为玻璃或塑料。 位于所述半导体衬底 200第一表面上的第一接触垫 207与所述承载 器 208相贴合， 暴露所述半导体衬底 200的第二表面。 然后， 对所 述半导体衬底 200 的第二表面进行磨削或平坦化处理， 直至暴露出 所述硅通孔导体 205。 优选地， 在暴露出所述硅通孔导体 205之后， 还可以通过选择性刻蚀对所述半导体衬底 200、第一绝缘层 203以及 牺牲层 204继续进行刻蚀， 而不刻蚀所述硅通孔导体 205， 使得部分 所述硅通孔导体 205从所述半导体衬底 200、第一绝缘层 203以及牺 牲层 204中突出出来，其中，选择性刻蚀的深度范围 为 50nm-500nm。 在平坦化处理暴露出所述硅通孔导体 205 之后， 也可以选择性只对 所述半导体衬底 200继续进行刻蚀， 而不刻蚀所述第一绝缘层 203、 所述牺牲层 204和硅通孔导体 205， 使得部分所述硅通孔导体 205、 牺牲层 204和所述第一绝缘层 203从所述半导体衬底 200中突出出 来。

[0030]接着，如图 11所示，沉积绝缘材料以覆盖所述半导体衬底 200 的第二表面、 硅通孔导体 205、 牺牲层 204以及第一绝缘层 203， 平 坦化该绝缘材料直至暴露所述硅通孔导体 205，然后通过例如光刻的 方式去除位于牺牲层 204 下侧的绝缘材料； 或者上文所述的第二种 情况中， 硅通孔导体 205与牺牲层 204在下端齐平， 当平坦化该绝 缘材料直至暴露所述硅通孔导体 205 时， 牺牲层 204也暴露出来， 则不需光刻的方式去除位于牺牲层 204 下侧的绝缘材料， 从而在所 述半导体衬底 200的第二表面形成第三绝缘层 209。 其中， 所述第三 绝缘层 209的材料与所述第一绝缘层 203的材料相同， 也可以和所 述第一绝缘层 203 的材料不同。 在后续将多个具有硅通孔结构的半 导体衬底相键合时， 所述第三绝缘层 209 可以有效地将相邻的两个 半导体衬底进行隔离， 以防止一半导体衬底的第二表面与另一半导 体衬底上方的第一接触垫相接触， 从而造成短路。

[0031]然后， 执行步骤 S105， 去除所述牺牲层 204， 在所述硅通孔导 体 205和第一绝缘层 203之间形成空隙层 211。

[0032]具体地， 由于所述牺牲层 204的材料与所述硅通孔导体 205以 及第一绝缘层 205 具有不同的选择性， 所以可以采用例如湿法刻蚀 选择性地去除位于硅通孔导体 205和第一绝缘层 203之间的牺牲层 204, 从而在所述硅通孔导体 205与所述第一绝缘层 203之间形成空 隙层 211， 如图 12所示。 因为所述硅通孔导体 205通过第一接触垫 207与半导体衬底 200相固定， 所以， 去除所述牺牲层 204之后， 所 述硅通孔导体 205不会与所述半导体衬底 200分离开。

[0033]在步骤 S106中， 将上述步骤形成所述半导体衬底 200堆叠后 进行键合。

[0034]具体地， 如图 13所示， 首先将所述半导体衬底 200和承载器 208分离开， 然后将多个减薄后的所述半导体衬底 200精确对准， 通 过例如铜-铜键合等方式， 将一半导体衬底的硅通孔导体 205的下端 与另一半导体衬底第一表面上方的第一接触垫 207键合， 从而使多 个所述半导体衬底 200连接起来，形成硅通孔互连结构（图 13仅给出 了两个半导体衬底互连的示意图， 虚线表示两个半导体衬底之间的 互连面）， 其中， 键合为本领域技术人员所公知的技术， 在此不再赘 述。

[0035]可选地， 为了使得相邻的两个半导体衬底键合得更为牢 固， 在 形成所述第三绝缘层 209之后， 还可以进一步形成与所述硅通孔导 体 205下端电性连接的第二接触垫 212， 请参考图 14至图 17， 其形 成步骤如下： 在减薄后的所述半导体衬底 200 的第二表面沉积绝缘 材料形成第四绝缘层 210， 其中， 该第四绝缘层 210的材料优选为氮 化硅、 氧化硅中的一种或者其任意组合， 其厚度范围为 1.5 μ ιη- 10 μ m。 刻蚀所述第四绝缘层 210并停止于第三绝缘层 209， 形成第二开 口 301， 其中， 与所述第一开口 300(参考图 8)相似， 所述第二开口 301暴露了所述硅通孔导体 205、 牺牲层 204、 以及该牺牲层 204周 边的部分区域； 接着， 如图 15所示， 选择性去除所述牺牲层 204， 在所述硅通孔导体 205与所述第一绝缘层 203之间形成空隙层 21 1 ; 形成所述空隙层 21 1后， 如图 16所示， 优选地在所述第二开口 301 内的第三绝缘层 209的下侧先形成种子层（未示出）， 并通过例如电镀 的方式在所述第二开口 301 内填充导电材料， 通过工艺控制， 选择 不容易填孔的条件， 这样空隙层 21 1 可以基本没有被填充， 大部分 维持为空隙， 然后通过平坦化操作， 使所述导电材料的上表面与所 述第四绝缘层 210的上表面齐平， 形成与所述硅通孔导体 205下端 电性连接的第二接触垫 212， 其中， 所述第二接触垫 212的材料可以 与所述第一接触垫 207的材料相同，也可以为与所述第一接触垫 207 的材料不同； 最后， 如图 17所示， 将所述多个半导体衬底 200堆叠 互连（图 17仅给出了两个半导体衬底互连的示意图，虚� ��表示两个半 导体衬底之间的互连面）， 其中， 相邻的两个半导体衬底 200， 一半 导体衬底 200第二表面下方的第二接触垫 212与另一半导体衬底 200 第一表面上方的第一接触垫 207键合。 所述第二接触垫 212的形成， 不但进一步将所述硅通孔导体 205与半导体衬底 200进行固定， 而 且还有效地增加了两个半导体衬底的硅通孔导 体之间键合的面积， 从而保证了硅通孔互连结构的牢固性。

[0036]可选地，在所述硅通孔导体 205和所述第一绝缘层 203之间形 成空隙层 211 之后， 还可以通过例如沉积和平坦化等方式在所述空 隙层 211 内填充低 K介电材料 213或者可以吸收形变的材料 213， 如图 18所示。 其中， 所述低 K介电材料 213包括掺氟氧化硅、 碳掺 杂氧化硅、 多孔氧化硅、 多孔碳掺杂氧化硅的一种或其任何组合。 所 述可以吸收形变的材料 213包括多孔硅、 多孔氧化硅、 聚合物的一种 或其任意组合。 所述空隙层 211或者在空隙层 211 中填充的低 K介 电材料层 213 或者可以吸收形变的材料层 213 都可以称为緩冲层 211、 213。

[0037]在上述步骤完成后， 在所述半导体衬底和所述硅通孔导体之间形 成了空隙层或者填充了低 K介电材料， 从而可以有效地降低所述半导 体衬底和所述硅通孔导体之间的寄生电容； 以及， 在所述半导体衬底和 所述硅通孔导体之间形成了空隙层 211 或者填充了可以吸收形变的材 料，从而可以在温度发生变化导致硅通孔导体 形变的时候， 通过吸收硅 通孔导体的形变， 有效地减小形变对所述半导体衬底产生的应力 作用。

[0038]上文所述的实施例中， 也可以将形成牺牲层 204的步骤替换为形 成不被后续去除的緩冲层 204， 该緩冲层 204的材料可以是单层或多层 结构， 其中有些材料采用上述低 K介电材料、 可以形变材料或其组合。 这样可以省略后续去除牺牲层形成空隙层又填 充低 K介电材料或者可 以形变材料的步骤。

[0039]相应地， 本发明还提供了一种硅通孔互连结构， 请参考图 13， 该 体衬底 200的硅通孔导体 205、 以及位于所述半导体衬底 200和硅通孔 导体 205之间的第一绝缘层 203， 其中， 在本实施例中， 所述硅通孔导 体 205的材料为铜，在其它实施例中， 所述硅通孔导体 205的材料还可 以是镍、钨中的一种或其任意组合； 在所述硅通孔导体 205与所述第一 绝缘层 203之间存在緩冲层， 例如空隙层 211; 存在第一接触垫 207， 所述硅通孔导体 205的一端与该第一接触垫 207电性连接，并通过该第 一接触垫 207与所述半导体衬底 200进行固定， 其中， 所述第一接触垫 207的材料优选和所述硅通孔导体 205的材料相同， 也可以为和所述硅 通孔导体 205的材料不同的其他导电材料；所述两个或两 个以上半导体 衬底通过所述硅通孔导体 205和所述第一接触垫 207的键合形成互连， 即，如图 13中互连的两个半导体衬底 200所示，其中一半导体衬底 200 硅通孔导体 205的下端与另一半导体衬底 200第一表面上方的第一接触 垫 207相键合 (虚线表示两个半导体衬底 200之间的互连面）， 从而形成 硅通孔互连结构。

[0040]可选地，请参考图 17，本发明所提供的硅通孔互连结构还包括第 二接触垫 212， 所述硅通孔导体 205的另一端与该第二接触垫 212电性 连接，并通过该第二接触垫 212进一步与所述半导体衬底 200进行固定。 此外，所述第二接触垫 212还可以有效地增加互连的两个半导体衬底的 硅通孔导体之间的键合面积，从而保证了硅通 孔互连结构的牢固性。 所 述第二接触垫 212的材料可以与所述第一接触垫 207的材料相同，也可 以不同。

[0041]可选地，请参考图 18，在所述硅通孔导体 205与所述第一绝缘层 203之间的緩冲层例如还可以为低 K介电材料层 213、 可以吸收形变的 材料层 213、 或它们的组合， 其中， 所述低 K介电材料层 213包括掺氟 氧化硅、 碳掺杂氧化硅、 多孔氧化硅、 多孔碳掺杂氧化硅中的一种或 其任何组合；所述可以吸收形变的材料层 213包括多孔硅、多孔氧化硅、 聚合物中的一种或其任意组合。

[0042]本发明所提供的硅通孔互连结构， 与传统的硅通孔互连结构相 层， 例如， 空隙层或者低 K介电材料层， 从而有效地降低了所述半导 体衬底与硅通孔导体之间的寄生电容； 此外， 由于在所述半导体衬底与 硅通孔导体之间形成了空隙层或者填充了可以 吸收形变的材料，从而可 以在温度发生变化导致硅通孔导体形变的时候 ，通过吸收硅通孔导体的 形变， 有效地减 '』、形变对所述半导体衬底产生的应力作用� �

[0043]其中， 对硅通孔互连结构各实施例中各部分的结构组 成、 材料及 形成方法等均可与前述硅通孔互连结构形成方 法实施例中描述的相同， 不再赘述。

[0044]虽然关于示例实施例及其优点已经详细说 明，应当理解在不脱离 本发明的精神和所附权利要求限定的保护范围 的情况下，可以对这些实 施例进行各种变化、 替换和修改。 对于其他例子， 本领域的普通技术人 员应当容易理解在保持本发明保护范围内的同 时，工艺步骤的次序可以 变化。

[0045]此外， 本发明的应用范围不局限于说明书中描述的特 定实施例的 工艺、 机构、 制造、 物质组成、 手段、 方法及步骤。 从本发明的公开内 容，作为本领域的普通技术人员将容易地理解 ，对于目前已存在或者以 后即将开发出的工艺、 机构、 制造、 物质组成、 手段、 方法或步骤， 其 中它们执行与本发明描述的对应实施例大体相 同的功能或者获得大体 相同的结果， 依照本发明可以对它们进行应用。 因此， 本发明所附权利 要求旨在将这些工艺、 机构、 制造、 物质组成、 手段、 方法或步骤包含 在其保护范围内。