ULSI MICRO-INTERCONNECT MEMBER HAVING RUTHENIUM ELECTROPLATING LAYER ON BARRIER LAYER

Title:

ULSI MICRO-INTERCONNECT MEMBER HAVING RUTHENIUM ELECTROPLATING LAYER ON BARRIER LAYER

Document Type and Number:

WIPO Patent Application WO/2009/093483

Kind Code:

A1

Abstract:

An object of the invention is to provide a ULSI micro-interconnect member wherein the coverages of especially the inner side surfaces of vias and trenches are adequate, the thickness with respect to the surface portion is even, and the member has a seed layer of little impurity concentration is formed. Another object of the invention is to provide a ULSI micro-interconnect member having a micro-interconnect free of voids and formed by consecutive copper-electroplating by utilizing such a seed layer, a method for forming such a member, and a semiconductor wafer having such a ULSI micro-interconnect. A ULSI micro-interconnect member comprises a substrate and a ULSI micro-interconnect formed on the substrate. The ULSI micro-interconnect is composed of a barrier layer formed on the substrate and a ruthenium electroplating layer formed on the barrier layer is disclosed. Another ULSI micro-interconnect member comprising a ruthenium layer and a copper electroplating layer formed using the ruthenium layer as the seed layer and a method for forming the member are also disclosed.

Inventors:

SEKIGUCHI JUNNOSUKE (JP)
IMORI TORU (JP)
KINASE TAKASHI (JP)

Application Number:

PCT/JP2009/050112

Publication Date:

July 30, 2009

Filing Date:

January 08, 2009

Export Citation:

Click for automatic bibliography generation Help

Assignee:

NIPPON MINING CO (JP)
SEKIGUCHI JUNNOSUKE (JP)
IMORI TORU (JP)
KINASE TAKASHI (JP)

International Classes:

H01L21/288; C25D5/10; C25D7/12; H01L21/3205; H01L23/52

Foreign References:

JP2007523994A	2007-08-23
JP2001274159A	2001-10-05
JP2007311584A	2007-11-29
JP2007180313A	2007-07-12
JP2006294941A	2006-10-26

Attorney, Agent or Firm:

SAKAI, Masami et al. (13-5Akasaka 4-chome, Minato-ku, Tokyo 52, JP)

Download PDF:

View/Download PDF PDF Help

Claims:

基材と、基材上に形成されたULSI微細配線を有するULSI微細配線部材において、該ULSI微細配線が少なくとも基材上に形成されたバリア層及びその上に形成されたルテニウム電気めっき層を有することを特徴とするULSI微細配線部材。

前記ルテニウム電気めっき層をシード層として、その上に銅電気めっき層を形成したことを特徴とする請求の範囲第1項記載のULSI微細配線部材。

前記ULSI微細配線のバリア層が、タングステン、モリブデン及び二オブから選択された1種または2種以上の金属元素からなることを特徴とする請求の範囲第1項又は第2項記載のULSI微細配線部材。

前記ルテニウム電気めっき層の不純物として含有する炭素が100wtppm以下であることを特徴とする請求の範囲第1項~第3項のいずれかに記載のULSI微細配線部材。

前記基材がシリコン基板であることを特徴とする請求の範囲第1項~第4項のいずれかに記載のULSI微細配線部材。

前記ULSI微細配線が、ダマシン銅配線であることを特徴とする請求の範囲第1項~第5項のいずれかに記載のULSI微細配線部材。

少なくとも基材上にバリア層を形成し、その上にルテニウム電気めっき層を形成することを特徴とするULSI微細配線の形成方法。

前記ルテニウム電気めっき層をシード層としてその上に銅電気めっき層を形成することを特徴とする請求の範囲第7項記載のULSI微細配線の形成方法。

前記ULSI微細配線のバリア層が、タングステン、モリブデン、及び二オブから選択された1種または2種以上の金属元素からなることを特徴とする請求の範囲第7項又は第8項記載のULSI微細配線の形成方法。

前記ルテニウム電気めっき層の不純物として含有する炭素が100wtppm以下であることを特徴とする請求の範囲第7項~第9項のいずれかに記載のULSI微細配線の形成方法。

前記基材がシリコン基板であることを特徴とする請求の範囲第7項~第10項のいずれかに記載のULSI微細配線の形成方法。

前記ULSI微細配線が、ダマシン銅配線であることを特徴とする請求の範囲第7項~第11項のいずれかに記載のULSI微細配線の形成方法。

請求の範囲第7項~第12項のいずれかに記載の方法によりULSI微細配線を形成した半導体ウェハー。

Description:

バリア層上にルテニウム電気め� ��き層を有するULSI微細配線部材

本発明は、基材上に形成されたULSI微細配線のバリア層の上に、電気めっき法により成膜したシード層として使用するためのルテニウム層を有するULSI微細配線部材、その形成� �法及びULSI微細配線を形成した半導体ウェハ� ��に関する。

ULSI微細銅配線(ダマシン銅配線)の銅の成膜� ��法として、無電解銅めっきによりシード層� ��設け、電気銅めっきにより銅を成膜する方� ��が知られている。
しかし、半導体ウェハーのような鏡面上に� ��電解銅めっきを行った場合、析出しためっ� ��膜に十分な密着性を得るのは困難であった� ��また、めっきの反応性が低く、基板全面に� ��一なめっきを行うことも困難であった。従� ��は、例えば、窒化タンタルなどのバリアメ� ��ル層上に無電解めっき法で銅シード層を形� ��する場合、めっきを均一に形成することが� ��しく密着力が十分でないという問題があっ� ��。

本発明者らは、既に、無電解銅めっき液� ��添加剤として重量平均分子量(Mw)の小さい水溶性窒素含有ポリマーを加え、一方被めっき物の基板にはめっき液浸漬前に触媒金属を付着させるか、あるいは触媒金属をあらかじめ最表面に成膜した後、めっき液に浸漬させて該触媒金属上に窒素原子を介してポリマーを吸着させることによりめっきの析出速度が抑制され、かつ結晶が非常に微細化して膜厚15n m以下の均一な薄膜がウェハーのような鏡面� �に形成可能となることを見出した(特許文献1 )。また本発明者らは、前記発明の実施例に� �いて、触媒金属をあらかじめ最表面に成膜� �た後、めっき液に浸漬させて該触媒金属上� �窒素原子を介してポリマーを吸着させるこ� �によりめっきの析出速度が抑制され、かつ� �晶が非常に微細化して膜厚6nm以下の均一な� �厚がウェハーのような鏡面上に形成可能と� �ることを示した。

このような方法、すなわちダマシン銅配� ��形成において、触媒金属を成膜した後に無� ��解めっきにより銅シード層を設ける場合は� ��銅拡散防止のためのバリア層が触媒金属層� ��は別に予め形成されていることが必要であ� ��、従って、銅シード層を成膜する前にバリ� ��層と触媒金属層の二層もの層を形成するこ� ��になるため、膜厚を厚くできない超微細配� ��では実工程への適用が困難であるという問� ��が判明した。

また、電子部材では膜中の不純物濃度を低� ��することが望まれるが、CVD(化学的気相成長 )法、特にALD(原子層堆積)法や、無電解めっき法により形成された膜中には有機物の不純物濃度が高く、炭素濃度が100wtppmを超える。こ� ��不純物は、抵抗を高め電気銅めっき時電気� ��均一な流れを阻害しめっきムラを生じるな� ��の不具合を生じさせる。

特開2008-223100号公報

本発明は、こうした問題を解決するもの� ��、シード層膜厚を均一に形成することがで� ��、特にビア・トレンチ内側壁のカバレッジ� ��十分に成膜して表面部との膜厚を均一とす� ��ことができ、且つ不純物濃度が少ないシー� ��層を提供することを目的とするものである� ��また、該シード層を利用して引き続く電気� ��めっきによりボイドの発生のない微細配線� ��均一な膜厚で形成したULSI微細配線部材、その形成方法、及び該ULSI微細配線を形成した� �導体ウェハーを提供することを目的とする� �のである。

本発明者らは、鋭意検討した結果、ULSI微細配線のバリア層上に電気めっき法により形成したルテニウムめっき層が均一な膜厚を有し、かつ不純物が少ないことを見出し、更にそれ自身をシード層として利用することで前記課題を解決できることを見出し、本発明に至った。

すなわち本発明は、
[1]基材と、基材上に形成されたULSI微細配線� �有するULSI微細配線部材において、該ULSI微細配線が少なくとも基材上に形成されたバリア層及びその上に形成されたルテニウム電気めっき層を有することを特徴とするULSI微細配� �部材。
[2]前記ルテニウム電気めっき層をシード層として、その上に銅電気めっき層を形成したことを特徴とする[1]記載のULSI微細配線部材。
[3]前記ULSI微細配線のバリア層が、タングス� �ン、モリブデン及び二オブから選択された1� ��または2種以上の金属元素からなることを特徴とする[1]又は[2]記載のULSI微細配線部材。
[4]前記ルテニウム電気めっき層の不純物として含有する炭素が100wtppm以下であることを特� ��とする[1]~[3]のいずれかに記載のULSI微細配� �部材。
[5]前記基材がシリコン基板であることを特徴とする[1]~[4]のいずれかに記載のULSI微細配線� ��材。
[6]前記ULSI微細配線が、ダマシン銅配線であ� �ことを特徴とする[1]~[5]のいずれかに記載のU LSI微細配線部材。
[7]少なくとも基材上にバリア層を形成し、その上にルテニウム電気めっき層を形成することを特徴とするULSI微細配線の形成方法。
[8]前記ルテニウム電気めっき層をシード層としてその上に銅電気めっき層を形成することを特徴とする[7]記載のULSI微細配線の形成方� �。
[9]前記ULSI微細配線のバリア層が、タングス� �ン、モリブデン、及び二オブから選択され� �1種または2種以上の金属元素からなることを特徴とする[7]または[8]記載のULSI微細配線の� �成方法。
[10]前記ルテニウム電気めっき層の不純物と� �て含有する炭素が100wtppm以下であることを特徴とする[7]~[9]のいずれかに記載のULSI微細配� ��の形成方法。
[11]前記基材がシリコン基板であることを特� �とする[7]~[10]のいずれかに記載のULSI微細配� �の形成方法。
[12]前記ULSI微細配線が、ダマシン銅配線であ� ��ことを特徴とする[7]~[11]のいずれかに記載� �ULSI微細配線の形成方法。
[13][7]~[12]のいずれかに記載の方法によりULSI� �細配線を形成した半導体ウェハー。
に関する。

本発明のバリア層上に電気めっき法によ� ��形成したルテニウムめっき層は、不純物が� ��なく炭素濃度を100wtppm以下とすることがで� �、また膜厚を均一とすることができ、特に� �ア・トレンチ内側壁のカバレッジも十分に� �膜して表面部との膜厚を均一とすることが� �きる。そして、このルテニウム層をシード� �として用いたダマシン銅配線においてボイ� �のない銅微細配線を形成することができる� �

更にルテニウムはバリア性を有するので� ��テニウムめっき層を設けることによりバリ� ��能を強化することができる。また、ルテニ� ��ム層を電気めっき法により形成し、シード� ��として用いることができるため、無電解め� ��きでシード層を形成する際における触媒層� ��形成する必要がなくその分膜厚を薄くする� ��とができる。

本発明に使用するバリア層は、好ましくは� ��ングステン、モリブデン及び二オブから選� ��された1種または2種以上の金属元素からな� �。特にタングステンが好ましい。
このバリア層の形成は、スパッタリング、C VD、ALDなど公知の手段により行うことができ� ��特に制限されるものではないが、スパッタ� ��ングによる成膜が好ましい。また、膜厚は� ��ア・トレンチ内側壁で1~10nmが好ましい。

本発明においては、このバリア層の上に電� ��めっき法によりルテニウム層を形成するこ� ��が重要である。このルテニウム層は、膜厚� ��一性に優れている。このルテニウム層は、� ��マシン配線において線幅100nm以下の微細配� �でビア・トレンチ内側壁にも十分なカバレ� �ジで成膜でき、表面部とビア・トレンチ内� �壁との膜厚の均一性に優れ、この間のばら� �きを20%未満に低減することができる。
尚、ルテニウム層は電気めっき法により形� ��するので、トレンチ側壁とトレンチ底部の� ��テニウム層の膜厚はほぼ同じとなる。従っ� ��、膜厚均一性に関しては、表面部とビア・� ��レンチ内側壁の膜厚のばらつきを求めたが� ��表面部とトレンチ底部のルテニウム層の膜� ��も均一であり、ばらつきも同様となる。

上記バリア層及びルテニウム層の表面部� ��よびビア・トレンチ内側壁の膜厚は、断面F IB加工・TEM観察により測定することができる� ��ルテニウム層の表面部とビア・トレンチ内� ��壁間の膜厚のばらつきは、表面部膜厚とビ� ��・トレンチ内側壁の膜厚の差を表面部膜厚� ��割ることにより求めた値であり、表面部膜� ��、ビア・トレンチ内側壁の膜厚は、表面部� ��ビア・トレンチ内側壁のそれぞれ任意の3点の膜厚を測定し求めた平均値である。

前記ルテニウム層の形成を電気めっき法に� ��えて、スパッタリングにより形成しても電� ��めっき法によるルテニウム層と異なり膜厚� ��均一に形成することはできず、ビア・トレ� ��チ内側壁がカバレッジ不足となりその結果� ��面部と内側壁との膜厚のばらつきが20%を超� ��ることとなったり、全体に膜厚が不均一で� ��ったり、あるいはその後の電気めっき時に� ��イドが生じる等の欠陥を有するものとなる� ��
また、ビア・トレンチ内側壁の膜厚を厚く� ��ようとすると、表面部の膜厚が非常に厚く� ��り、ビア・トレンチ入り口付近がネッキン� ��を起こして狭くなり、その後の電気めっき� ��にやはりボイドが生じることとなる。

また、本発明の電気めっき法によるルテニ� ��ム層は不純物濃度が低く、炭素として含有� ��れる量は100wtppm以下である。これに対して� �電解めっき法やALD法によるルテニウム層で� �不純物が多く、炭素量が100wtppmを超えており、このため電気銅めっき時に電気を均一に流すことができず全体にムラが生じることとなる。
尚、本発明においてルテニウム層中の炭素� ��は、二次イオン質量分析計(SIMS)により測定� ��た。

また、ルテニウムはバリア性も有するので� ��ルテニウム層は、バリア能を補強する効果� ��ある。
更にルテニウム層を電気めっきにより形成� ��るので、無電解めっきによりシード層を形� ��する際の触媒層を形成する必要がなくその� ��膜厚も薄くすることができる。

ルテニウム層を電気めっき法により形成す� ��際に用いるめっき液、めっき条件としては� ��公知の一般的なルテニウム電気めっき液、� ��っき条件でよく、例えば、ルテニウムめっ� ��液としては、ルテニウム錯塩を用いるもの� ��塩化ルテニウムを用いるもの、硫酸ルテニ� ��ムを用いるもののいずれも用いることがで� ��る。めっき液としてはW-Ru・2(硫酸ルテニウ� ��使用、日鉱商事製)等を好ましく用いることができ、電流密度0.1~10A/dm ² でめっきを行い、表面部及びビア・トレンチ内側壁に膜厚5~15nmのルテニウム層を形成することが好ましい。

また、本発明に使用する基材も公知のも� ��が使用でき特に制限がないが、シリコン基� ��が好ましい。これを酸処理、アルカリ処理� ��界面活性剤処理、超音波洗浄あるいはこれ� ��を組み合わせた処理を実施することで、基� ��のクリーニング、濡れ性向上を図ることが� ��きる。

本発明においては、すでに述べているよ� ��に、電気めっき法により形成されたルテニ� ��ム層の上に、さらに、ULSI微細銅配線を電気めっきにより設け、ULSI微細配線部材とする� �とができる。ルテニウム層はめっき膜が薄� �、膜厚が均一となる。したがってダマシン� �配線用シード層として用いた場合、ボイド� �シーム等の欠陥の発生しない半導体ウェハ� �が得られる。

配線部は銅又は銅を主成分とする合金で� ��ることが好ましく、銅がより好ましい。電� ��銅めっき液は、一般にダマシン銅配線埋め� ��み用に使用されている組成であればよく、� ��に限定されないが、例えば主成分として硫� ��銅及び硫酸、微量成分として塩素、ポリエ� ��レングリコール、二硫化ビス(3-スルホプロ� ��ル)二ナトリウム、ヤヌスグリーンなどを含んだ液を用いることができる。

次に本発明を実施例によって説明するが、� ��発明はこれらの実施例によって限定される� ��ではない。
以下の実施例1~3および比較例1~4で成膜した� ��について、それぞれトレンチ内埋め込み後� ��ボイド確認をトレンチ部断面TEM観察により� ��施し、また400℃で30分間真空アニール後の� �リア性確認をAESデプスプロファイル測定に� �り実施した。

実施例1
線幅90nm、深さ300nmのトレンチ付シリコン基� ��上にタングステンをスパッタで成膜(トレンチ内側壁膜厚5nm)し、その上に電気ルテニウ� �めっきを実施(トレンチ内側壁膜厚10nm)し、� �らにその上に埋め込み用電気銅めっき(表面� ��膜厚450nm)を実施した。
タングステンスパッタは、アルゴンガス圧0 .8Pa、50Wの出力でプラズマを発生させ、15分間のプレスパッタ後、実施した。

電気ルテニウムめっき液には日鉱商事(株)� �W-Ru・2を使用し、めっき条件はルテニウム濃度5g/L、pH1.2、浴温60℃、電流密度0.2A/dm ² で17秒間実施した。また、電気銅めっき液の� ��成は、硫酸銅0.25mol/L、硫酸1.8mol/L、塩酸1.4mm ol/L、微量添加剤(二硫化ビス(3-スルホプロピ� ��)二ナトリウム、ポリエチレングリコール、ヤヌスグリーン)で、めっき条件は浴温25℃、電流密度0.2A/dm ² で20秒間、その後1A/dm ² で120秒間実施した。
電気ルテニウムめっき層は、表面部とトレ� ��チ内側壁との間の膜厚ばらつきは15%であり� ��ボイドがなく析出も均一であり、その後の� ��気銅めっきによるトレンチ内埋め込み後の� ��イド発生も見られなかった。また、トレン� ��内側壁のバリア性がルテニウムの成膜によ� ��強化され、バリア性にも問題はなかった。� ��テニウム層中の炭素量は30wtppmであった。

実施例2
線幅90nm、深さ300nmのトレンチ付シリコン基� ��上にモリブデンをスパッタで成膜(トレンチ内側壁膜厚5nm)し、その上に電気ルテニウム� �っきを実施(トレンチ内側壁膜厚10nm)し、さ� �にその上に埋め込み用電気銅めっき(表面部� ��厚450nm)を実施した。
モリブデンスパッタは、アルゴンガス圧0.8P a、50Wの出力でプラズマを発生させ、15分間のプレスパッタ後、実施した。
電気ルテニウムめっき液及び電気銅めっき� ��の組成、めっき条件は、実施例1と同様である。

電気ルテニウムめっき層は、表面部とトレ� ��チ内側壁との間の膜厚ばらつきは17%であり� ��ボイドがなく析出も均一であり、その後の� ��気銅めっきによるトレンチ内埋め込み後の� ��イド発生も見られなかった。
また、トレンチ内側壁のバリア性がルテニ� ��ムの成膜により強化され、バリア性にも問� ��はなかった。ルテニウム層中の炭素量は20wt ppmであった。

実施例3
線幅90nm、深さ300nmのトレンチ付シリコン基� ��上にニオブをスパッタで成膜(トレンチ内側壁膜厚5nm)し、その上に電気ルテニウムめっ� �を実施(トレンチ内側壁膜厚10nm)し、さらに� �の上に埋め込み用電気銅めっき(表面部膜厚4 50nm)を実施した。
ニオブスパッタは、アルゴンガス圧0.8Pa、50 Wの出力でプラズマを発生させ、15分間のプレスパッタ後、実施した。
電気ルテニウムめっき液及び電気銅めっき� ��の組成、めっき条件は、実施例1と同様である。

電気ルテニウムめっき層は、表面部とトレ� ��チ内側壁との間の膜厚ばらつきは18%であり� ��ボイドがなく析出も均一なため、その後の� ��気銅めっきによるトレンチ内埋め込み後の� ��イド発生も見られなかった。
また、トレンチ内側壁のバリア性がルテニ� ��ムの成膜により強化され、バリア性にも問� ��はなかった。ルテニウム層中の炭素量は25wt ppmであった。

比較例1
線幅90nm、深さ300nmのトレンチ付シリコン基� ��上にタングステンをスパッタで成膜(トレンチ内側壁膜厚5nm)し、その上に直接電気銅め� �き(表面部膜厚450nm)を実施した。タングステ� ��スパッタは、アルゴンガス圧0.8Pa、50Wの出� �でプラズマを発生させ、15分間のプレスパッタ後、実施した。電気銅めっき液の組成、めっき条件は、実施例1と同様である。シード� �なしで直接電気銅めっきを実施した場合、� �期の電気銅めっきの析出は均一となり、そ� �ままトレンチ内を埋め込んでもボイド発生� �見られなかったが、トレンチ内側壁のバリ� �層がタングステンのみで非常に薄いため、� �リア性を十分に確保できなかった。

比較例2
線幅90nm、深さ300nmのトレンチ付シリコン基� ��上にタングステンをスパッタで成膜(トレンチ内側壁膜厚5nm)し、その上にルテニウムを� �パッタで成膜(トレンチ内側壁膜厚10nm)し、� �らにその上に埋め込み用電気銅めっき(表面� ��膜厚450nm)を実施した。タングステンスパッ� ��およびルテニウムスパッタは、アルゴンガ� ��圧0.8Pa、50Wの出力でプラズマを発生させ、15 分間のプレスパッタ後、実施した。電気銅めっき液の組成、めっき条件は、実施例1と同� �である。トレンチ内側壁膜厚10nm目標でルテ� ��ウムスパッタを実施したところ、表面部膜� ��は数十nmになり、トレンチ入り口付近がネ� �キングを起こして非常に狭くなった。この� �態で電気銅めっきを実施したところ、トレ� �チ内が埋め込まれる前に入り口が塞がって� �まい、ボイドが発生した。

比較例3
線幅90nm、深さ300nmのトレンチ付シリコン基� ��上にタングステンをスパッタで成膜(トレンチ内側壁膜厚5nm)し、その上にルテニウムをAL Dで成膜(トレンチ内側壁膜厚10nm)し、さらに� �の上に埋め込み用電気銅めっき(表面部膜厚4 50nm)を実施した。タングステンスパッタは、� ��ルゴンガス圧0.8Pa、50Wの出力でプラズマを� �生させ、15分間のプレスパッタ後、実施した。ルテニウムALDは、原料としてルテニウム・エチルシクロペンタジエニルとアンモニアガスを使用し、プラズマALD成膜を実施した。電気銅めっき液の組成、めっき条件は、実施例 1と同様である。ルテニウムALD膜は不純物濃� �が高く、特に炭素が200wtppmと高いため抵抗が高く、その結果電気銅めっき時に電気が均一に流れず、全体にめっきがむらになってしまった。またトレンチ内にもボイドが発生した。

比較例4
線幅90nm、深さ300nmのトレンチ付シリコン基� ��上にタングステンをスパッタで成膜(トレンチ内側壁膜厚5nm)し、その上に無電解ルテニ� �ムめっきを実施(トレンチ内側壁膜厚10nm)し� �さらにその上に埋め込み用電気銅めっき(表� ��部膜厚450nm)を実施した。タングステンスパ� ��タは、アルゴンガス圧0.8Pa、50Wの出力でプ� �ズマを発生させ、15分間のプレスパッタ後、実施した。無電解ルテニウムめっきは、ルテニウムのニトロシルアンミン錯体ベースのヒドラジン還元めっき液を用いて実施した。電気銅めっき液の組成、めっき条件は、実施例 1と同様である。無電解ルテニウムめっき膜� �不純物濃度が高く、特に炭素が150wtppmと高いため抵抗が高く、その結果電気銅めっき時に電気が均一に流れず、全体にめっきがむらになってしまった。またトレンチ内にもボイドが発生した。

Previous Patent: FILM FOR KEYPAD, KEYPAD, AND KEY SHEET

Next Patent: FATIGUE TESTING METHOD IN HYDROGEN GAS