Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
VARIABLE-CAPACITANCE ELEMENT, METHOD FOR ADJUSTING VARIABLE-CAPACITANCE ELEMENT, VARIABLE-CAPACITANCE DEVICE AND ELECTRONIC APPARATUS
Document Type and Number:
WIPO Patent Application WO/2009/107489
Kind Code:
A1
Abstract:
Provided is a variable-capacitance element wherein a desired capacitance value which corresponds to a write voltage can be freely set and a capacitance value which has been set before is maintained even when there is no write voltage. A method for adjusting the variable-capacitance element, a variable-capacitance device and an electronic apparatus are also provided. In a variable-capacitance element (100), a pair of electrodes (101, 102) are formed with a ferroelectric material layer (103) in between. The variable-capacitance element is adjusted by a step of maximizing or minimizing the sum of electric dipole moments of the ferroelectric material layer (103), and a step of writing a capacitance value by applying a desired write voltage (V) to the electrodes (101, 102) of the variable-capacitance element (100), in which the sum of the electric dipole moments of the ferroelectric material layer (103) is maximized or minimized, so that the variable-capacitance element (100) has a desired capacitance value.

Inventors:
KANNO MASAYOSHI (JP)
HABU KAZUTAKA (JP)
WATANABE MAKOTO (JP)
YOKOTA TOSHIAKI (JP)
Application Number:
PCT/JP2009/052332
Publication Date:
September 03, 2009
Filing Date:
February 12, 2009
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
SONY CORP (JP)
KANNO MASAYOSHI (JP)
HABU KAZUTAKA (JP)
WATANABE MAKOTO (JP)
YOKOTA TOSHIAKI (JP)
International Classes:
H01G7/06
Domestic Patent References:
WO1995026570A11995-10-05
Foreign References:
JP2007235143A2007-09-13
JPH0575137A1993-03-26
JP2005064437A2005-03-10
JP2007287996A2007-11-01
Attorney, Agent or Firm:
TANABE, Shigemoto et al. (JP)
Tanabe Blessing machine (JP)
Download PDF:
Claims:
 強誘電体材料層を挟んで対の電極が形成された複数の単位可変容量素子が、直列又は並列に接続された
 ことを特徴とする可変容量素子。
 前記並列接続されたそれぞれの単位可変容量素子における電極間距離は、それぞれ異なる
 ことを特徴とする請求項1記載の可変容量素子。
 前記並列接続された単位可変容量素子の前記強誘電体材料層の電気双極子モーメントの総和が最小とされたときの容量値がそれぞれ同じである
 ことを特徴とする請求項2記載の可変容量素子。
 前記直列接続された単位可変容量素子の前記強誘電体材料層の電気双極子モーメントの総和が最小とされたときの容量値がそれぞれ異なる
 ことを特徴とする請求項1記載の可変容量素子。
 前記直列接続されたそれぞれの単位可変容量素子における電極間距離は、それぞれ同一である
 ことを特徴とする請求項4記載の可変容量素子。
 強誘電体材料層を介して積層される少なくとも3以上の面内電極と、
 前記積層される面内電極のうち、最下部に位置する面内電極に形成された第1の外部電極と、
 前記積層される面内電極のうち、最上部に位置する面内電極に形成された第2の外部電極とから構成される
 ことを特徴とする可変容量素子。
 前記積層される面内電極において、隣接する面内電極の電極間距離は同一であり、隣接する面内電極で挟まれる前記強誘電体材料層の面積はそれぞれ異なる
 ことを特徴とする請求項6記載の可変容量素子。
 強誘電体材料層を介して積層される少なくとも3以上の面内電極と、
 前記積層される面内電極のうち、奇数番目に積層される面内電極に形成された第1の外部電極と、
 前記積層される面内電極のうち、偶数番目に積層される面内電極に形成される第2の外部電極とから構成される
 ことを特徴とする可変容量素子。
 前記積層される面内電極において、隣接する面内電極の電極間距離はそれぞれ異なり、隣接する面内電極で挟まれる前記強誘電体材料層の面積はそれぞれ異なる
 ことを特徴とする請求項8記載の可変容量素子。
 強誘電体材料層を挟んで対の電極が形成された可変容量素子において、
 前記強誘電体材料層の電気双極子モーメントの総和を最大又は最小とする工程、
 前記可変容量素子が所望の容量値を有するように、前記強誘電体材料層の電気双極子モーメントの総和が最大又は最小とされた前記可変容量素子の前記電極に、所定の書き込み電圧を印加し容量値を書き込む工程、とを有する
ことを特徴とする可変容量素子の調整方法。
 前記所定の書き込み電圧を印加し容量値を書き込んだ後、さらに、前記書き込み電圧と異なる電圧を印加することにより、容量値の再書き込みをする工程を有する
 ことを特徴とする請求項10記載の可変容量素子の調整方法。
 前記強誘電体材料層の電気双極子モーメントの総和を最小とする工程は、前記強誘電体材料層をキュリー温度以上に加熱することにより行う
 ことを特徴とする請求項10記載の可変容量素子の調整方法。
 前記強誘電体材料層の電気双極子モーメントの総和を最大とする工程は、前記可変容量素子の前記電極に、前記可変容量素子の飽和電界に相当する書き込み電圧を印加することにより行う
 ことを特徴とする請求項10記載の可変容量素子の調整方法。
 前記強誘電体材料層の電気双極子モーメントの総和を最小とする工程は、前記可変容量素子の前記電極に、前記可変容量素子の飽和電界に相当する書き込み電圧を印加した後、逆極性の抗電圧となる書き込み電圧を印加することにより行う
 ことを特徴とする請求項10記載の可変容量素子の調整方法。
 強誘電体材料層を挟んで対の電極が形成された可変容量素子と、
 前記可変容量素子の両側に配され、前記可変容量素子と直列接続される直流電圧除去用の容量素子とを有する
 ことを特徴とする可変容量デバイス。
 強誘電体材料層を挟んで対の電極が形成された複数の単位可変容量素子が、直列又は並列に接続された可変容量素子と、
 前記可変容量素子の両側に配され、前記可変容量素子と直列接続される直流電圧除去用の容量素子とを有する
 ことを特徴とする可変容量デバイス。
 強誘電体材料層を挟んで対の電極が形成された可変容量素子と、前記可変容量素子の両側に配され、前記可変容量素子と直列接続される直流電圧除去用の容量素子とから構成される可変容量デバイスを有する
 ことを特徴とする電子機器。
 強誘電体材料層を挟んで対の電極が形成された複数の単位可変容量素子が、直列又は並列に接続された可変容量素子と、前記可変容量素子の両側に配され、前記可変容量素子と直列接続される直流電圧除去用の容量素子とから構成される可変容量デバイスを有する
 ことを特徴とする電子機器。
Description:
可変容量素子、可変容量素子の 整方法、可変容量デバイス、及び電子機器

 本発明は、所定の書き込み電圧に応じて 量値が変化し、さらに、その容量値は書き み電圧を停止した場合にも保持される不揮 型の可変容量素子、可変容量素子の調整方 、可変容量デバイス、及び電子機器に関す 。

 従来、周波数や時間などを制御するために 変容量ダイオード(バリキャップ)やMEMSなど 商品化され幅広く活用されている。これら 素子は許容電流がμAクラスと小さいため電 が大きい用途には適用ができないが、本願 明者らは許容電流が大きい強誘電体を使っ 可変容量素子を提案してきた。
 例えば、下記特許文献1には、信頼性と生産 性が向上された電極構造を有する可変コンデ ンサについて記載されており、その中で、高 誘電率を有する誘電体として、チタン酸バリ ウム系が用いられている。

 このような従来の可変容量素子は全て制 電圧を印加することで端子間容量が変化す 可変容量素子であり、制御電圧が無くなれ 容量値はもとの値に戻ってしまう、いわば 発型の可変容量素子である。従って、この うな揮発型の可変容量素子は常に制御し続 られる必要がある。そのため、この可変容 素子を用いた電子機器においては、可変容 素子を制御する制御回路と制御電力が必要 あった。

特開2007-287996号公報

 ところで、常時、制御系を構成できない 子機器においても、部品ばらつきなどによ チューニング周波数ずれを、可変容量素子 より出荷時に合わせこみたいといった用途 存在している。しかしながら、今までの可 容量素子は揮発型であり、常時制御系が必 であるため、これらの要望には対応できな 。

 上述の点に鑑み、本発明は、書き込み電 に対応した所望の容量値を自由に設定でき かつ、一度設定した容量値は書き込み電圧 無くなっても維持される可変容量素子、可 容量素子の調整方法、可変容量デバイス、 び電子機器を提供するものである。

 上記課題を解決し、本発明の目的を達成 るため、本発明の可変容量素子は、強誘電 材料層を挟んで対の電極が形成された複数 単位可変容量素子が、直列又は並列に接続 れたことを特徴とする。

 本発明の可変容量素子では、直流電圧を 加することにより、可変容量素子の容量値 変化され、変化された容量値は、直流電圧 印加をやめても保持される。

 本発明の可変容量素子の調整方法は、強 電体材料層を挟んで対の電極が形成された 変容量素子において、強誘電体材料層の電 双極子モーメントの総和を最大又は最小と る工程、可変容量素子が所望の容量値を有 るように、強誘電体材料層の電気双極子モ メントの総和が最大又は最小とされた可変 量素子の電極に、所望の書き込み電圧を印 する工程とを有する。

 本発明において、書き込み電圧とは、可 容量素子に印加される直流電圧であり、可 容量素子に所望の容量値を書き込むための 圧のことをいう。本発明の可変容量素子の 整方法では、可変容量素子が所望の容量値 なるように調整される。また、強誘電体材 層の電気双極子モーメントの総和を最大又 最小とする工程を有するので、調整しうる 量値の幅を大きくすることができる。

 本発明の可変容量デバイスは、強誘電体材 層を挟んで対の電極が形成された可変容量 子と、可変容量素子の両側に配され、可変 量素子と直列接続される直流電圧除去用の 量素子とを有することを特徴とする。
 また、強誘電体材料層を挟んで対の電極が 成された複数の単位可変容量素子が、直列 は並列に接続された可変容量素子と、可変 量素子の両側に配され、可変容量素子と直 接続される直流電圧除去用の容量素子とを することを特徴とする。

 本発明の可変容量デバイスでは、直流電 除去用の容量素子が構成されるので、この 変容量素子デバイスを所定の回路に組み込 だ場合でも、外部から可変容量素子に印加 る直流電圧の回路への影響を防ぐことがで る。

 また、本発明の電子機器は、強誘電体材料 を挟んで対の電極が形成された可変容量素 と、可変容量素子の両側に配され、可変容 素子と直列接続される直流電圧除去用の容 素子とから構成される可変容量デバイスを することを特徴とする。
 また、強誘電体材料層を挟んで対の電極が 成された複数の単位可変容量素子が、直列 は並列に接続された可変容量素子と、可変 量素子の両側に配され、可変容量素子と直 接続される直流電圧除去用の容量素子とか 構成される可変容量デバイスを有すること 特徴とする。

 本発明の電子機器では、可変容量デバイ において、直流電圧除去用の容量素子が構 されているので、電子機器に影響すること く、可変容量素子に外部から直流電圧を印 することができる。また、外部から直流電 が印加されることにより、可変容量素子の 量値が調整される。

 本発明の可変容量素子によれば、可変容 素子に直流電圧を印加することにより、可 容量素子の容量値を調整するときに、容量 の細かな調整が可能となる。

 本発明の可変容量素子の調整方法によれ 、可変容量素子の容量値の調整しうる幅を きくすることができる。

 本発明の可変容量デバイスによれば、所 の電子機器に実装した状態で、可変容量素 の容量値を調整することができる。

 本発明の電子機器によれば、可変容量デ イスにおける可変容量素子の容量値を調整 ることができるので、電子機器のばらつき 、チューニング周波数ずれをあわせ込むこ が可能となる。

本発明の一実施形態の可変容量素子の 整方法に用いられる可変容量素子である。 書き込み電圧に対する可変容量素子の 量値の変化を示す図である。 強誘電体材料のヒステリシス曲線を示 図である。 書き込み電圧に対する可変容量素子の 量値の変化を示す図である。 書き込み電圧に対する可変容量素子の 量値の変化を示す図である。 本発明の第1の実施形態に係る可変容量 素子の回路図である。 本発明の第1の実施形態に係る可変容量 素子の、書き込み電圧に対する容量値の変化 の概略を示す図である。 単位可変容量素子を直列接続した場合 書き込み電圧に対する容量値の変化と、1素 子からなる単位可変容量素子の書き込み電圧 に対する容量値の変化を示した図である。 7個の単位可変容量素子を直列接続した 場合の書き込み電圧に対する容量値の変化と 、単位可変容量素子1cの端子に係る電圧の変 を示す図である。 A,B,C 本発明の第1の実施形態に係る可 容量素子の構成の具体例(その1)を示す。 本発明の第1の実施形態に係る可変容 素子の具体的な概略構成(その2)を示す。 A,B,C 本発明の第1の実施形態に係る可 容量素子の構成の具体例(その3)を示す。 本発明の第1の実施形態に係る可変容 素子の具体的な概略構成(その4)を示す。 本発明の第2の実施形態に係る可変容 素子の回路図である。 本発明の第2の実施形態に係る可変容 素子の、書き込み電圧に対する容量値の変 の概略を示す図である。 A,B,C 本発明の第2の実施形態に係る可 容量素子の構成の具体例(その1)を示す。 本発明の第2の実施形態に係る可変容 素子の具体的な概略構成(その2)である。 本発明の可変容量デバイスの一例に係 る回路図である。 本発明の可変容量デバイスを用いた電 子機器の一例を示す回路図である。

符号の説明

 1   可変容量素子
 1c  単位可変容量素子
 2   書き込み電圧電源
 2c  単位可変容量素子
 3c  単位可変容量素子
 4   可変容量素子
 4c  単位可変容量素子
 5a  第1の外部電極
 5b  第2の外部電極
 6   端子
 7   端子
 8   強誘電体層
 10  可変容量素子
 11  可変容量素子
 12  可変容量素子
 13  可変容量素子
 14  可変容量素子
 15  可変容量素子
 40  昇圧トランス
 41  駆動回路
 42  CCFL
 43  容量素子
 44  可変容量素子
 46  直流電圧電源
 47  外部入力端子
 49  可変容量デバイス
 50  可変容量素子
 51  単位可変容量素子
 52  単位可変容量素子
 100 可変容量素子
 101 電極
 103 強誘電体材料層
 e1  面内電極
 e2  面内電極
 e3  面内電極
 e4  面内電極
 e5  面内電極

発明を実施するための形態

 本発明の可変容量素子は、容量値の書き えが可能であるライタブルな可変容量素子 かつ、一度書き込まれた容量値は、電圧が 加されなくても保持することができる不揮 型の可変容量素子である。後述するが、本 明の可変容量素子を用いた可変容量デバイ を電子機器に組み込めば、電子機器を完成 せた後にも、容量値の合わせ込みをするこ が可能となる。

 以下、図面を参照して本発明の実施の形 を説明する。

[可変容量素子の調整方法]
 まず、本発明の可変容量素子の調整方法に いて説明する。
 図1に、本発明の可変容量素子の調整方法に 係る一実施形態に用いられる可変容量素子の 概略構成を示す。図1に示す可変容量素子100 、強誘電体材料層103と、強誘電体材料層103 挟んで構成される対の電極101,102とより構成 れ、その電極101,102間には、直流電圧である 書き込み電圧Vが印加される構成とされる。 1に示す可変容量素子100の強誘電体材料層103 、例えば、PZT(チタン酸ジルコン鉛)で構成 れる。

 図2~図5を用いて、図1で示した可変容量素子 100の調整方法を説明する。
 図2に、図1の可変容量素子100の電極101,102間 書き込み電圧Vを印加させたときに、可変容 量素子100に書き込まれる容量値の変化を示す 。図2において、横軸が書き込み電圧Vであり 縦軸が可変容量素子100の容量値である。図2 に示された容量値Cap1は、横軸に示す書き込 電圧Vを可変容量素子100に印加した後、一度0 Vに戻した状態で測定された容量値を示して る。すなわち、容量値Cap1は、書き込み電圧V を印加した状態で測定した容量値ではなく、 一度書き込み電圧Vを印加した後、0Vに戻して 容量値を測定するという作業を繰り返して測 定したものである。

 まず、図2の容量値の測定を開始するとき の可変容量素子100として、本実施形態例で用 いられる可変容量素子100をキュリー温度以上 に加熱したものを用いた。すなわち、図2に いて、書き込み電圧Vが0Vのときの容量値Cap1 、可変容量素子100がキュリー温度以上に加 されることにより強誘電体材料層103の電気 極子モーメントが最小になるように処理さ たときの容量値である。

 図2からわかるように、書き込み電圧Vが20 Vまでは可変容量素子100の容量値Cap1はほとん 変化しないものの、わずかに減少する。そ て、書き込み電圧Vが20Vのとき、可変容量素 子100は最小の容量値Cap1を示す。さらに、容 値Cap1は、書き込み電圧Vが20Vを超えるとなだ らかに増加してゆき、60Vを超えてからはほぼ 一定に落ち着く。本実施形態例では、この最 大の容量値Cap1は、最小の容量値Cap1の約1.5倍 値となっている。

 この可変容量素子100では、書き込み電圧V を印加した後、書き込み電圧Vの印加をやめ も、一度書き込まれた容量値は保持される そして、図2に示した容量値Cap1の変化では、 書き込み電圧Vが、20Vから60Vの間において、 段で印加された書き込み電圧Vよりも大きな き込み電圧Vを印加することにより、前段で 書き込まれた容量値よりも大きな容量値が再 書き込みされる。すなわち、書き込み電圧20V から60Vの間においては、前段で印加された書 き込み電圧Vよりも大きな書き込み電圧Vを印 することにより、容量値の書き換えがなさ る。

 そして、図2からわかるように、例えば30V の書き込み電圧Vを印加した可変容量素子100 容量値が435pFに保持され、435pFでの使用が可 である。そして、40Vの書き込み電圧Vを印加 し直した可変容量素子100では容量値が480pFに 持され、480pFでの使用が可能である。この うに、所望の書き込み電圧Vを印加すること より、可変容量素子100の容量値が調整され その調整された容量値において使用が可能 なる。

 このように、可変容量素子100は、書き込 電圧Vに応じた容量値Cap1での使用が可能で る。さらに、前段で可変容量素子100に印加 れた書き込み電圧Vよりも大きな値であって 容量値Cap1が変化している範囲内の書き込み 電圧Vであれば、再書き込み、すなわち、容 値の書き換えが可能であり、可変容量素子10 0の容量値Cap1を増加させることができる。図2 からわかるように、可変容量素子100において 、容量値Cap1が変化している範囲内とは、書 込み電圧Vが20Vから60Vの間である。

 このような可変容量素子100の容量値Cap1の 変化は、強誘電体材料層103の分極反転、すな わち、電気双極子モーメントの総和の変化に よるものである。そして、図2により、未分 状態(電気双極子モーメントの総和が最小)の 可変容量素子100に、書き込み電圧Vを印加す ことにより、強誘電体材料層103内で分極が こり、その分極に起因して、容量値Cap1が変 する。

 図3に強誘電体材料のヒステリシス曲線を 示し、強誘電体材料の特性を説明する。図3 示すヒステリシス曲線において、横軸は電 Eであり、縦軸は強誘電体材料の電気双極子 ーメントの総和、すなわち分極Pである。強 誘電体材料は、電界Eの強度に起因して分極P 変化し、図3に示すようなヒステリシス曲線 を形成する。まず、電気双極子モーメントの 総和が最小である、分極Pが0の状態の強誘電 材料に、正の電圧を印加し、電界Eを発生さ せていくことにより、線aに示す曲線で分極P 増加する。そして、ある電界Eに達すると、 電気双極子モーメントの総和が最大となり、 分極Pが飽和する。この電界Eを飽和電界Epと う。そして、電界Eの値が小さくなるように 圧を印加していくと、線bで示す曲線で分極 が減少していき、ある電界Eにおいて、電気 極子モーメントの総和が再び最小となり、 極Pが0となる。この電界Eを抗電界-Ecという さらに、負の電界Eを発生させていくことに り、電気双極子モーメントの総和が再び最 となり、分極Pが飽和する。この電界を飽和 電界-Epという。そして、この飽和電界-Epより も大きい電界Eが発生するように電圧を印加 ていくことにより、分極Pは線cで示す曲線で 増加し、抗電界Ecにおいて電気双極子モーメ トが最小となり分極Pが0となる。そして、 び、飽和電界Epにおいて分極Pが飽和する。

 図2に示した可変容量素子100の容量値の変 化は、出発物として、可変容量素子100をキュ リー温度以上に加熱したものを用いた。すな わち、図3に示すヒステリシス曲線において 可変容量素子100をキュリー温度以上に加熱 た状態は、電界0V、分極Pが0である状態に対 する。そして、図2で示したように、可変容 量素子100に書き込み電圧Vを印加していった 態は、図3のヒステリシス曲線において、線a に示される状態変化に対応するものである。

 そして、図2において、容量値Cap1の変化 止まった書き込み電圧Vは、図3において、飽 和電界Epに相当するものである。すなわち、 和電界Epにおいて、強誘電体材料の電気双 子モーメントの総和、すなわち、分極Pは最 となり、図1に示すような強誘電体材料層103 を有する可変容量素子100の容量値はここにお いて飽和する。

 強誘電体材料層103を有する可変容量素子100 おいて、容量値を変化させる際、実際に重 な値は印加する書き込み電圧Vではなく、電 極101,102間に発生する電界Eである。図2では、 10Vの書き込み電圧Vは電界0.02V/μmに相当して る。そして、図2では、可変容量素子100に書 込み電圧Vを印加することにより、その書き 込み電圧Vに相当する電界Eが発生し、強誘電 材料層103内で分極が起こり、容量値が変化 ている。
 また、どの電界Eで容量が増加するかは、強 誘電体材料の電気感受率でほぼ決定されるも のである。そして、図1に示すような強誘電 材料層103を用いた可変容量素子100は、図2か わかるように、書き込み電圧Vを印加したと きの容量値が、0Vにしても戻らない不揮発型 可変容量素子である。

 本実施形態例においては、強誘電体材料と てPZT(チタン酸ジルコン酸鉛)が用いられた 変容量素子100を用いたが、その他、イオン 極による強誘電体材料、電子分極による強 電体材料を用いることができる。
 イオン分極による強誘電体材料は、イオン 晶材料からなり、プラスのイオンとマイナ のイオンの原子が変位することで電気的に 極する強誘電体材料である。このイオン分 による強誘電体材料は、例えば原子Aと原子 BからなるABO 3 である化学式で表され、ペロブスカイト構造 を有し、例えばチタン酸バリウム、KNbO 3 、ObTiO 3 等が挙げられる。本実施形態例におけるPZT( タン酸ジルコン酸鉛)は、チタン酸鉛(PbTiO 3 )にジルコン酸鉛(PbZrO 3 )を混ぜ合わせた強誘電体材料である。

 電子分極による強誘電体材料は、プラスの 荷に偏った部分と、マイナスの電荷に偏っ 部分に分かれて電気双極子モーメントが生 、分極が生じているものである。最近では Fe2+の電荷面と、Fe3+の電荷面の形成により 分極を形成して強誘電体的特性を示す希土 鉄酸化物が報告されている。この系は、希 類(RE)と鉄族(TM)にて、(RE)・(TM) 2 ・O 4 なる分子式で表されるものが、高誘電率を持 つことが報告されている。例えば、(RE)とし は、Y,Er,Yb,Lu(特にYと重希土類元素)が挙げら 、また、(TM)としては、Fe,Co,Ni(特にFe)が挙げ られる。(RE)・(TM) 2 ・O 4 としては、ErFe2O4,LuFe2O4,YFe2O4が挙げられる。

 次に、図4に、図1に示す可変容量素子100 、さらに書き込み電圧Vを印加していったと の容量値の変化を示す。図4における容量値 Cap1は、図2に示したものと同様の測定値であ 、書き込み電圧Vを0Vから110Vまで増加させて いったときの可変容量素子100の容量値の変化 を示している。

 図4における容量値Cap2は、書き込み電圧Vを1 10Vから、-110Vまで減少させていったときの可 容量素子100の容量値の変化を示している。
 図4における容量値Cap3は、書き込み電圧Vを- 110Vまで減少させた状態から、再び110Vまで増 させていったときの可変容量素子100の容量 の変化を示している。
 図4における容量値Cap4は、可変容量素子100 キュリー温度以上に加熱処理したあとに、 き込み電圧Vをおよそ40Vまで印加し、そこか 、-110Vまで減少させていった時の可変容量 子100の容量値の変化を示している。
 上述した容量値Cap1、Cap2、Cap3、Cap4で示すこ れらの測定はすべて、書き込み電圧Vを印加 た後、一度、電圧を0Vに戻してから測定した ものである。

 図4に示す容量値Cap2からわかるように、 き込み電圧Vを110Vから0Vまで減少させていく 程においては、容量値Cap2はほぼ一定の値を 保持する。さらに、書き込み電圧Vを0Vから減 少させていくと、容量値Cap2は緩やかに上昇 、書き込み電圧Vが-20Vのときに、容量値Cap2 低下に移行している。容量値Cap2を減少させ 書き込み電圧Vを減極電圧という。この減極 電圧においては、強誘電体材料層103内の分極 率が減少するため、可変容量素子100の容量値 も減少する。そして、書き込み電圧Vが減極 圧となる部分では、前段の書き込み電圧Vよ も小さな書き込み電圧Vを印加することによ り、容量値Cap2を低下させる再書き込みが可 である。

 本実施形態例においては、図4に示すよう に、容量値Cap2の最小値は、書き込み電圧Vが- 32.5Vのときであり、その後さらに書き込み電 Vを減少させていくと、容量値Cap2は、再び 昇に転じる。容量値Cap2が上昇に転じた書き み電圧Vからは、前段の書き込み電圧Vより 小さな書き込み電圧Vを印加することにより 容量値Cap2を増加させる容量値の再書き込み が可能である。そして、容量値Cap2は、書き み電圧Vが-60Vでほぼ一定値となる。この容量 値Cap2の変化は、図3に示すヒステリシス曲線 線bに対応するものである。そして、容量値 Cap2が最小値を示した-32.5Vの書き込み電圧Vは 図3のヒステリシス曲線において、マイナス 側の抗電界Ecに対応するものである。抗電界E cにおいては、電気双極子モーメントの総和 最小となり、容量値Cap2が最小となる。また -60Vの書き込み電圧Vが、可変容量素子100の マイナス側の飽和電界Epに相当するものであ る。そして、この飽和電界Epに相当する書き み電圧Vが印加されたときに、可変容量素子 100の強誘電体材料層103内の電気双極子モーメ ントの総和が最大となり、容量値Cap2が最大 なる。

 次に、図3に示す容量値Cap3からわかるよ に、書き込み電圧Vを-110Vから上昇させてい と、容量値Cap3は0Vまではほぼ一定値を示し その後緩やかに上昇して、20Vで低下に移行 る。すなわち、書き込み電圧Vが20Vで減極電 となり、容量値Cap3は低下している。この減 極電圧の印加では、前段の書き込み電圧Vよ も大きな書き込み電圧Vを印加することによ 、容量値Cap3を減少させる書き込みが可能で ある。容量値Cap3の最小値は、書き込み電圧V およそ32.5Vのときである。その後、書き込 電圧Vを上昇させると、容量値Cap3は再び上昇 に転じる。容量値Cap3が上昇に転じた書き込 電圧Vからは、前段の書き込み電圧Vよりも大 きな書き込み電圧Vを印加することにより、 量値Cap3を増加させる書き込みが可能である そして、容量値Cap3は、書き込み電圧Vが60V 達した後、ほぼ一定値となっている。この 量値Cap3の変化は、図3におけるヒステリシス 曲線の線cに対応するものである。そして、 変容量素子100の容量値Cap3が最小値を示した3 2.5Vの書き込み電圧Vは、図3のヒステリシス曲 線において、プラス側の抗電界Ecに相当する のである。

 このように、図1に示す強誘電体材料層103を 有する可変容量素子100では、電極101,102間に 生する電界Eによる分極Pに起因して、図4の 量値Cap1~Cap3で示されるように、その容量値 変化する。
 そして、容量値Cap1~Cap3からわかるように、 実施形態例の可変容量素子の調整方法では 所定の書き込み電圧Vを印加することにより 、容量値を増加させることも、また、容量値 を減少させることもできる。また、可変容量 素子100をキュリー温度以上に加熱し、強誘電 体材料層103の電気双極子モーメントの総和が 最小となるような分極処理をし、容量値を最 小にしてから、書き込み電圧を印加して容量 値を増加させていった容量値Cap1の勾配は、 き込み電圧Vを印加し、強誘電体材料層103の 気双極子モーメントの総和が最小となるよ な分極処理をし、容量値を最小にしてから さらに書き込み電圧Vを印加して容量値を増 加させていった容量値Cap3の勾配よりも大き 。すなわち、本実施形態例の可変容量素子 調整方法においては、可変容量素子を加熱 よって分極処理し、容量値を最小にしてか 容量値の書き込みをする場合は、書き込み 圧Vに対する容量値の変化の勾配が緩やかに る。このため、容量値のより細かな調整が 能となる。

 また、図4の容量値Cap4で示されるように 書き込み電圧Vを40Vまでしか上昇させずに、 の後減少させていったときには、容量値Cap4 の最小値が、容量値Cap2の最小値よりも大き 値を有していることがわかる。この容量値Ca p4は、可変容量素子100の飽和電界Epまで書き み電圧Vを上昇させなかった例であり、容量 Cap2は、飽和電界Ecまで書き込み電圧Vを上昇 させた例である。容量値Cap2と容量値Cap4の最 値を比較すると、飽和電界Epまで書き込み 圧Vを上昇させてから、書き込み電圧Vを減少 させていったときの印Q2で示す容量値Cap2の最 小値の方が、飽和電界Epまで書き込み電圧Vを 上昇させなかった印Q3で示す容量値Cap4の最小 値よりも、容量値をより小さい値とすること ができる。

 また、容量値Cap1とCap4の測定値の始点、 なわち、書き込み電圧Vが0Vのときに示され いる印Q1で示す容量値は、可変容量素子100が キュリー温度以上に加熱処理されて分極処理 がなされた場合の容量値である。この印Q1で す容量値と、可変容量素子100に書き込み電 Vが印加されることによって分極処理されて 容量値が最小とされた印Q2で示す容量値を比 すると、書き込み電圧Vを印加して容量値を 最小とした印Q2で示す容量値の方が低い値を している。すなわち、本実施形態例の可変 量素子の調整方法では、可変容量素子をキ リー温度以上に加熱して分極処理を施し、 気的双極子モーメントの総和を最小とした 合よりも、可変容量素子に書き込み電圧Vを 印加して分極処理を施し、電気的双極子モー メントの総和を最小とした場合の方が、より 効果的に容量値を低下させることができるこ とがわかる。

 図5は、可変容量素子100をキュリー温度以 上に加熱し、電気双極子モーメントの総和が 0となるように分極処理したあと、始めに印 する書き込み電圧Vをそれぞれ+110V,-110V,-50V,-4 0V,-30V,-20Vとし、そこから書き込み電圧Vをそ ぞれ減少、または増加させていったときの 量値を測定したものである。図5においては 横軸は書き込み電界であり、縦軸は容量値 示す。

 図5の容量値Cap+110Vは、まず、110Vの書き込み 電圧Vを印加し、その後書き込み電圧を減少 せていったときの可変容量素子100の容量値 ある。
 図5の容量値Cap-110Vは、まず、-110Vの書き込 電圧Vを印加し、その後書き込み電圧を増加 せていったときの可変容量素子100の容量値 ある。
 図5の容量値Cap-50Vは、まず、-50Vの書き込み 圧Vを印加し、その後書き込み電圧を増加さ せていったときの可変容量素子100の容量値で ある。
 図5の容量値Cap-40Vは、まず、-40Vの書き込み 圧Vを印加し、その後書き込み電圧を増加さ せていったときの可変容量素子100の容量値で ある。
 図5の容量値Cap-30Vは、まず、-30Vの書き込み 圧Vを印加し、その後書き込み電圧を増加さ せていったときの可変容量素子100の容量値で ある。
 図5の容量値Cap-20Vは、まず、-20Vの書き込み 圧Vを印加し、その後書き込み電圧を増加さ せていったときの可変容量素子100の容量値で ある。

 図5より、始めに-110Vの書き込み電圧Vを印加 した場合のほうが、それよりも絶対値の小さ い書き込み電圧Vを始めに印加した場合より 、容量値の最小値から最大値までの変化量δ Cが大きいことがわかる。
 すなわち、容量値を飽和させないで、書き み電圧Vを印加していった場合よりも、一度 、可変容量素子100に飽和電界Epをかけること より、その容量値を飽和させて、書き込み 圧Vを印加していった場合のほうが、減極電 圧となる書き込み電圧Vにおいて、容量値を り低くすることができる。このため、一度 量値を飽和させた場合は、より大きい変化 δCの幅において、容量値を調整することが きる。

 以上のように、本実施形態例に係る可変容 素子の調整方法によれば、強誘電体材料層 有する可変容量素子に、所望の書き込み電 を印加することにより、可変容量素子の容 値を増加または減少させることができる。
 そして、可変容量素子を、電気双極子モー ントの総和が最小となるようにキュリー温 以上に加熱処理した場合は、その後、書き み電圧を印加して容量値を増加させた場合 、書き込み電圧に対する容量値の変化の勾 をより大きくすることができる。このため 可変容量素子に書き込み電圧を印加して、 望の容量値を書き込むときに、より細かな 量値の調整が可能となる。
 また、電気双極子モーメントの総和が最大 なるように飽和電界Epを印加した場合は、 の後、書き込み電圧を印加して容量値を減 させた場合に、容量値の最小値を、より低 値にすることができる。このため、容量値 最小値から最大値までの変化量δCをより大 くとることができ、可変容量素子の調整で る容量値の幅を広くすることができる。

 また、強誘電体材料層を有する可変容量素 では、書き込み電圧の印加によって書き込 れる容量値と、分極状態は大きく関係する 、容量値を測定するだけでは分極状態はわ らない。すなわち、図4に示す容量値Cap1~Cap3 の変化からわかるように、強誘電体材料層103 を有する可変容量素子100の容量値の変化は、 図3に示すヒステリシス曲線の線a、線b、線c 、どの状態にあるかによって変わってくる すなわち、同じ書き込み電圧Vを印加したと ても、分極の状態が異なることにより、書 込まれる容量値は異なる。
 このため、強誘電体材料層を有する可変容 素子では、電気双極子モーメントの総和が 大または最小となるように、分極状態を初 化しておくことにより、書き込み電圧Vによ って書き込まれる容量値がどのように変化す るのかを把握することができる。

 また、所望の容量値を書き込む為の書き み電圧は、温度、時間、電圧の関係で決ま 。例えば、一般的に、温度が高ければ(キュ リー温度に近くなれば)低い電圧、かつ短い き込み時間で、所望の容量値の書き込みが 能となる。ところで、この書き込み可能な 量値を有する可変容量素子を使用する場合 その容量値が変化しない制御電圧での使用 必要となる。同じ温度、印加時間で書き込 電圧Vを印加するという条件で見た場合、使 可能な制御電圧は、書き込み電圧と同一極 の場合は、書き込み電圧未満であり、より 適には、(書き込み電圧)-(マージン電圧)以 であり、逆極性の場合は、減極電圧未満と る。また、温度条件が異なる場合でも、制 電圧と書き込み電圧が同一極性の場合、使 可能な制御電圧はその温度における抗電圧 満であり、制御電圧と書き込み電圧が逆極 の場合、使用可能な制御電圧はその温度に ける減極電圧未満である。したがって、そ ような制御電圧においては、書き込みは生 ない。

 また、ノイズによる不要な書き込みを防 するために、可変容量素子への容量値の書 込み時の温度を、可変容量素子の使用温度 囲を考慮した高い温度に設定することが好 しい。さらに、AC信号や静電気ノイズなど 高い電圧は、例えばmsecオーダーのごく短い 間に与えられることを考慮し、可変容量素 への書き込み電圧はある一定時間、例えば1 秒以上印加することが好ましい。このように することで、可変容量素子への書き込み電圧 以外の不要な書き込み電圧による、容量値の 再書き込みを防止することができる。

[第1の実施形態に係る可変容量素子]
 次に、本発明の第1の実施形態に係る可変容 量素子を、図6~図13を用いて説明する。
 本実施形態例における可変容量素子は、図1 の可変容量素子100を直列接続して構成される ものである。以下の本実施形態例においては 、便宜的に、図1に示した可変容量素子100を 位可変容量素子といい、単位可変容量素子 直列接続して構成したものを可変容量素子 いうこととする。

 図6に、図2~図5で示した特性を有する再書 き込み可能な単位可変容量素子1c~4cを直列に 続した可変容量素子1に、書き込み電圧電源 2を接続した回路図を示す。本実施形態例の 変容量素子1は、直列接続された単位可変容 素子1c~4cによって構成されている。この単 可変容量素子1c~4cは、それぞれ、対の電極間 に強誘電体材料層を有する構成である。4つ 単位可変容量素子1c~4cにおいては、それぞれ の電極間距離dは同じとし、分極されていな ときの容量値がそれぞれC1,C2,C3,C4と異なる構 成である。また、この容量値の大小関係は、 C1<C2<C3<C4であるとする。

 書き込み電圧Vと電界Eは、Ed=Vの関係を有 るので、電極間距離dが同じ場合、書き込み 電圧Vに比例する電界Eが各単位可変容量素子1 c~4cに発生することになる。また、単位可変 量素子1c~4cが直列に接続された場合の書き込 み電圧Vは容量値C1,C2,C3,C4により分圧される。 例えば、単位可変容量素子1cに印加される書 込み電圧V1は、以下の式で表される。

 このため、上述した構成を有する回路に いては、書き込み電圧Vを可変容量素子1に 加した場合、容量値が一番小さい単位可変 量素子1cに大きな書き込み電圧V1が印加され 。同様に、単位可変容量素子2c、3c、4cには それぞれ、書き込み電圧V2,V3,V4が印加され 。単位可変容量素子1c~4cにおいて、電極間距 離dは同じとされているので、それぞれの単 可変容量素子1c~4cにおいて、書き込み電圧V1~ V4に比例した電界E1~E4が発生する。このため 単位可変容量素子1cに一番大きな電界E1が発 する。従って、図6に示す可変容量素子1に いては、書き込み電圧Vを順次大きくしてい と、始めに、一番大きな電界E1が発生して る単位可変容量素子1cにおいて分極反転が始 まり、容量が増加し始める。その後、容量の 小さな順番に単位可変容量素子2c~4cの容量が 加していく。

 図7に、本実施形態例の4つの単位可変容 素子1c~4cを直列接続した可変容量素子1に、 き込み電圧Vを印加していったときの容量値 変化を模式的に示す。図7では、分かりやす くするために、単位可変容量素子1c~4cのそれ れの容量値C1~C4が、ある電圧値で一気に段 的に変化する形で示されている。本実施形 例で用いられる単位可変容量素子1c~4cは、書 き込み電圧Vの印加に伴い、リニアに容量値 増大していくものであるので、実際には、 き込み電圧Vの印加に伴い、容量値は緩やか 変化していく。

 一例として、図8に、2つの単位可変容量 子を直列接続した可変容量素子50の、書き込 み電圧に対する容量値の変化を線50aで示し、 1つの単位可変容量素子51における書き込み電 圧に対する容量値の変化を線51aで示す。また 、単位可変容量素子51における電極間距離よ も2倍の電極間距離を有する単位可変容量素 子52における書き込み電圧に対する容量値の 化を線52aで示す。

 まず、単位可変容量素子51の容量値の変 と、単位可変容量素子52の容量値の変化をみ る。これによると、電極間距離が2倍である 位可変容量素子52は、単位可変容量素子51に いて容量値が変化し始める書き込み電圧の2 倍の値の書き込み電圧で、容量値が変化し始 めることがわかる。すなわち、Ed=V(E:電界、d: 電極間距離、V:書き込み電圧)の関係により、 電極間距離dが大きいほど、容量値を変化さ るには、大きな書き込み電圧Vが必要となる とがわかる。

 次に、図8の線50aより、2つの単位可変容 素子が直列接続された可変容量素子50の容量 値の変化をみる。可変容量素子50では、2つの 単位可変容量素子の容量比が1:2であるものと する。可変容量素子50のように、容量値の異 る2つの単位可変容量素子を直列接続した可 変容量素子では、1つの単位可変容量素子51,52 よりも、書き込み電圧Vに対する容量値の変 の傾きを緩やかにすることができることが かる。

 そして、図7,8からわかるように、直列に 続する単位可変容量素子の数を増やすこと 、傾きは、更に緩やかにすることができる このように、未分極時の容量値が異なる単 可変容量素子を直列接続して可変容量素子 構成することで、書き込み電圧Vに対する容 量値の変化の傾きを小さくすることができる 。これにより、容量値の微調整が可能な可変 容量素子を構成することができる。

 また、このように、単位可変容量素子を 列接続して構成する可変容量素子では、容 値が異なり、電極間距離が同じである単位 変容量素子を直列接続すれば、書き込み電 を印加していったときに、容量値が小さな 位可変容量素子から順に容量値が変化して く。

 また、このように単位可変容量素子を直 接続して構成した可変容量素子においても それぞれの単位可変容量素子は、図1に示し た可変容量素子の特性(図2~図5参照)を有する このため、可変容量素子において、書き込 電圧の印加により変化された容量値は、書 込み電圧を印加した後に、電圧を0Vに戻し 場合でも保持されるものである。

 図9に、未分極時の容量値C1~C7が、15/20/25/3 0/35/40/45の相対値で表される7素子の単位可変 量素子1c~7cを直列接続した可変容量素子の 書き込み電圧Vに対する容量値の変化δCを示 と共に、単位可変容量素子1cの端子に係る 圧の相対的な値を示す。この例において、 位可変容量素子1c~7cのそれぞれの電極間距離 dは同じものとする。また、単位可変容量素 1c~7cは、それぞれV1~V7の書き込み電圧により 容量値が書き込まれ、容量値が変化し始め 。

 図9において、横軸の書き込み電圧Vは、 位可変容量素子1cの書き込み電圧V1で正規化 てあり、単位可変容量素子1cの書き込み電 V1のn倍の書き込み電圧nVが示されている。ま た、棒線グラフ19で示した測定値は、書き込 電圧nVのときの合成容量を測定したもので り、棒線グラフ18で示した測定値は、書き込 み電圧(n-1)Vから、書き込み電圧nVにしたとき 、合成容量の増加量δCを示している。最初 合成容量の増加量は単位可変容量素子1cに ける容量値C1の増加量δC1であり、順に、単 可変容量素子2c~7cにおける容量値C2~C7の増加 δC2~δC7ずつ全体の合成容量が増加している

 図9からわかるように、単位可変容量素子 1c~7cを直列接続した可変容量素子では、単位 変容量素子1cの書き込み電圧V1のおよそ4倍 書き込み電圧Vを印加することにより、容量 の書き込みが始まる。そして、書き込み電 V1の12倍の書き込み電圧が印加されることで 、7つの単位可変容量素子1c~7c全ての書き込み がなされる。すなわち、単位可変容量素子1c~ 7c全てが分極されたことになる。そして、全 の単位可変容量素子1c~7cへの書き込みがな れたときの単位可変容量素子1cの端子へ印加 される電圧は、単位可変容量素子1cの書き込 電圧V1の約3.3倍となっている。すなわち、 位可変容量素子1c~7cを直列接続して構成する 可変容量素子においては、この最小の容量値 C1を有する単位可変容量素子1c端子へ印加さ る電圧が、耐圧を超えない範囲であれば、 列接続する単位可変容量素子の素子数を増 すことができる。

 図10に、単位可変容量素子が直列接続さ て構成された可変容量素子の具体的構成を す。図10に示す例は、4つの単位可変容量素 を直列接続して可変容量素子を構成する例 ある。

 まず、図10Aに、単位可変容量素子が直列 続された可変容量素子を構成する面内電極 示す。ここでは、4つの単位可変容量素子を 構成するために、5つの面内電極e1~e5が用いら れる。それぞれの面内電極e1~e5は、例えば強 電体材料層8上に所望の形状にパターニング されて形成される。図10Aに示す例では、面内 電極e1~e5は、それぞれ強誘電体材料層8上に短 冊状の4つの等価な単位電極をパターニング ることにより形成しておく。そして、その4 の単位電極の接続関係を変えることにより それぞれの面内電極e1~e5を構成する。すな ち、面内電極e1では4つの単位電極は接続さ ておらず、面内電極e2では4つの単位電極の ち2つの単位電極が互いに接続されており、 内電極e3では4つの単位電極のうち3つの単位 電極が互いに接続されており、面内電極e4及 e5では4つの単位電極全てが互いに接続され いる。これらの面内電極e1~e5は、等価的に 極面積が変化されている。また、図10Aで示 例では、面内電極e1と一体に構成された第1 外部電極5a、及び面内電極e5と一体に構成さ た第2の外部電極5bを設ける。

 これらの面内電極e1~e5が、図10Bに示すよ に積層されることにより、図10Cに示す可変 量素子10が構成される。図10Cに、この例にお いて構成される可変容量素子10の概略断面構 を示す。図10Cに示す可変容量素子10では、 から面内電極e5、e4、e3、e2、e1の順に、電極 距離tが同じになるように強誘電体材料層8 介して積層する。このように積層すること より、面内電極e1及びe2により単位可変容量 子1cが形成され、面内電極e2及びe3により単 可変容量素子2cが形成され、面内電極e3及び e4により単位可変容量素子3cが形成され、面 電極e4及びe5により単位可変容量素子4cが形 される。

 そして、一番上部に積層される面内電極e 1と、一番下部に積層される面内電極e5に、そ れぞれ第1の外部電極5a、第2の外部電極5bが設 けられているので、第1の外部電極5aを外部の 端子7,第2の外部電極5bを外部の端子6と接続す ることにより、単位可変容量素子1c~4cが直列 続された可変容量素子10が構成される。こ 例においては、外部端子6-7間に書き込み電 が印加される。

 図10Cに示す可変容量素子10では、それぞ の面内電極e1~e5のうち、未接続な単位電極に は信号が入力されないため、未接続な単位電 極間は、有効な容量として働かない。すなわ ち、接続された部分の面内電極e1~e5のみで容 が形成される。したがって、図10Cに示すよ に積層された可変容量素子10では、面内電 e1及びe2で構成される単位可変容量素子1cで 、単位電極1つ分の容量値C1が構成され、面 電極e2及びe3で構成される単位可変容量素子2 cでは、単位電極2つ分の容量値C2が構成され 面内電極e3及びe4で構成される単位可変容量 子3cでは、単位電極3つ分の容量値C3が構成 れ、面内電極e4及びe5で構成される単位可変 量素子4cでは、単位電極4つ分の容量値C4が 成される。そして、これらの容量値C1~C4が直 列関係を有するように接続されている。

 図10Aの面内電極e1~e4を用いて、さらに全 の容量が大きくされた可変容量素子を構成 る場合は、図11に示すように、面内電極e1,e2, e3,e4で構成される2組の積層体を、もう一つの 面内電極e4を介して、互いに対称になるよう 積層した構成とすればよい。図11において 図10に対応する部分には同一符号を付し重複 説明を省略する。

 図11に示す可変容量素子11は、中心の面内 電極e5の上下には、互いに逆向きに積層され 面内電極e1~e4が構成されている。図11に示す 可変容量素子11においても、一番上に積層さ た面内電極e1に第1の外部電極5aを形成し、 番下に積層された面内電極e1に第2の外部電 5bを形成する。そして、第1の外部電極5aと外 部端子7に接続し、第2の外部電極5bを外部端 6に接続することにより、直列関係を有する 位可変容量素子1c~4cで構成された可変容量 子11が構成される。

 図11に示す可変容量素子11では、上から単 位可変容量素子1c,2c,3c,4c,4c,3c,2c,1cの順に単位 変容量素子が直列接続されている。

 次に、図12に、単位可変容量素子が直列 続されるように構成された可変容量素子の 体的構成の他の例を示す。

 まず、図12Aに、可変容量素子を構成する 内電極e1~e5を示す。この例においては、そ ぞれの電極面積が異なるように、強誘電体 料層8上に面内電極e1~e4がパターニングされ 形成されている。また、図12Aに示す例にお ては、面内電極e1の端部に第1の外部電極5aが 、面内電極e5の端部に第2の外部電極5bがそれ れ形成されている。

 例えば、面内電極e1~e5は、図12Bに示すよ に積層させたときに、面内電極e1と面内電極 e2の重なる面積がW1、面内電極e2と面内電極e3 重なる面積がW2、面内電極e3と面内電極e4の なる面積がW3、面内電極e4と面内電極e5の重 る面積がW4となるように、面内電極e1~e5にか けて、段階的に面積が大きくなるように形成 されている。

 図12Cに、この例において形成される可変容 素子12の概略断面構成を示す。可変容量素 12では、面積の異なる面内電極e1~e5を、下か 面内電極e5,e4,e3,e2,e1の順に、電極間距離tが じになるように、同一厚の強誘電体材料層8 を介して積層させる。このように積層するこ とにより、面内電極e1及びe2により単位可変 量素子1cが形成され、面内電極e2及びe3によ 単位可変容量素子2cが形成され、面内電極e3 びe4により単位可変容量素子3cが形成され、 面内電極e4及びe5により単位可変容量素子4cが 形成される。
 そして、第1の外部電極5aが外部端子7に接続 され、第2の外部電極5bが外部端子6に接続さ ることにより、単位可変容量素子1c~4cが直列 接続された可変容量素子12が構成される。こ 例においては、外部端子6-7間に書き込み電 が印加される。

 図12に示す例では、面積の異なる面内電 e1~e5を積層することにより、強誘電体材料層 8を介して上下で重なる電極面積を変えるこ ができる。このような構成により、図12Cに す可変容量素子12では、面内電極e1及びe2で 成される単位可変容量素子1cでは、重なる面 積W1分の容量値C1が構成され、面内電極e2及び e3で構成される単位可変容量素子2cでは、重 る面積W2分の容量値C2が構成され、面内電極e 3及びe4で構成される単位可変容量素子3cでは 重なる面積W3分の容量値C3が構成され、面内 電極e4及びe5で構成される単位可変容量素子4c では、重なる面積W4分の容量値C4が形成され 。

 そして、図12Cの可変容量素子12では、そ ぞれの面内電極の電極間距離tは一定であり それぞれの単位可変容量素子1c~4cを構成す 電極面積が異なる。この例において、単位 変容量素子1c~4cの容量値は、C1<C2<C3<C4 なる。

 この図12に示す例においても、全体の容 を大きくする場合は、図13に示すように、面 内電極e1~e4の積層体で構成される2組の可変容 量素子を、もう一つの面内電極e5を介して、 いに対称になるように積層すればよい。す わち、図13では、中心の面内電極e5の上下に は、互いに逆向きに積層された面内電極e1~e4 構成されている。図13において、図12に対応 する部分には同一符号を付し、重複説明を省 略する。

 図13に示す可変容量素子13においては、一 番上に積層された面内電極e1に第1の外部電極 5aを形成し、一番下に積層された面内電極e1 第2の外部電極5bを形成する。そして、第1の 部電極5aを外部端子7に、第2の外部電極を外 部端子6に接続することにより、直列関係を する単位可変容量素子1c,2c,3c,4c,4c,3c,2c,1cで構 成された可変容量素子13が構成される。

 図13に示す可変容量素子13において、単位 可変容量素子1c,2c,3c,4c,4c,3c,2c,1cの容量値はそ ぞれC1,C2,C3,C4,C4,C3,C2,C1である。そして、こ 可変容量素子13の外部端子6-7間に書き込み電 圧を0Vから順に増加させて印加していった場 には、図9に示したように、小さい容量値を 有する単位可変容量素子1cから順次分極され 合成容量が増加していく。そして、この場 においても、書き込み電圧の印加を停止し も、その容量値は保持される。

[第2の実施形態に係る可変容量素子]
 次に、本発明の第2の実施形態に係る可変容 量素子を、図14~図17を用いて説明する。本実 形態例における可変容量素子は、図1で説明 した可変容量素子を並列接続したものである 。以下の実施形態例においては、便宜的に、 図1で説明した可変容量素子を単位可変容量 子といい、単位可変容量素子を並列接続し 構成したものを可変容量素子ということと る。

 図14に、書き込み可能な単位可変容量素 1c~4cを、書き込み電圧電源3に対して4個並列 接続した回路図を示す。本実施形態例のよ に、単位可変容量素子1c~4cが並列接続され 可変容量素子4においては、全ての単位可変 量素子1c~4cに同じ書き込み電圧Vが印加され 。書き込み電圧Vの印加に伴い、段階的に容 量値を変化させるために、各単位可変容量素 子1c~4cに発生する電界Eを変える必要がある。 本実施形態例では、同じ書き込み電圧でも発 生する電界Eが異なるようにする為に、Ed=Vの 係を用いて、単位可変容量素子1c~4c毎に電 間距離dを変える構成とする。すなわち、電 間距離dを変えることにより、各単位可変容 量素子1c~4cにおいて、同じ書き込み電圧Vが印 加されたとしても、それぞれ異なる電界Eが 生する。このため、単位可変容量素子1c~4c間 で、容量値が変化し始める書き込み電圧Vを ならせることができる。このように、容量 が変化し始める書き込み電圧Vを異ならせる とにより、段階的に容量値を変化させるこ ができる。

 また、この例においては、単位可変容量 子1c~4cにおいて、それぞれの電極間距離dを ならせ、未分極時の容量値C1~C4を同じくす ためには、各単位可変容量素子1c~4cにおける それぞれの電極面積を変えればよい。

 図15に、未分極時の容量値C1~C4がそれぞれ 同一である5つの単位可変容量素子1c~5cを並列 接続した可変容量素子の、書き込み電圧に対 する容量値の変化、及び、単位可変容量素子 1cの端子に印加される電圧の相対値を示す。 位可変容量素子1c~5cにおいては、容量値C1~C4 は同一であり、耐圧が、1/1.5/2/2.5/3の相対値 有するように構成されている。横軸の書き み電圧は、単位可変容量素子1cの書き込み電 圧で正規化してあり、単位可変容量素子1cの き込み電圧のn倍の書き込み電圧n(V)が示さ ている。棒線グラフ16で示した測定値は、書 き込み電圧n(V)のときの合成容量を測定した のであり、棒線グラフ17で示した測定値は、 書き込み電圧n-1(V)から、書き込み電圧n(V)に たときの、合成容量の増加量δCを示してい 。すなわち、最初の増加量δCは単位可変容 素子1cにおける容量値Cの増加量δC1であり、 き込み電圧の増加に伴い、順に、δC2,δC3,δC 4,δC5分の容量が増加していく。

 図15からわかるように、容量値の等しい5 の単位可変容量素子1c~5cを、並列接続した 変容量素子では、単位可変容量素子1cの書き 込み電圧印加で単位可変容量素子1cへの書き みが始まる。そして、12倍の書き込み電圧 加で、5素子全ての書き込みがなされる。す わち、単位可変容量素子1cの書き込み電圧 12倍の書き込み電圧印加で、5つの単位可変 量素子1c~5cが分極されたことになる。単位可 変容量素子1c~5cへの書き込みがなされたとき 各単位可変容量素子1c~5cの端子へ印加され 書き込み電圧は、単位可変容量素子1cの書き 込み電圧の約3倍となっている。この電圧が 耐圧を超えない範囲であれば、並列接続す 単位可変容量素子の素子数を増やすことが きる。

 また、本実施形態例のように、単位可変 量素子1c~5cを並列接続する例においては、 量値Cが同一である単位可変容量素子1c~5cを いることにより、書き込み電圧の増加に伴 、定量である変化量δCずつ可変容量素子の 量値を増加させることができる。

 本実施形態例のような、単位可変容量素 1c~5cが並列接続されて構成される可変容量 子では、書き込み電圧は、各単位可変容量 子の仕様できまり、他の単位可変容量素子 影響を受けない。このため、単位可変容量 子を直列接続した可変容量素子よりも容量 化δCを同じにするのが容易であり、さらに 最大書き込み電圧を低くしやすいという特 がある。

 図16に、単位可変容量素子が並列接続され 構成される可変容量素子の具体的構成を示 。
 単位可変容量素子が並列接続されて構成さ る可変容量素子においても、図12に示した と同様に、複数の面積の異なる面内電極を いることができる。

 図16Aに、可変容量素子を構成する面内電 e1~e5を示す。この例においては、面内電極e1 ~e5は、それぞれの電極面積が異なるように、 強誘電体材料層8上にパターニングされて形 されている。また、図16に示す例においては 、面内電極e1,e3,e5端部に第1の外部電極5aが、 内電極e2,e4端部に第2の外部電極5bがそれぞ 形成されている。図16Bに示すように積層さ たときに、第1の外部電極5aは、下から奇数 目に積層される面内電極に形成され、第2の 部電極5bは、下から偶数番目に積層される 内電極に形成される。

 例えば、面内電極e1~e5は、図16Bに示すよ に積層させたときに、面内電極e1と面内電極 e2の重なる面積がW1、面内電極e2と面内電極e3 重なる面積がW2、面内電極e3と面内電極e4の なる面積がW3、面内電極e4と面内電極e5の重 る面積がW4となるように、面内電極e1~e5にか けて、段階的に面積が大きくなるように形成 されている。この例では、隣接する面内電極 同士の重なる面積は、W1<W2<W3<W4の関係 有する。

 図16Cに、この例において構成される可変 量素子14の概略断面構成を示す。この可変 量素子14では、面積の異なる面内電極e1~e5を 図16Cに示すように、下から面内電極e5,e4,e3,e 2,e1の順に積層し、面内電極e5及びe4の電極間 離t4、面内電極e4及びe3の電極間距離t3、面 電極e3及びe2の電極間距離t2、面内電極e2及び e1の電極間距離t1が、それぞれ、t1<t2<t3< ;t4となるように、それぞれの厚さの強誘電体 層8を介して積層させる。このように積層す ことにより、面内電極e1及びe2により単位可 容量素子1cが形成され、面内電極e2及びe3に り単位可変容量素子2cが形成され、面内電 e3及びe4により単位可変容量素子3cが形成さ 、面内電極e4及びe5により単位可変容量素子4 cが形成される。

 そして、面内電極e1,e3,e5に形成された第1 外部電極5aは、外部端子7に接続され、面内 極e2,e4に形成された第2の外部電極5bは外部 子6に接続される。このような構成により、 位可変容量素子1c~4cが並列接続された可変 量素子14が構成される。この例では、外部端 子6-7間に、書き込み電圧が印加される。

 図16に示す例では、面積の異なる面内電 e1~e5を積層することにより、強誘電体材料層 8を介して上下で重なる電極面積を変えるこ ができる。このような構成により、図16Cに す可変容量素子14では、面内電極e1及びe2で 成される単位可変容量素子1cでは、重なる面 積W1分の容量値C1が構成され、面内電極e2及び e3で構成される単位可変容量素子2cでは、重 る面積W2分の容量値C2が構成され、面内電極e 3及びe4で構成される単位可変容量素子3cでは 重なる面積W3分の容量値C3が構成され、面内 電極e4及びe5で構成される単位可変容量素子4c では、重なる面積W4分の容量値C4が形成され 。単位可変容量素子が並列接続される可変 量素子においては、それぞれの単位可変容 素子1c~4cにおいての容量値の変化量(図15に図 示されたδC)を同一にするために、容量値C1~C4 を同じに構成することが好ましい。この例に おいては、電極間距離t1~t4がそれぞれ異なる 、重なる面積W1~W4を適宜設定することによ 、容量値C1~C4を同一に構成することができる 。

 この例においても、全体の容量を大きく る場合は、図17に示すように、面内電極e1~e4 の積層体で構成される2組の可変容量素子を もう一つの面内電極e5を介して、互いに対称 になるように積層して可変容量素子15を構成 ればよい。すなわち、図17では、中心の面 電極e5の上下には、互いに逆向きに積層され た面内電極e1~e4が構成されている。図17にお て、図16に対応する部分には同一符号を付し 、重複説明を省略する。

 図17に示す可変容量素子15においても、面 内電極e1,e3,e5にそれぞれ外部端子7と接続され る第1の外部電極5aを形成し、面内電極e2,e4に れぞれ外部端子6と接続される第2の外部電 5bを形成する。このような構成とすることに より、並列関係を有する単位可変容量素子1c, 2c,3c,4c,4c,3c,2c,1cで構成された可変容量素子15 構成される。

 図17に示す可変容量素子15において、単位 可変容量素子1c,2c,3c,4c,4c,3c,2c,1cの容量値はそ ぞれ、C1,C2,C3,C4,C4,C3,C2,C1となる。そして、 の可変容量素子15の外部端子6-7間に書き込み 電圧を印加していった場合には、単位可変容 量素子1c~4cのうち、電極間距離が一番小さい 位可変容量素子1cから順に分極されて容量 化していき、その容量値が保持される。

 上述した本発明の第1の実施形態、及び第 2の実施形態に係る可変容量素子において、 変容量素子を構成するそれぞれの単位可変 量素子は、図2~図5の特性を有するものであ 。すなわち、第1及び第2の実施形態において 、上述した本発明の一実施形態に係る可変容 量素子の調整方法を適用することができる。

 そして、第1及び第2の実施形態に示した 変容量素子に書き込み電圧を印加すること より、可変容量素子の容量値を所望の容量 とすることができる。また、第1及び第2の実 施形態に示すように、可変容量素子を、複数 の単位可変容量素子が直列又は並列接続され るようにして構成することにより、書き込み 電圧の増加に対する容量値の変化を緩やかに することができる。このため、第1及び第2の 施形態で示した可変容量素子では、より細 な容量値の調整が可能となる。

[可変容量デバイス及び電子機器]
 次に、本発明の可変容量素子を用いた可変 量デバイス及びその可変容量デバイスが組 込まれた電子機器について説明する。図18 は、可変容量デバイスの概略構成を示し、 19には、電子機器の一例として、液晶テレビ 等に用いられる冷陰極管(Cold Cathode Fluorescent  Lamp:CCFL)バックライトのインバータ回路構成 を示す。

 図18に示す可変容量デバイス49は、強誘電 体材料層を挟んで対の電極が形成された可変 容量素子44と、可変容量素子44の両側に配さ 、可変容量素子44と直列接続される直流電圧 除去用の容量素子43,45と、可変容量素子44に 続され、可変容量素子44間に直流電圧電源46 ら書き込み電圧Vを印加するための外部入力 端子47,48とを有する。この例において、強誘 体材料層を挟んで対の電極が形成された可 容量素子44は、例えば、図1に示すような可 容量素子であってもよく、また、上述した 数の単位可変容量素子が直列又は並列接続 れた可変容量素子であってもよい。複数の 位可変容量素子を直列又は並列に接続され 可変容量素子を用いる場合は、上述の第1の 実施形態及び第2の実施形態に係る可変容量 子が用いられる。

 この可変容量デバイス49は、可変容量素 44の両側に、直流電圧除去用の容量素子43,45 構成されている。このため、この可変容量 バイス49を電子機器の電気回路に組み込ん 状態で、外部の直流電圧電源を外部入力端 47,48に接続して可変容量素子44に書き込み電 Vを印加した場合であっても、直流電圧除去 用の容量素子43,45により、書き込み電圧Vが電 子機器の回路に印加されるのを防ぐことがで きる。

 以上の構成を有する可変容量デバイス49は 例えば、図19に示すように、CCFLバックライ のインバータ回路に組み込まれて用いられ 。
 図19に示す、インバータ回路では、CCFL42と CCFL42に接続された昇圧トランス40と、昇圧ト ランス40を駆動する駆動回路41とから構成さ る。また、CCFL42と昇圧トランス40の間には、 可変容量デバイス49からなるバラストコンデ サが構成されている。

 図19においては、CCFL42が1個のみの構成を したが、CCFL42が2個並列に構成されてあって もよい。このCCFL42においては、昇圧トランス 40を使って昇圧された高圧の直流電圧がバラ トコンデンサである可変容量デバイス49を してCCFL42に印加されている。通常昇圧トラ ス40の出力は1500V、50kHz程度となっている。 たCCFL42に流れる電流は5~10mAである。可変容 デバイス49からなるバラストコンデンサは、 CCFL42を並列ドライブするときに、二つのCCFL42 を分離するためのものであり、コンデンサの 他にトランスを用いることもある。

 ところで、CCFLバックライトにおいて、バ ラストコンデンサを使うのは、コストを安く するためであるが、CCFLの容量ばらつきや周 金属間との浮遊容量などの違いにより、各CC FLで電流がばらつき、輝度むらが生じるとい 欠点がある。

 そこで、この例においては、バラストコン ンサを構成する可変容量デバイス49により 可変容量素子44の調整が行われる。
 可変容量デバイス49における可変容量素子44 の容量値を調整するために、可変容量デバイ ス49の可変容量素子44に接続されている外部 力端子47,48から、書き込み電圧が印加される 。そして、所望の書き込み電圧が印加される ことにより、可変容量素子44の容量値が調整 れる。書き込み電圧は、直流電圧であるか 、図示したように昇圧トランス40の端子に 直流電圧が印加されると、トランスコイル 過大な電流が流れてしまう。しかし、この においては、可変容量デバイス49においては 、可変容量素子44の両側に直流電圧を除去す ための容量素子43,45が配されている。この め、可変容量デバイス49の可変容量素子44に ける容量値を調整するために、可変容量デ イス49に書き込み電圧を印加しても、昇圧 ランス40及びCCFL42には直流電圧が加わること がない。このため、実装状態で、可変容量デ バイス49に電圧を印加し、容量値を調整する とが可能となる。そして、このような可変 量デバイス49が組み込まれたCCFLバックライ では、CCFL42の輝度が均一になるように、可 容量素子44の容量値が調整される。

 本例においては、図18の可変容量デバイ が組み込まれる電子機器の例として、CCFLバ クライトを用いたが、その他、非接触ICカ ド等に組み込むこともできる。このように 電子機器に本発明の可変容量デバイスを組 込むことにより、電子機器の他の回路に影 を及ぼすことなく、可変容量デバイスの可 容量素子に書き込み電圧を印加することが き、所望の容量値を得ることができる。そ て、可変容量デバイスにおいて、所望の容 値を有するように可変容量素子を調整する とにより、部品ばらつきなどによるチュー ング周波数ずれを、出荷時に合わせ込むこ ができる。