以下、図面を参照して本発明の実施形態� ��ついて説明する。

 まず、本実施形態に係る可変容量素子に� ��いて説明する。本実施形態に係る可変容量� ��子は、強誘電体材料層を挟んで両面に対を� ��す電極が形成され、両電極間に電圧を印加� ��て強誘電体材料層を分極させた後、両電極� ��に印加する制御電圧に応じて、静電容量を� ��変できるように構成される。容量変化の制� ��電圧は、ACバイアスでも同様に変化するが� �本発明ではDCバイアス電圧の場合で説明する 。本実施形態に係る可変容量素子は、以下に 説明する特性を備えている。

 本実施形態に係る可変容量素子の特性を� ��証するために、本実施形態では、試料とし� ��、強誘電体材料としてチタン酸ジルコン酸� ��(PZT)を用いて構成された容量素子を用いる� �基本的には、PZT材料層を挟んで両面に対の� �極を形成して構成されるが、本例では、図2a (上面図),図2b(断面図)に示すように、PZT材料� �を用いた積層型の容量素子5を作成した。試� ��に係る容量素子5は、PZT材料層による強誘電 体材料層2の一方の面に電極層6を形成したシ� ��ト状体7を複数枚、本例では6枚積層し、奇� �層の電極層6A同士、偶数層の電極層6B同士を� ��れぞれ電気的に接続して構成される。最下� ��または最上層のいずれか一方の強誘電体材� ��層2の両面には電極層6が形成される。この� �量素子5は、後述で明らかとなるように、本� ��施の形態に係る可変容量素子の一例となる� ��

 具体例としては、次のようにして試料とな� ��容量素子5が作成される。酸化チタンと、酸 化ジルコニウムと、酸化鉛からなるパウダー を所要の配合比で混合し、厚さ60μmに成形し� ��セラミックシートを2枚重ねて、仮焼きをす る。次に、パラジウム(Pd)系の電極粉を塗布� �て電極層6を形成したシート状体7を作成する 。この2層のセラミックシート上に電極層6を� ��成したシート状体4を単位として6枚積層し� �焼成する。次に、銀(Ag)を含む導電性ペース� ��を、積層体の一方の面に露出する例えば奇� ��層の電極層6に接続するように塗布し、また 積層体の他方の面に露出する例えば偶数層の 電極層6に接続するように塗布する。そして� �処理して対の電極6A,6Bを形成して可変容量素 子5を作成する。焼成して作成された容量素� �5のサイズは、5×30mm ² の面に対して厚さが約0.3mmの板状素子である� ��

 この容量素子5におけるDCバイアス電圧の静� ��容量の変化を測定した。
 まず、図3に、ポーリング処理(分極処理)を� ��わない容量素子5のDCバイアス電圧による容� ��依存性を示す。この容量素子は、焼成され� ��ままの分極処理されていない素子である。� ��の容量素子のDCバイアス電圧における容量� �化の特性を測定した。容量変化の特性評価� �は、インストロン社製のインピーダンスア� �ライザ1260系システムを用いた。評価条件は� ��周波数が1000Hzで印加AC電圧は1000mVp-pにて、� �加DC電圧を0Vから14Vまで印加した。その結果� ��図2の特性10で示すように、容量素子の容量� ��0.227μFであったが、容量変化はなかった。

 図4に、電圧を印加して強誘電体材料層2� �分極を一方向に揃えるポーリング処理を行� �た容量素子5のDCバイアス電圧による容量依� �性を示す。試料となる容量素子5に対して、� ��4(a)に示すように、電極6Bをプラスとし、電� ��6Aをマイナスとして電圧V、本例では100Vを数 十秒間印加してポーリング処理する。そして 、図3で説明したと同じ評価器システムを用� �て、DCバイアス電圧による容量素子の容量変 化の特性を調べた。印加したDCバイアス電圧� ��極性の方向は図4(a)に示す方向であり、分極 Pの方向(矢印)とDCバイアス電圧印加による電� ��Eの方向(矢印)を一致させている。分極後のD Cバイアス電圧の極性を正(電極6Bがプラス、� �極6Aがマイナスとなるように電源11を接続し) にして、DCバイアス電圧を正から負に極性を� ��えて容量変化させたときの特性8を図4(b)に� �す。この特性8は右下がりである。

 次に、分極Pの極性方向を変えず同じ分極 の方向Pを有する容量素子5に対して、DCバイ� �ス電圧の極性を逆の負(電極6Aがプラス、電� �6Bがマイナスとなるように電源11を切替えて� ��続し)に切り替えて、DCバイアス電圧を正か� ��負に極性を変えたときの容量変化を示した� ��が図4(b)の特性9である。この特性9は右上が� ��である。

 この図4から、分極処理をすることにより、 容量素子5の容量変化が観測され、DCバイアス 電圧を印加しない(いわゆる0Vの)ときは、約46 0nFの容量を示した。このDCバイアス電圧を±15 V印加してその容量変化を調べると、その変� �は、市販されているB特性、F特性のものとは 異なり、リニアな変化を示した。すなわち、 ポーリング処理による分極方向の極性に対し て、印加するDCバイアスの極性を変えること� ��より、静電容量の増減の極性が変化するこ� ��、つまり静電容量が増加変化、並びに減少� ��化することを見出した。
 さらに、ポーリング処理による分極の極性� ��向を固定して、印加するバイアス電圧の極� ��を変えることにより、容量変化を大きく変� ��ることが確認された。

 更に、検討を重ねることにより、図2と同 様にして作成した試料、つまりPZT材料による 強誘電体材料層2を有する容量素子5に大きな� ��圧を印加することにより、図5に示すような 静電容量のDCバイアス依存性をもつ特性が得� ��れた。この特性の試料(容量素子5)を用いて� ��強誘電体材料層2の分極と電場のヒステリシ ス特性を測定したところ、図6に示すような� �性が得られ、容量変化がリニアに変化する� �域が、強誘電体材料層の抗電界Ec(絶対値)以� ��、すなわちEcと-Ecの間の電圧に対応してい� �ことが確かめられた。

 図5の特性は、ポーリング処理が施されて いない試料(容量素子5)による特性である。図 5において、横軸のDCバイアス電圧の大きさは 、単位厚さ当たりの電圧として、印加電場の DCバイアス電界の大きさで規格化してある。� ��加した電圧は、最大±250Vである。また縦軸� ��容量変化は、DCバイアス電圧を印加して250V� ��ら戻って来たときの電圧印加0Vのときを基� �にして容量変化率で規格化してある。評価� �、大きなDCバイアス電圧を印加できる評価器 にて評価した。本評価器は、ブリッジ回路に て試料に外部電圧を印加して評価できること を特徴としている。

 図5では、DCバイアス電圧0Vのスタートか� �フラットの位置(+Ec)までが、分極のヒステリ シス曲線のゼロから飽和途上のEcまでの部分� ��対応する。ここの曲線の微分係数が容量値� ��対応する。したがって、スタートからEcま� �は容量変化がない。

 図5に示すように、試料(容量素子5)に対す るバイアス電圧の印加を、バイアス電圧0Vか� ��スタートして行う。バイアス電圧印加に対� ��る容量変化は、始めは一定で変化しないが� ��電界が0.4V/μm~0.5V/μmのところで減少の変化� �現れる。250V印加の1.3V/μmから、電界を下げ� �と容量は増大し、電界の大きさが、-0.4V/μm~- 0.5V/μmのところで急激に減少してその後、な� ��らかに減少に転じる。さらに、印加バイア� ��電圧を上げて戻すと、緩やかな増大から、� ��び0.4V/μm~0.5V/μmのところで、急激に容量変� �が下がり、緩やかな減少に転じ、原点(0V)を� ��称にしたヒステリシス特性を示す。

 一方、図6の特性は、ポーリング処理が施 された後の試料(容量素子5)に対しての特性で ある。図6bにおける横軸及び縦軸は、図5で示 したと同様の規格化された電界及び容量変化 率を示す。図6bの特性は、図5の特性と同じ特 性を有している。ここでは、図5で測定評価� �た試料(容量素子5)をポーリング処理し、図6a の電界Eと分極Pにて示すヒステリシス特性を� ��価した。ヒステリシス測定は、ソーヤタワ� ��回路を用いた評価器を用いた。評価器の使� ��性能上、印加バイアス電圧は115Vp-pで、周波 数は50Hzの評価であった。この評価の抗電界Ec は0.47V/μmであり、図5で評価した容量変化のDC バイアス依存性において、急激に容量変化す る電界の大きさが0.4V/μm~0.5V/μmであることか� ��、この値が抗電界に相当する値であること� ��示された。

 上述の図4、図6から明らかなように、可� �容量素子として、DCバイアス電圧に依存した 領域の容量変化の特性、特にリニアに変化す る領域の容量変化の特性を使うことにより、 回路的に制御しやすい利便性が確かめられた 。すなわち、容量変化がDCバイアス電圧に対� ��てリニア性に優れていること、DCバイアス� �圧の原点(0V)が一定の同じ容量値であること� ��利便性を高める。また、或る一方向に分極� ��理をして、印加するDCバイアス電圧の極性� �変えることにより、容量変化をおおよそ2倍� ��変化量として大きな容量変化範囲で利用す� ��ことができ、利便性を高めることができる� ��

 本実施形態で用いる強誘電体材料は、抗� ��界Ec以下の電場に対応した電圧制御の容量� �化を利用している。そして、本実施形態で� �、有限の抗電界Ecをもつ誘電体材料であれば 、分極処理し、抗電界Ec以下の電圧を使用す� ��ことにより、容量変化がリニアな領域で電� ��の制御において、中心(起点)の容量値がず� �ることなく、可変容量素子に応用すること� �できる長所を見出した。但し、有限な抗電� �Ecをもつ領域は、材料的には、ヒステリシス 相をもつ温度領域の強誘電体相に限定される 。この可変容量素子は、電源回路に利用する 場合、温度上昇が想定されるので、使用でき る温度領域が広いほど望ましい。

 本実施形態の可変容量素子で用いる強誘電� ��材料層の材料としては、イオン分極による� ��誘電体材料、及び電子分極による強誘電体� ��料を用いることができる。イオン分極によ� ��強誘電体材料は、イオン結晶材料からなり� ��プラスのイオンとマイナスのイオンの原子� ��変位することで、電気的に分極している強� ��電体材料である。この材料には、原子Aと原 子Bが、ABO ₃ の化学式で表され、ペレブスカイト構造をも つ例えばチタン酸バリウム(TiBaO ₃ )、KNbO ₃ 、PbTiO ₃ などがある。また本実施形態の一つに用いら れたPZT(チタン酸ジルコン酸鉛)は、チタン酸� ��(PbTiO ₃ )にジルコン酸鉛(PbZrO ₃ )を混ぜ合わせた強誘電体材料である。

 電子分極による強誘電体材料は、プラスの� ��荷に偏った部分とマイナスの電荷に偏った� ��分に分かれて電気双曲子モーメントが生じ� ��分極が生じている材料である。この強誘電� ��材料としては、Fe ²⁺ の電荷面とFe ³⁺ の電荷面の形成により分極を形成している強 誘電体的特性を示す希土類酸化物が報告され ている。この系は希土類(RE)と鉄族(TM)にて、( RE)・(TM)2・O4なる分子式で表され、以下の元� �からなる材料が、高誘電率をもつことが報� �されている。

 RE;Y,Er,Yb,Lu、・・(等にYと重希土類元素)
 TM;Fe,Co,Ni(特にFe)
  ・ErFe2O4
  ・LuFe2O4
  ・YFe2O4

 本発明の実施の形態に係る可変容量素子� ��、上述したように、強誘電体材料層の分極� ��理した後の特性を利用して構成される。本� ��明の基本的な構成に係る実施の形態の可変� ��量素子は、単層型構造または積層型構造で� ��成することができる。例えば単層型構造で� ��れば、本可変容量素子1は、図1に示すよう� �、強誘電体材料層2を挟んで両面にそれぞれ� ��をなす電極3及び4が形成されて成る。積層� �構造であれば、本可変容量素子5は、図2に示 すように、電極6A,強誘電体材料層2、電極6B、 強誘電体材料層2が交互に積層され、最終的� �各強誘電体材料層2を電極6A,6Bで挟んで構成� �れる。積層型構造の場合には並列接続、あ� �いは直列接続の構成を採り得る。

 強誘電体材料層2は、ヒステリシス特性を 持つ強誘電体相材料で形成され、分極のヒス テリシス特性の抗電界Ec(絶対値)以上の分極� �理が施されている。ここでの分極処理とし� �は、分極が飽和まで行っている状態、また� �分極が飽和まで行っていない状態、いわゆ� �未飽和の状態の、いずれかの状態を含む。� �して、本可変容量素子1、5は、ヒステリシス 特性を有する強誘電体相の温度領域において 、電極3及び4間、あるいは電極6A及び6B間に印 加される制御電圧、すなわちDCバイアス電圧� ��応じて静電容量が可変されるように構成さ� ��る。

 本実施の形態に係る可変容量素子によれ� ��、前述した特性検証で示すように、抗電界E c(絶対値)の大きさ以上の分極処理を行い、ヒ ステリシス特性を有する強誘電体相の温度領 域において、DCバイアス電圧を可変させるこ� ��により、大きな容量が得られると共に、容� ��を可変させることができる。また、同じ制� ��電圧であれば、一定の同じ容量変化値が得� ��れる。そして抗電界Ec未満の領域を利用す� �ときは、DCバイアス電圧の制御において、リ ニア性のよい容量可変が得られる。さらに容 量の可変範囲も大きくとれる。分極処理を飽 和状態まで行った場合には、可変の範囲は大 きくとれる。

 本発明の他の実施の形態に係る可変容量� ��子としては、誘電体材料層2に対して未飽和 状態の分極処理を施しても構成することとが できる。すなわち、分極処理が施された強誘 電体材料層2の分極状態が未飽和状態である� �成とすることができる。

 本発明の他の実施の形態に係る可変容量� ��子としては、分極のヒステリシス特性の抗� ��界Ec未満において、零バイアス電圧の静電� �量を中心として、対の電極間に印加されるDC バイアス電圧に応じて静電容量を、リニア(� �線的)に変化するように構成することができ� ��。零バイアス電圧を中心に静電容量が正側� ��負側にリニアに変化するので、大きな容量� ��化範囲を得ることができる。また零バイア� ��電圧の静電容量を中心とすることで、電子� ��器の回路設計を容易にする。例えば、後述� ��る携帯電話やICカードなどの通信モバイル� �器における中心周波数のずれを回避するこ� �ができる。

 本発明の他の実施の形態に係る可変容量� ��としては、対の電極間に印加するバイアス� ��圧を、0Vを含むまたは0Vを含まない正側、0V� ��含むまたは0Vを含まない負側、または0Vを含 んで正負にわたる範囲で制御して、静電容量 を可変するように構成することができる。こ の構成では、分極のヒステリシス特性の抗電 界Ec未満で使用するときは、静電容量をリニ� ��に可変することができる。抗電界Ec以上で� �うときは、静電容量をリニア性が悪いゆる� �かな曲線に沿って可変することができる。� �わゆる静電容量は、リニア性、ゆるやかな� �線を含む単調増加、あるいは単調減少で変� �させることができる。

 さらに、本発明の他の実施の形態に係る� ��変容量素子としては、印加するDCバイアス� �圧を、0Vを中心に±δVで制御するように構成� ��ることができる。

 上述したように本発明の実施の形態に係� ��可変容量素子によれば、有限の抗電界Ecを� �したヒステリシス特性をもつ強誘電体材料� �用い、例えば抗電界Ec未満に対応したDCバイ� ��ス電圧による制御で、容量変化させること� ��より、容量変化のリニア性を得ると共に、0 V(起点)における容量のずれを無くすことがで きる。また、分極方向を固定して印加するDC� ��イアス電圧の極性を反転することにより、� ��量変化領域を増大することができる。本実� ��の形態の可変容量素子は、このような長所� ��有することにより、例えば消費電力削減の� ��路を容易に設計することができ、回路にお� ��る消費電力削減の効率向上に寄与すること� ��できる。

 本実施の形態に係る可変容量素子は、容� ��変化をリニアに制御することができ、しか� ��、その静電容量とその容量変化を大きく変� ��ることができるので、消費電力削減を要す� ��回路、モバイル機器、その他の電子機器の� ��途に応じて対応が可能となり、各種用途に� ��用することができる。

 電圧による容量変化の制御において、制� ��電圧の無印加状態の起点(0V)の固定容量値か らの制御が容易にできる。このことから、本 実施の形態の可変容量素子は、省エネルギー 用の例えば電源回路ばかりでなく、IT機器に� ��して開発が活発化しているモバイル機器の� ��ンテナ通信の電波の周波数のチューニング� ��路にも可変容量素子として応用することが� ��きる。

 一方、チタン酸バリウム系のDCバイアス� �存性によるピークの電圧(電界)も、抗電界Ec� ��対応していることが分かった。抗電界Ecの� �現は、材料の格子歪みによる構造にも起因� �ているので、例えば、チタン酸バリウムも� �抗電界を大きくするような界面の歪みを利� �した構造のものを造れば、本実施の形態の� �変容量素子に利用することが可能である。

 本実施の形態に係る強誘電体材料は、構� ��的にはペロブスカイト系のPZT系材料にて検� ��したが、このハード的な抗電界Ecを発現さ� �る強誘電体材料であれば、他のペロブスカ� �ト系を含めて、前述したイオン分極による� �誘電体材料でも、電子分極による強誘電体� �料でも本実施の形態の可変容量素子に利用� �ることができる。

 そして、本検討で得られた材料は、強誘� ��体材料で酸化物系であるので、強誘電体材� ��層の厚さを耐圧に見合った厚さに容易に設� ��することができ、可変容量素子を容易に製� ��することができる。

 図7、図8に、本発明のさらに他の実施の� �態を示す。本実施の形態に係る可変容量素� �は、単一極性電源を用い、可変容量素子の� �端に印加する制御電圧となるDCバイアス電圧 の極性を切り替えて、静電容量の増減幅を大 きくとれるように構成される。本実施の形態 では、図7に示すように、上述と同様の構成� �有する可変容量素子22と、その両端にDCカッ� ��用容量素子23,24が直列接続された可変容量� �バイス21として構成される。この可変容量デ バイス21における可変容量素子22の両端に極� �切り換えスイッチン素子25を介して制御電圧 (DCバイアス電圧)を供給する単一極性電源26が 接続される。極性切り換えスイッチング素子 25は、可変容量素子22の両端から導出された� �子t1,t2に接続される可動接点27a,27bと、対を� �す2組の固定接点28[28a,28b]及び29[29a,29b]を有し て成る。それぞれに対をなす固定接点28,29の� ��れぞれの一方28aと29aが単一極性電源のプラ� ��側に接続され、他方28bと29bが単一極性電源2 6のマイナス側に接続される。

 この可変容量素子22の制御動作を説明す� �。極性切り換えスイッチング素子25の一方の 固定接点28a、28bに可動接点27a,27bを接続して� �制御電圧を0Vから正側に可変させる。このと きの制御電圧の可変範囲は、図4、図6で示し� ��静電容量がリニアに可変される範囲とする� ��とが望ましい。制御電圧を0Vから正側に可� �させることにより、静電容量は図8の特性311� ��示すように増大する。すなわち、静電容量� ��、制御電圧0Vのときの容量C0から容量C0+δCへ 増大する。

 次に、制御電圧を0V以下にして静電容量� �さらに下げたいときには、可変容量素子22に 印加する制御電圧の極性を切り換える。すな わち、極性切り換えスイッチング素子25の可� ��接点27a,27bを固定接点29a,29bに切り換える。� �れによって、単一極性電源26かの制御電圧の 極性が切り換わって可変容量素子22に印加さ� ��る。このときの制御電圧の可変範囲も、図4 、図6で示した静電容量がリニアに可変され� �範囲とすることが望ましい。制御電圧を0Vか ら正側に可変させることにより、静電容量は 図8の特性321に示すように減少する。すなわ� �、静電容量は、制御電圧0Vのときの容量C0か� ��容量C0-δCへ減少する。

 本実施の形態に係る可変容量素子22によ� �ば、単一極性電源25、いわゆる片電源のみで 、可変容量素子22の静電容量をC0±δCの制御が できる。また、低電圧で容量変化を増大する ことができる。極性を切り換えないときは、 容量変化=(C0+δC)/C0。極性を切り換えたときは 、容量変化=(C0-δC)/(C0-δC)。

 本実施形態に係る可変容量素子は、静電� ��量の再書き込みが可能である。図10に、書� �込み電圧Vを印加していったときの容量値の� ��化を示す。この容量値は、その時の書き込� ��電圧を一旦0Vにした時の値である。試料は� �強誘電体材料としてPZTを用いて分極処理さ� �た容量素子を、電気双極子モーメントの総� �が最小となるようにキュリー温度以上に加� �処理、本例ではシリコンのオイルバスに240� �の加熱処理をして得られたものを出発評価� �料としている。分極が消去された処女状態� �試料を使用した。分極を消去するには2つの� ��法がある。加熱処理により電気双極子モー� ��ントの総和(いわゆる分極の総和)を最小に� �る温度消去と電圧により電気双極子モーメ� �トの総和を最小にする電圧消去あるいは電� �的消去がある。試料の可変容量素子に対す� �書き込み容量の測定は、DCの再書き込み電圧 を印加した後、一旦、印加電圧を0Vに戻して� ��ら測定したものである。

 図10における特性Cap1は、書き込み電圧Vを0V� ��ら110Vまで増加させていき、極性を反転して -110Vまで減少させていったときの可変容量素� ��の容量値の変化を示す。
 図10おける特性Cap2は、Cap1と同様に書き込み 電圧Vを0Vから110Vまで増加させていき、反転� �て-110まで減少させていったときの可変容量� ��子の容量値の変化を示し、Cap1の再現性を示 す。再現性がよいことがわかる。
 次に、図10における特性Cap3は、書き込み電� ��Vを0Vからおよそ40Vまで増加させていき、そ� ��で一旦、書き込み電圧の大きさと極性を変� ��て-110Vまで減少させていったときの可変容� �素子の容量値の変化を示す。
 図10から書き込み電圧に対応した容量が書� �込まれて保持されていることが分かる。

 図10に示す特性Cap1,2から分かるように、� �き込み電圧を110Vから0Vまで減少させていく� �程では、容量値がほぼ一定に保持される。� �らに負の書き込み電圧を印加していくと、� �量値は穏やかに上昇し、書き込み電圧がが-2 0Vのときに、容量値は下がり始める。このと� ��の電圧を減極電界に対応した容量値が下が� ��始める書き込み電圧Vを減極電圧と定義する 。この減極電圧においては、分極のドメイン が反転し始めて強誘電体材料層内の分極率が 下がるため、容量値も減少し始める。容量値 の最小値は、書き込み電圧Vが-32.5Vのときで� �り、さらに書き込み電圧を減少させていく� �、容量値は再び上昇に転じ、書き込み電圧� �-60Vで容量値はほぼ飽和値になる。

 この容量値変化は、図9の分極のヒステリ シス特性の曲線bに対応する。容量値が最小� �なる-32.5Vの書き込み電圧Vは、このヒステリ� ��ス特性の抗電界Ecに対応する。抗電界Ecにお いては、電気双極子モーメントの総和が最小 となり、容量値が最小となる。-60Vの書き込� �電圧Vは、上記ヒステリシス特性のマイナス� ��の飽和電界-Epに相当する。飽和電界に相当� ��る書き込み電圧Vが印加されたとき、強誘電 体層内の電気双極子モーメントの総和が最大 となり、容量値が最大となる。

 書き込まれた大きな容量(飽和状態の容量 )に対して、容量の再書き込みをするには、� �加電圧の極性を負に変えて所望の電圧を印� �すれば、容量の再書き込みができる。電圧� �負の領域で、特に減極電圧から、容量が最� �になる負の抗電界-Ecに相当する電圧-Vcの前� �を通じて容量が飽和する電圧領域までの電� �で容量の再書き込みができる。

 図10において、印Q1は温度消去による容量 値、印Q2は電気的消去による容量値を示す。� ��のQ1,Q2の容量値から分かるように、再書き� �み時の容量を最小にするには、温度消去し� �場合より、電気的消去となる電圧を-Vcにす� �電圧制御の方が容量を最小にできる。すな� �ち、電圧(-Vc)消去での容量Cは、C(-Vc)=320nF程� �であり、温度消去での容量は、C0=350nF程度で あった。温度消去より電圧書き込み消去の方 が容量を小さくすることができる。

 図11に、前処理電圧(再書き込み処理電圧) による書き込み電界と容量変化の関係を示す 。図11は、上記試料となる可変容量素子を、+ 110Vの分極処理の前処理(前処理1)をした後、� �の前処理(前処理2)電圧を+110V、-110V、-50V、-40 V,-30V,-20Vとし、そこから、それぞれ正の書き� ��み電圧を印加していったときの容量値を測� ��している。図11において、横軸は書き込み� �界(V/μm)、縦軸は容量値(nF)を示す。

 特性Cap+110Vは、110Vで前処理2をした後、書き 込み電圧Vを+110Vから-110Vまで減少させ、次い� ��正側に増加させていったときの容量値の変� ��を示す。
 特性Cap-110Vは、-110Vで前処理2した後、-110Vか ら書き込み電圧Vを正側に増加させていった� �きの容量値の変化を示す。
 特性Cap-50Vは、-50Vで前処理2をした後、書き� ��み電圧Vを零から正側に増加させていったと きの容量値の変化を示す。
 特性Cap-40Vは、-40Vで前処理2をした後、書き� ��み電圧Vを零から正側に増加させていったと きの容量値の変化を示す。
 特性Cap-30Vは、-30Vで前処理2をした後、書き� ��み電圧Vを零から正側に増加させていったと きの容量値の変化を示す。
 特性Cap-20Vは、-20Vで前処理2をした後、書き� ��み電圧Vを零から正側に増加させていったと きの容量値の変化を示す。
 いずれも、前処理は印加電圧を10秒間加え� �量を固定し、その後、電圧を変化させてい� �。

 図11より、始めに飽和容量値が得られる+1 10V,-110Vの前処理電圧を印加した場合の方が、 それよりも絶対値の小さい前処理電圧を始め に印加した場合よりも、書き込み電圧のよる 容量変化の変化幅、すなわち容量値の最小値 から最大値までの変化量δCが大きくなる。

 図11から明らかなように、負のDC印加電圧 による前処理において、飽和した容量が分極 のヒステリシス特性の抗電界-Ecに相当する電 圧-Vcに向って下がり始める減極電圧のところ から、分極反転させた飽和電圧まで、再書き 込みの前処理は可能である。但し、この場合 、負の前処理電圧は、-Vcより大きな電圧を印 加する場合の方が、次の正の電圧で容量を書 き込む場合、幅、すなわち変化量δCが大きく 取れる。再書き込みの処理領域は、-Vcより、 容量が上がりきる、すなわち容量変化の電界 微分が零になる領域の電圧(V=V(dC/dV=0))までが� ��現実的には有効である。

 容量を再書き込みするには、前に書き込� ��れた容量に対応する書き込み電圧より大き� ��電圧を印加することにより、前に書き込ま� ��た容量より大きい容量に再書き込みするこ� ��ができる。一方、容量の再書き込みに際し� ��、実際には前の書き込み状態が分からない� ��で、一旦大きな電圧を印加して分極処理し� ��その状態から、書き込み電圧を制御すれば� ��所要の容量値を容易に利便的に書き込むこ� ��ができる。

 本発明の実施の形態に係る可変容量素子� ��しては、上記図10、図11の特性を利用して、 所要分極率が得られる分極処理による分極電 圧の大きさを選定することにより、制御電圧 (DCバイアス電圧)にて容量値の変化量δCを任� �に制御できるように構成することができる� �例えば、強誘電体材料層に対してポーリン� �処理された可変容量素子において、そのポ� �リング処理による分極方向とは異なる逆極� �の電圧を印加して、所要の分極率を有する� �分極処理を行う。その再分極処理での印加� �圧の大きさにより、再書き込みの容量の変� �量δCを制御、すなわち再書き込みの容量の� �減勾配と増減幅を任意に制御できるように� �本実施の形態に係る可変容量素子を構成す� �ことができる。

 本発明の実施の形態に係る可変容量素子� ��、分極を減極させる減極電界に対応した電� ��から分極反転飽和電界に対応した電圧にて� ��量をリセットし、容量を再書き込みし、再� ��き込みにおける電圧の大きさにより、容量� ��の変化量を制御するように構成することが� ��きる。

 図12に、分極処理と負の前処理電圧-Vdcを� ��加した処理後における容量値のDCバイアス� �圧依存性を示す。PZTを用いた容量素子によ� �試料に、前述の図4aで示される電圧の方向で +110Vを印加して分極処理を行う。次に、前処� ��として、負の前処理電圧(DC電圧)-Vdcをパラ� �ータとして振り、その各前処理後の容量変� �によるDCバイアス電圧を測定した。測定の交 流条件は、120Hz、500mVacである。なお、前処理 電圧の極性とDCバイアス電圧の極性は、分極� ��方向の正を基準にしている。

 図12では、前処理2電圧Vdcを、0V、-25V,-30V� �-31.5V、-50V,-110V、+32Vにおける、それぞれの容 量のDCバイアス特性変化を測定した。負の前� ��理電圧を大きくすることで、はじめ右上が� ��でリニアで大きな容量変化を示すが、負の� ��処理電圧を大きくすると容量変化が小さく� ��り、電圧-Vcに相当するVdc=-31.5Vで容量の変化 しないプロット領域が現れた。各容量のリニ アな変化は、抗電界より小さい電圧領域で電 圧を印加しているからである。またVdcの容量 が変化しないプロット領域の出現は、ここで は、電圧の制御であるが、温度処理で分極を 消去し、DCバイアス電圧で容量が変化しないV c以下のDCバイアス特性の変化に対応している 。

 この負の抗電界(-Vc)に相当する電圧を越� �る前処理電圧を印加すると、今度は容量変� �の増減の極性が変わり、左下がりの変化に� �ずる。更に負の前処理電圧を大きくすると� �量変化の割合が大きく変化する特性が得ら� �る。すなわち、0Vを含み負の前処理電圧の大 きさで容量変化の勾配(傾き)θと容量の変化� �δCを変えられることができる。

 図13は、容量変化の絶対値変化を、負の� �処理電圧を0Vの容量を基準に相対変化させて 表示にした図である。測定するDCバイアス電� ��の極性を変えれば、容量の増減変化する極� ��(容量の右上がり、左下がりの変化)は電圧� �対して反転していることが分かる。

 図14に、負の前処理電圧による容量のDCバ イアス依存性の概要を示す。図14は、図12と� �13から、前処理電圧による容量変化を、特に 、各負の前処理電圧に対応した容量とその前 処理後においてDCバイアス電圧による容量変� ��を、視覚的な特性変化として示した概要図� ��ある。容量のDCバイアス特性による変化量� �その変化勾配は、負の前処理電圧を印加し� �い0Vの時が左上がりで一番大きく、負の前処 理電圧を印加して行くと、その容量変化量と 傾きは小さくなりV=-Vcにて極小容量で容量変� ��は零となる。そしてV=-Vcを越えると再び、� �量の増減変化の極性を変えて変化し、増大� �て行くことが分かる。

 本実施の形態に係る可変容量素子として� ��、上記図12から図14に示す特性を利用して、 所要分極率が得られる分極処理による分極電 圧の大きさを選定することにより、制御電圧 (DCバイアス電圧)による容量の変化の傾きθ、 容量値の変化量δC″を任意に制御できるよう に構成することができる。例えば、強誘電体 材料層に対してポーリング処理された可変容 量素子において、そのポーリング処理による 分極方向とは異なる逆極性の電圧を印加して 、所要分極率を有する再分極処理を行う。そ の再分極処理での印加電圧の大きさにより、 制御電圧による容量の変化の傾きθ、変化量� �C″を任意に制御できるように、本実施の形� ��に係る可変容量素子を構成することができ� ��。

 上述の本発明の実施の形態に係る可変容� ��素子は、例えば後述する電源回路などの各� ��の用途に応じた電子デバイスに適用するこ� ��ができる。このため、本発明では、上述し� ��特性を有する可変容量素子を備えた電子デ� ��イスを構成することができる。

 また、上述の本発明の実施の形態に係る� ��変容量素子は、ICカードや携帯電話などの� �信モバイル機器に適用することができる。� �って、本発明は、上述した特性を有する可� �容量素子を備えた通信モバイル機器を構成� �ることができる。特に、モバイル機器にお� �るアンテナ通信の電波の周波数を選択する� �ューニング回路の容量素子に適用すること� �できる。このときは、制御電圧を、0Vを中心 に正負にわたる範囲で制御してリニアに容量 が可変される可変容量素子を組み込むことが 好ましい。

 本実施の形態に係る通信モバイル機器に� ��れば、例えば制御電圧を、0Vを中心に正負� �わたる範囲で制御して静電容量を可変でき� �可変容量素子をチューニング回路に組み込� �構成とすることにより、静電容量の可変範� �が増大すると共に、電圧が加わっていない� �きにも、モバイル機器における中心周波数� �ずれることがない。因みに、従来の0Vから正 側、例えば5Vまでの間で容量変化させる可変� ��量素子を用いて、機器における周波数を合� ��せる際、センターの2.5Vのとき中心周波数と し、0Vのときマイナス周波数、5Vのときプラ� �周波数としなければならない。この機器で� �電圧を加えないときには中心周波数がずれ� �しまう。例えば、ICカードでは、電圧が無い 不使用の状態から使用する際には周波数がず れたところから始まることになる。本実施の 形態に組み込まれる可変容量素子は0Vを中心� ��正負にわたり容量を可変できるので、電圧� ��印加しないときでも常に0Vを中心周波数と� �ることができ、利便性が高い。携帯電話、IC カードなどの通信モバイル機器に適用して好 適である。

 図15に、本発明に係る電子デバイスの一例� �ある電源回路すなわち電源装置を示す。
 本実施の形態に係る電源装置は、シリーズ� ��ギュレータ方式の電源装置である。本実施� ��形態においては、AC回路51の電源トランス53� ��2次側に、上述した本発明に係る可変容量素 子からなるスタビライザー54(図16に於いて電� ��制御可変コンデンサ211)を有して構成される 。

 先に、電圧制御可変コンデンサ211の構成� ��説明する。電圧制御可変コンデンサ211は、� ��えば、図16で示すように、4つの可変容量素� ��32(C1)、33(C2)、34(C3)、35(C4)がブリッジに接続� ��れる。そして、電圧制御可変コンデンサ211� ��、ブリッジに接続された一方の対向する接� ��端のそれぞれにAC入力端子36及びAC接続端子3 7を導出し、他方の対向する接続端のそれぞ� �に正(+)制御端子38及び負(-)制御端子39を導出� ��て構成される。

 電圧制御可変コンデンサ211の動作を説明� ��る。AC入力端子36にAC入力電圧が供給される� ��、可変容量素子32~35の各電極間に電界が発� �し、この電界により発生した電位によるAC出 力がAC出力端子37に出力される。一方、制御� �子38にDCの制御信号の+電位が、制御端子39に� ��御信号のー電位が、それぞれ抵抗器Rを介し て供給される。+電位、-電位の制御信号が供� ��されると、各可変容量素子32~35の容量が可� �し、全体として電圧制御可変コンデンサ211� �容量が可変する。この可変された容量とAC入 力電位に応じてAC出力端子37から出力されるAC 出力電位が制御される。この電圧制御可変コ ンデンサ211は、制御端子38,39間に供給される+ 電位,-電位の制御信号の絶対値が同じで、か� ��逆極性とする作動方式としている。これに� ��り、AC入出力端子36,37に生じる制御信号の電 圧成分が相殺され常にゼロ電位となる。従っ て、AC入力、AC出力の信号への影響はなくす� �とができる。

 さて、上記電源装置においては、AC電源� �して交流100Vの商用電源52が電源トランス53の 1次巻線の両端間に接続される。

 この電源トランス53は商用電源52を約交流 9Vに降圧するように構成される。電源トラン� ��53の2次巻線は、その一端がスタビライザー5 4を介してDC回路55のダイオードブリッジより� ��る整流回路56の一方の入力端子に接続され� �他端が整流回路の他方の入力端子に接続さ� �る。すなわち、スタビライザー54では、AC入� ��端子36が電源トランス53の2次巻線の一端で� �続され、AC出力端子37が整流回路56の一方の� �力端子に接続される。

 スタビライザー54の制御信号入力端子(+)38 は、エラーアンプを構成する差動増幅回路58� ��非反転出力端子に接続される。スタビライ� ��ー54の制御信号入力端子(-)39は、差動増幅回 路58の反転出力端子に接続される。本例では� ��スタビライザー54の制御信号入力端子(+)38及 び制御信号入力端子(-)39に、差動増幅回路58� �非反転出力端子及び反転出力端子から絶対� �が同じで極性が異なる差動方式の制御信号� �供給される。

 整流回路56の一方及び他方の出力端子間� �は、平滑用コンデンサCが接続される。

 整流回路56及び平滑用コンデンサCで平滑さ� ��た直流電圧V _UNREG は、3端子の8Vの定電圧回路(レギュレータ)57� �介して直流電圧の一方及び他方の出力端子59 に供給される。この一方及び他方の出力端子 59間に平滑用コンデンサCが接続される。

 本例においては、この整流回路56の出力側� �得られる平滑直流電圧V _UNREG がエラーアンプを構成する差動増幅回路58の� ��方の入力端子に供給される。これと共にこ� ��差動増幅回路58の他方の入力端子が基準電� �例えば9Vの電池を介して接地される。

 本実施の形態に係る電源装置では、整流回� ��56の出力側の平滑直流電圧V _UNREG が差動増幅回路58により基準電圧と比較され� ��。この比較結果は片電源動作可能な差動増� ��回路58により差動増幅され、スタビライザ� �54の制御信号入力端子(+)及び制御信号入力端 子(-)にフィードバックされる。

 このスタビライザー54により、整流回路56の 出力側の平滑直流電圧V _UNREG が安定した基準電圧の9Vになるように制御さ� ��る。
 ここで、3端子定電圧回路57における電力損� ��は、数1式で表される。

[数1]
  (V _UNREG -8)V×I _L

 また、スタビライザー54を設けないとき、� �流出力電圧V _UNREG は、9V<V _UNREG <16Vの範囲で変動する。スタビライザー54を 設けることにより、整流出力電圧V _UNREG は、9V<V _UNREG <9.4Vの範囲に収束する。
 従って、損失改善分は、数2式で表される。

[数2]
  (16-9.4)V×I _L (I _L =0.26A)

 すなわち、従来の電源装置では本実施の形� ��に係るスタビライザー54が設けられていな� �ので、電源トランス53の出力電圧は、交流100 V入力時、整流出力電圧V _UNREG で16VI _L =0.26A)である。この場合、設計マージンを考� �しなければならないために最大定格時に、� �3式で示す電力損失PWが3端子定電圧回路57で� �じてしまう。

[数3]
  (16-8)V×0.26A=2.08W

 これに対し、本実施の形態では、整流回� ��56の出力側を9.0Vになるようにスタビライザ� ��54で制御しているので、設計マージンを考� �して、この電力損失PWは、数4式で示すもの� �なる。

[数4]
  (9.4-8)V×0.26A=0.364W

 従って、本実施の形態に係る電源装置に� ��れば、約1.7Wの大幅な省エネが達成できる。