Vertikaler Leistungstransistor mit Heteroübergangen

Stand der Technik

Die Erfindung betrifft einen vertikalen Leistungstransistor mit einer Vielzahl von Gräben, wobei sich Heteroübergänge zwischen den Gräben und einer ersten Schicht ausbilden und sich diese Heteroübergänge wie unipolare, gleichrichtende Übergange verhalten.

Bei vertikalen Leistungstransistoren ist die Abschirmung des Gateoxids vor hohen Feldstärken im Sperrbetrieb des Leistungstransistors problematisch. Des Weiteren ist die Begrenzung des Kurzschlussstroms schwierig.

Aus dem Stand der Technik sind verschiedene Möglichkeiten bekannt, die Abschirmung des Gateoxids derart zu gestalten, dass die vorgesehene

Lebensdauer des Bauteils eingehalten wird. Eine Möglichkeit besteht darin in einer Epitaxieschicht unterhalb der Grabenstruktur des Leistungstransistors p- dotierte Gebiete einzufügen bzw. zu vergraben. Diese p-dotierten Gebiete werden elektrisch an das Sourcegebiet des Leistungstransistors angeschlossen. Durch ihre Position unterhalb des MOS-Steuerkopfs schirmen sie hohe

Feldstärken vom MOS-Steuerkopf ab und tragen maßgeblich zur Begrenzung des Kurzschlussstroms bei. Sie sorgen ebenfalls dafür, dass die maximalen elektrischen Feldstärken im sperrenden Zustand des Bauelementes tief im Halbleiter lokalisiert sind. Dadurch werden die Feldstärken am Gate-Oxid erheblich reduziert, sodass die Lebensdauer des Bauteils signifikant verbessert wird. Weiterhin werden durch die tiefen vergrabenen Gebiete die Feldstärken im Kanalgebiet reduziert, sodass Kurzkanaleffekte wie die draininduzierte Barrierenreduktion, das sogenannte Drain Induced-Barrier Lowering, vermieden wird.

Der Nachteil ist hierbei, dass eine zusätzliche Epitaxieschicht zur Herstellung der vergrabenen p-Gebiete erforderlich ist. Dies ist mit hohen Kosten und weiteren Prozessrisiken, sowie einer hohen Prozesskomplexität verbunden. Der Grund dafür ist, dass der MOS-Steuerkopf präzise zu den bereits erzeugten, vergrabenen Schichten justiert werden muss. Das ist problematisch, da die zusätzliche Epitaxieschicht die Justagemarken der ersten Epitaxieschicht, die für die zu einem späteren Zeitpunkt hergestellten vergrabenen p-dotierten Gebiete vorgesehen sind, unbrauchbar macht.

Eine andere Möglichkeit besteht darin tief reichende p+ Gebiete durch

Implantation seitlich des MOS-Steuerkopfs zu erzeugen. Die Implantation dieser Gebiete ist dabei tiefer als der MOS-Steuerkopf, so dass der MOS-Steuerkopf vor hohen Feldstärken abgeschirmt wird. Somit werden die Feldstärken am Gate- Oxid erheblich reduziert. Dies verbessert die Lebensdauer des Bauteils signifikant. Des Weiteren wird dadurch die Feldstärke im Kanalgebiet reduziert, sodass Kurzkanaleffekte vermieden werden.

Nachteilig ist hierbei, dass für die tiefen Implantationen hohe Energien und somit hohe Implantmasken aufgewendet werden müssen, sodass hohe Kosten verursacht werden und die Zellweite des Transistors aufgrund der lateralen Streuung der implantierten Ionen und der relativ breiten Strukturen, aufgrund der Höhe der Implantationsmasken sehr groß ist. Durch die große Zellweite erhöht sich der Rdson.

Die Aufgabe der Erfindung ist es, die Leistungsfähigkeit eines vertikalen

Leistungstransistors zu verbessern.

Offenbarung der Erfindung

Ein vertikaler Leistungstransistor umfasst ein Halbleitersubstrat auf dem mindestens eine erste Schicht und eine zweite Schicht angeordnet sind. Die zweite Schicht ist auf der ersten Schicht angeordnet und die erste Schicht weist ein erstes Halbleitermaterial auf. Der vertikale Leistungstransistor weist eine Vielzahl von Gräben auf, die sich von einer Oberseite der zweiten Schicht bis in die erste Schicht erstrecken, sodass jeder Grabenboden von der ersten Schicht umschlossen ist. Erfindungsgemäß weist die erste Schicht eine erste Dotierung auf. Jeder Graben weist einen ersten Bereich auf, der sich vom jeweiligen Grabenboden bis zu einer ersten Höhe erstreckt. Jeder erste Bereich ist mit einem zweiten Halbleitermaterial verfüllt, das eine zweite Dotierung aufweist. Das erste Halbleitermaterial und das zweite Halbleitermaterial sind unterschiedlich. Das bedeutet sie weisen einen unterschiedlichen Dotierungstyp und eine unterschiedliche Dotierung auf. Jeder erste Bereich ist elektrisch mit der zweiten Schicht verbunden. Die zweite Dotierung ist höher als die erste Dotierung, sodass sich Heteroübergange zwischen der ersten Schicht und jedem ersten Bereich bilden, die sich wie unipolare gleichrichtende Übergange verhalten. Der Begriff unipolarer Übergang umfasst Schottky- Übergange, Heteroübergange, isotype Heteroübergange oder anisotype Heteroübergange. Unter einem klassischen Schottky- Übergang wird dabei ein Metall-Halbleiterübergang verstanden. Bei einem Heteroübergang sind zwei unterschiedliche

Halbleitermaterialien in Kontakt. Unter einem isotypen Heteroübergang versteht man einen Übergang zwischen zwei gleichen Halbleitermaterialien, bei denen gleiche Dotieratome verwendet werden. Unter einem anisotypen Heteroübergang wird ein Übergang zwischen zwei gleichen Halbleitermaterialien verstanden, bei denen unterschiedliche Dotieratome verwendet werden. Bei den unipolaren Übergängen tragen nur die Majoritätsladungsträger zum Ladungsträgerstrom bei. Die Heteroübergange sind gleichrichtend, d.h je nach Polarität der angelegten Spannung fließt Strom durch den Übergang, bzw. sperrt er, da das zweite Halbleitermaterial hochdotiert ist. Mit anderen Worten es bildet sich eine

Energiebarriere zur ersten Schicht aus. Diese Energiebarriere hängt von den Dotierniveaus der ersten Schicht und der zweiten Schicht ab. Der Absolutwert der Energiebarriere bestimmt die Flußspannung der unipolaren Body-Diode des Bauelements. Ein wesentlicher Vorteil der Heteroübergänge gegenüber dem klassischen Schottky- Übergang ist das Fehlen der Spiegelladung, d. h. dem image force lowering. Somit weist der Heteroübergang keine Reduktion der Energiebarriere bei angelegtem Feld auf. Der Vorteil ist, dass die Leckströme auch bei hoher Blockierspannung und damit hohen Feldstärken in der Nähe des Heteroübergangs unabhängig von der Blockierspannung bleiben, da die Barriere durch das Nichtvorhandensein der Spiegelladung nicht erniedrigt wird. Außerdem weist der vertikale Leistungstransistor aufgrund der geringen Flussspannung der Body- Diode beim Betrieb derselben geringe statische Verluste auf. Zwei weiterere technologische Vorteile ergeben sich durch die unipolare Natur der Body-Diode. Erstens sind die Ein- und Ausschaltverluste einer unipolaren Body- Diode signifikant geringer gegenüber der im Stand der Technik verwendeten bipolaren Diode. Zweitens kann es bei bipolarer Operation zur Rekombination von Elektronen und Löchern in der Driftzone des Halbleiters kommen. Gerade in WBG-Halbleitern, den sogenannten wide bandgap Halbleitern, ist diese

Rekombinationsenergie signifikant höher als in einem klassischen Si- Halbleitermaterial. Deshalb kann die bipolare Operation bei WBG-Halbleitern zu Schädigungen des Halbleiterkristalls führen und somit die Langzeitstabilität des Bauteils gefährden. Speziell für das Material SiC ist es bekannt, dass die

Elektron-Loch-Rekombination an sogenannten Basal-Plane-Dislocations zur Degradation des Halbleiterkristall führen kann, d. h. der sogenannten bipolaren Degradation. Die unipolare Diode hat somit den Vorteil, dass sie keine bipolare Degradation aufweist. Die unipolare Diode weist eine geringe Flußspannung und einen geringen reverse recovery auf.

Somit weist der Heteroübergang drei herausragende Eigenschaften auf, die Abschirmung des Leistungstransistorkopfs vor hohen Feldstärken im Sperrfall, das Abschnüren des Leitungspfads im Kurzschlussfall und die unipolare, degradationsfreien Body- Dioden Funktionalität im Rückwärtsbetrieb des

Leistungstransistors.

In einer Weiterbildung ist auf dem ersten Bereich ein zweiter Bereich angeordnet. Der zweite Bereich ist mindestens teilweise mit einem Metall verfällt. Das Metall ist dabei auf Seitenwänden des zweiten Bereichs angeordnet.

Vorteilhaft ist hierbei, dass die Schottky- Barriere durch die Wahl des Metalls sehr gering gewählt werden kann. Dadurch kann die Flußspannung am Übergang des zweiten Bereichs zur ersten Schicht deutlich unterhalb der Flussspannung am Übergang des ersten Bereichs zur ersten Schicht gewählt werden. Der zweite Bereich ist gut vor hohen elektrischen Feldern abgeschirmt, so dass die

Barrierenreduktion der Schottky- Barriere vernachlässigbar klein ist.

In einer weiteren Ausgestaltung weist das erste Halbleitermaterial eine größere Bandlücke auf als das zweite Halbleitermaterial. Der Vorteil ist hierbei, dass der Sperrstrom niedrig ist.

In einer Weiterbildung weist die erste Dotierung eine Dotierungskonzentration kleiner als 10 ^L 16 cm ^A -3 auf.

In einer weiteren Ausgestaltung weist die zweite Dotierung eine

Dotierungskonzentration von mindestens 10 ^L 15 cm ^A -3 auf.

Der Vorteil ist hierbei, dass durch die Wahl der Dotierverhältnisse und

Halbleitermaterialien eine niedrige Flussspannung der unipolaren Diode erzeugt werden kann.

In einer Weiterbildung ist die erste Dotierung eine n-Dotierung und die zweite Dotierung eine n-Dotierung oder eine p-Dotierung.

In einer weiteren Ausgestaltung umfasst das zweite Halbleitermaterial Poly-Si, Si oder 3C-SiC.

In einer Weiterbildung umfasst das erste Halbleitermaterial 4H-SiC.

Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von

Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.

Kurze Beschreibung der Zeichnungen

Die vorliegende Erfindung wird nachfolgend anhand bevorzugter

Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen: Figur 1 einen vertikalen Leistungstransistor mit Heteroübergangen, die sich elektrisch wie unipolare gleichrichtende Übergange verhalten,

Figur 2 einen weiteren vertikalen Leistungstransistor mit

Heteroübergangen, die sich elektrisch wie unipolare

gleichrichtende Übergange verhalten,

Figur 3 einen dritten Quadranten eines IV-Diagramms des vertikalen

Leistungstransistors, wobei die Body-Diode bei geschlossenem MOS-Kanal betrieben wird,

Figur 4 das Bändermodell eines Heteroübergangs zwischen den

Halbleitermaterialien n+ 3C-SiC und n- 4H-SiC,

Figur 5 einen weiteren vertikalen Leistungstransistor mit

Heteroübergangen, die seitlich neben dem

Leistungstransistorkopf angeordnet sind und

Figur 6 einen weiteren vertikalen Leistungstransistor mit

Heteroübergangen, die sowohl seitlich neben dem Leistungstransistorkopf als auch unterhalb des Leistungstransistorkopfs angeordnet sind.

Figur 1 zeigt einen vertikalen Leistungstransistor 100 mit Heteroübergangen, die sich wie unipolare gleichrichtende Übergange verhalten. Der vertikale

Leistungstransistor 100 umfasst ein Halbleitersubstrat 101 auf dem mindestens eine erste Schicht 102 und eine zweite Schicht 108 angeordnet sind. Die erste Schicht 102 umfasst ein erstes Halbleitermaterial, z. B. 4H-SiC und weist eine erste Dotierung auf. Die erste Dotierung umfasst eine niedrige

Dotierungskonzentration mit n-Ladungsträgern. Die Dotierungskonzentration ist üblicherweise geringer als 10 ^L 16 cm ^A -3. Die erste Schicht 102 repräsentiert hierbei die Epitaxieschicht und die zweite Schicht 108 das Sourcegebiet.

Zwischen der ersten Schicht 102 und der zweiten Schicht 108 ist eine weitere Schicht 106 angeordnet, die das Kanalgebiet repräsentiert. Das Kanalgebiet ist implantiert oder epitaktisch gewachsen. Das Sourcegebiet ist beispielsweise hoch n-dotiert und das Kanalgebiet p-dotiert. Der vertikale Leistungstransistor 100 umfasst eine Vielzahl von Gräben 103. Die Gräben 103 umfassen jeweils einen Grabenboden und Seitenwände und erstrecken sich von einer Oberseite der zweiten Schicht 108 bis in die erste Schicht 102. Mit anderen Worten die Grabenböden sind von der ersten Schicht 102 umschlossen. Die Gräben können sich dabei im Wesentlichen senkrecht von der Oberseite der zweiten Schicht 108 bis in die erste Schicht 102 erstrecken. Alternativ können sie einen nicht rechtwinkligen Winkel zur Oberseite der zweiten Schicht 108 aufweisen oder erst senkrecht beginnen und dann in eine V-Struktur übergehen. Die Gräben 103 weisen eine Grabentiefe zwischen 0,5 pm und 10 pm auf. Der Abstand zwischen den einzelnen Gräben 103 ist im Wesentlichen äquidistant und liegt zwischen 0,5 pm und 10 pm. Die Gräben 103 weisen eine Breite von bis zu 5 pm auf. Jeder Graben 103 weist einen ersten Bereich 112 auf, der sich vom jeweiligen

Grabenboden bis zu einer ersten Höhe erstreckt. Die ersten Bereiche 112 sind mit einem zweiten Halbleitermaterial 113 verfüllt, wobei das zweite

Halbleitermaterial 113 eine zweite Dotierung aufweist. Das zweite

Halbleitermaterial ist beispielsweise Poly-Si oder 3C-SiC. Die zweite Dotierung umfasst eine hohe Dotierungskonzentration mit n- oder p-Ladungsträgern. Die Dotierungskonzentration ist mindestens 10 ^L 15 cm ^A -3. Mit anderen Worten das zweite Halbleitermaterial 113, das den ersten Bereich 112 verfüllt ist hochdotiert und das erste Halbleitermaterial niedrigdotiert. Außerdem umfasst der vertikale Leistungstransistor 100 ein Gatedielektrikum 104, das den

Leistungstransistorkopf vom zweiten Bereich 108 isoliert. Das Gatedielektrikum 104 besteht beispielsweise aus SiC . Des Weiteren umfasst der vertikale Leistungstransistor 100 eine Gateelektrode 105, p+ dotierte Gebiete 107, eine Isolationsschicht 110 und eine Metallschicht 109. Auf einer Rückseite des Halbleitersubstrats 101 ist eine Drainmetallisierung 111 angeordnet. Die

Gateelektrode 105 umfasst beispielsweise dotiertes Poly-Si. Die erste Höhe umfasst zwischen zehn und neunzig Prozent der Grabentiefe. Die erste Höhe ist bis auf Fertigungstoleranzen in den einzelnen Gräben 103 gleich. Der erste Bereich 112 ist elektrisch mit der zweiten Schicht 108, den p+ dotierten Gebieten 107 und der Metallisierung 109 verbunden, beispielsweise mit Hilfe eines Ohmschen Kontakts.

Figur 2 zeigt einen weiteren vertikalen Leistungstransistor 200 mit

Heteroübergangen, die sich wie unipolare gleichrichtende Übergange verhalten. Bezugszeichen aus Figur 2, die die gleichen hinteren Stellen aufweisen wie die Bezugszeichen aus Figur 1, bezeichnen die gleichen Merkmale wie in Figur 1.

Der weitere vertikale Leistungstransistor 200 umfasst im Vergleich zum vertikalen Leistungstransistor 100 aus Figur 1 zusätzlich einen zweiten Bereich 214, der auf dem ersten Bereich 212 angeordnet ist. D. h. der zweite Bereich 214 befindet sich zwischen dem ersten Bereich 212 und dem Gateoxid 204 in den Gräben 213. Der zweite Bereich 214 ist mindestens teilweise mit einem Metall verfüllt. In einem Ausführungsbeispiel ist das Metall auf den Seitenwänden des zweiten Bereichs 214 angeordnet. In einem anderen Ausführungsbeispiel ist der zweite Bereich 214 mit Metall verfüllt. Das Metall umfasst beispielsweise Ni oder Ti.

Figur 3 zeigt den dritten Quadranten des Strom-/Spannungsdiagramms 300 eines vertikalen Leistungstransistors. Die Kurve 301 zeigt die IV-Charakteristik eines vertikalen Leistungstransistors mit bipolarer Body-Diode aus dem Stand der Technik. Die Kurve 302 zeigt die IV-Charakteristik eines vertikalen

Leistungstransistors mit unipolarem Heteroübergang. Die Kurve 302 zeichnet sich dadurch aus, dass der vertikale Leistungstransistor im Reverse- Betrieb eine wesentlich geringere Flussspannung aufweist als der vertikale

Leistungstransistor aus der Kurve 301.

Figur 4 zeigt beispielhaft das Bändermodell 400 eines Heteroübergangs 401 zwischen den Halbleitermaterialien n+ 3C-SiC und n- 4H-SiC. Aufgrund der verschiedenen Kristallformen können diese beiden Materialien als

unterschiedliche Halbleitermaterialien angesehen werden, sodass am Übergang von 3C-SiC auf 4H-SiC von einem Heteroübergang gesprochen werden kann. Im vorliegenden Fall handelt es sich um einen isotypen Heteroübergang. Das Bändermodell 400 umfasst das Valenzband 403 und das Leitungsband 402 des Halbleitermaterials n+ 3C-SiC, das Valenzband 405 und das Leitungsband 404 des Halbleitermaterials n- 4H-SiC, sowie das Ferminiveau 406. Am Heteroübergang 401 bildet sich eine Energiebarriere 407 zum Halbleiterkristall, d. h. hier n- 4H-SiC. Diese Energiebarriere 407 weist kein Barrier-Iowering auf.

Figur 5 zeigt einen weiteren vertikalen Leistungstransistor 500 mit

Heteroübergangen, die seitlich neben dem Leistungstransistorkopf angeordnet sind. Der Leistungstransistorkopf umfasst dabei das Gateoxid 504 und die Gateelektrode 505. Bezugszeichen aus Figur 5, die die gleichen hinteren Stellen aufweisen wie die Bezugszeichen aus Figur 1, bezeichnen die gleichen

Merkmale wie in Figur 1. Der Abstand zwischen den Gräben der

Leistungstransistorköpfe und den Gräben, die die Heteroübergänge aufweisen, beträgt zwischen 0,1 pm und 10 pm.

Figur 6 zeigt einen weiteren vertikalen Leistungstransistor 600 mit

Heteroübergangen, die sowohl seitlich neben dem Leistungstransistorkopf als auch unterhalb des Leistungstransistorkopfs angeordnet sind. Somit umfasst der vertikale Leistungstransistor zwei Grabentypen, den einen Grabentyp für den Leistungstransistorkopf, der unterhalb des MOS-Steuerkopfs weitere

Heteroübergänge aufweist, und den anderen Grabentyp für die

Heteroübergänge. Die Grabentiefe der einzelnen Grabentypen können dabei variieren. Die Gräben können eine Tiefe zwischen 0,5 pm und 20 pm aufweisen. Bezugszeichen aus Figur 6, die die gleichen hinteren Stellen aufweisen wie die Bezugszeichen aus Figur 1, bezeichnen die gleichen Merkmale wie in Figur 1.

Der vertikale Leistungstransistor mit Heteroübergangen, die sich wie unipolare gleichrichtende Übergange verhalten, kann in Fahrzeuginvertern,

Photovoltaikinvertern, Zugantrieben oder HGÜs eingesetzt werden.