Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem

Sperrverhalten Stand der Technik

Die Erfindung betrifft einen vertikalen Leistungstransistor mit einer

Grabenstruktur, wobei sich Diodenübergänge und/oder Hetero-Junction- Übergänge zwischen den Gräben und mindestens einer Epitaxieschicht ausbilden.

Bei vertikalen Leistungstransistoren ist die Abschirmung des Gateoxids vor hohen Feldstärken bei hoher positiver Spannung zwischen Drain und Source sowohl im Sperrbetrieb als auch im Kurzschlussfall problematisch. Des Weiteren ist die Begrenzung des Kurzschlussstroms schwierig.

Aus dem Stand der Technik sind verschiedene Möglichkeiten bekannt, die Abschirmung des Gateoxids vorzunehmen. Eine Möglichkeit besteht darin in einer Epitaxieschicht unterhalb der Grabenstruktur des Leistungstransistors p- dotierte Gebiete einzufügen bzw. zu vergraben. Diese p-dotierten Gebiete werden elektrisch an das Sourcegebiet des Leistungstransistors angeschlossen. Durch ihre Position unterhalb des MOS-Kopfs schirmen sie hohe Feldstärken vom MOS-Kopf ab und tragen maßgeblich zur Begrenzung des

Kurzschlussstroms bei.

Der Nachteil ist hierbei, dass ein zusätzlicher Epitaxieschritt zur Erzeugung der vergrabenen p-Gebiete erforderlich ist. Dies ist mit hohen Kosten und weiteren Prozessrisiken verbunden. Eine andere Möglichkeit besteht darin tief reichende p+ Gebiete durch Implantation seitlich des MOS-Kopfs zu erzeugen. Die Implantation dieser Gebiete ist dabei tiefer als die Implantation des MOS-Kopfs, so dass der MOS-Kopf vor hohen Feldstärken abgeschirmt wird.

Nachteilig ist hierbei, dass für die tiefen Implantationen hohe Energie aufgewendet werden muss, sodass hohe Kosten verursacht werden.

Die Aufgabe der Erfindung ist es die Leistungsfähigkeit eines vertikalen

Leistungstransistors zu verbessern.

Offenbarung der Erfindung

Der vertikale Leistungstransistor weist mindestens eine Epitaxieschicht auf, die ein erstes Halbleitermaterial umfasst, das mit ersten Ladungsträgern dotiert ist und eine Mehrzahl von Gräben. Die Gräben erstrecken sich ausgehend von einer Oberfläche der Epitaxieschicht ins Innere der Epitaxieschicht. Mit anderen

Worten die Grabenböden sind in der Epitaxieschicht angeordnet bzw. von der Epitaxieschicht umschlossen. Erfindungsgemäß weist jeder Graben einen

Bereich auf, der sich von einem Grabenboden bis zu einer bestimmten Höhe erstreckt. Der Bereich ist mindestens teilweise mit einem zweiten

Halbleitermaterial verfüllt, das mit zweiten Ladungsträgern dotiert ist. Der Bereich ist elektrisch mit einem Sourcegebiet verbunden. Die ersten Ladungsträger sind von den zweiten Ladungsträgern verschieden.

Der Vorteil ist hierbei, dass direkte p/n-Übergange bzw. n/p-Übergange zwischen jedem Graben und der Epitaxieschicht erzeugt werden, sodass der MOS-Kopf im Sperrfall vor hohen Feldstärken abgeschirmt wird.

In einer Weiterbildung sind das erste Halbleitermaterial und das zweite

Halbleitermaterial verschieden. Das erste Halbleitermaterial weist insbesondere eine größere Bandlücke auf als das zweite Halbleitermaterial.

Vorteilhaft ist hierbei, dass sich zusätzlich zu den p/n-Übergangen bzw. den n/p- Übergangen Hetero-Junction-Übergange bilden, die die Leitverluste im Rückwärtsbetrieb des Transistors reduzieren, da sie die Flussspannung der integrierten Freilaufdiode verringern. Unter dem Begriff Rückwärtsbetrieb wird der Betriebsmodus des Transistors als Freilaufdiode verstanden, d. h. der Stromfluss des Transistors ist umgekehrt zur normalen Stromflussrichtung. Mit anderen Worten die Rückwärtsleitfähigkeit wird erhöht. Zusätzlich können die Hetero-Junction-Übergänge ohne weitere Epitaxieschicht direkt unterhalb des MOS-Kopfs angeordnet werden. Dadurch lässt sich eine gute Abschirmung des MOS-Kopfs bei vergleichbar geringem Fertigungsaufwand erzeugen.

In einer weiteren Ausgestaltung ist zwischen einer Grabenoberfläche des Bereichs, wobei die Grabenoberfläche den Grabenboden und Seitenwände des jeweiligen Grabens umfasst, und der Epitaxieschicht eine Schicht angeordnet, die ein drittes Halbleitermaterial umfasst, das mit den zweiten Ladungsträgern dotiert ist. Mit anderen Worten die Schicht formt eine Art Wanne zwischen der Grabenoberfläche und der Epitaxieschicht.

Der Vorteil ist hierbei, dass sich der p/n-Übergang zwischen dem dritten

Halbleitermaterial und dem ersten Halbleitermaterial befindet, sodass der Transistor höheren Feldstärken ausgesetzt werden kann. Dadurch lassen sich höhere Sperrspannungen am Transistor anlegen bzw. bei gleicher

Sperrspannung eine bessere Leitfähigkeit erzielen, da sich der Übergang im Material mit höherer Bandlücke bzw. höherer kritischer Feldstärke befindet.

In einer Weiterbildung weist die Schicht unterhalb des Grabenbodens des jeweiligen Grabens eine größere Dicke auf als zwischen den Seitenwänden des jeweiligen Grabens und der Epitaxieschicht.

Vorteilhaft ist hierbei, dass der MOS-Kopf noch stärker abgeschirmt werden kann.

In einer weiteren Ausgestaltung umfasst die Höhe des Bereichs zehn bis neunzig Prozent einer Tiefe des jeweiligen Grabens. In einer Weiterbildung sind die ersten Ladungsträger n-leitend und die zweiten Ladungsträger p-leitend.

Vorteilhaft ist hierbei, dass der vertikale Leistungstransistor durch eine höhere Beweglichkeit der Elektronen geringere Leitverluste aufweist.

In einer weiteren Ausgestaltung umfasst das erste Halbleitermaterial SiC und das zweite Halbleitermaterial polykristallines Silizium.

In einer Weiterbildung umfasst das dritte Halbleitermaterial SiC.

In einer weiteren Ausgestaltung ist die Epitaxieschicht auf einem

Halbleitersubstrat angeordnet, das SiC umfasst.

In einer Weiterbildung ist der vertikale Leistungstransistor ein MOSFET.

Der Vorteil ist hierbei, dass geringe Leitverluste bei gleichbleibender

Sperrfestigkeit beispielsweise im Vergleich zu bipolaren Lösungen wie IGBTs auftreten.

Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von

Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.

Kurze Beschreibung der Zeichnungen

Die vorliegende Erfindung wird nachfolgend anhand bevorzugter

Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:

Figur 1 ein Beispiel eines vertikalen Leistungstransistors,

Figur 2 ein weiteres Beispiel des vertikalen Leistungstransistors,

Figur 3 ein Verfahren zur Herstellung des vertikalen Leistungstransistors gemäß Figur 2 und Figur 4 ein alternatives Verfahren zur Herstellung des vertikalen

Leistungstransistors gemäß Figur 2.

Figur 1 zeigt ein Beispiel eines vertikalen Leistungstransistors 100. Der vertikale Leistungstransistor 100 umfasst ein Halbleitersubstrat 101 auf dessen

Vorderseite mindestens eine Epitaxieschicht 103 aufgebracht bzw. angeordnet ist. Die Epitaxieschicht 103 umfasst ein erstes Halbleitermaterial, das mit ersten Ladungsträgern dotiert ist. Die Epitaxieschicht 103 umfasst vorzugsweise n- dotiertes SiC. Im oberen Bereich der Epitaxieschicht 103 sind p-dotierte Ionen implantiert, beispielsweise aus AI. Dadurch bildet sich im oberen Bereich der Epitaxieschicht 103 eine Kanalschicht 104 aus, die als Kanalgebiet fungiert. Alternativ kann auf der Epitaxieschicht 103 eine p-dotierte Epitaxieschicht angeordnet sein, die das Kanalgebiet formt. Auf der Kanalschicht 104 ist eine weitere Halbleiterschicht angeordnet, die Sourcegebiete 105, die n+ dotiert sind und Gebiete 106, die p+ dotiert sind, umfasst. Der vertikale Leistungstransistor 100 weist eine Grabenstruktur auf, d. h. eine Mehrzahl bzw. Vielzahl von Gräben. Jeder Graben 107 weist einen Bereich 108 auf, der sich vom Grabenboden bis zu einer bestimmten Höhe des Grabens erstreckt. Dieser Bereich 108 ist vollständig mit einem zweiten Halbleitermaterial 109 verfüllt. Das zweite

Halbleitermaterial 109 ist mit mindestens einem Sourcegebiet 105 elektrisch leitend verbunden. Oberhalb des Bereichs 108 innerhalb der Grabenstruktur sind ein Gatedielektrikum 110 und eine Gateelektrode 111 angeordnet. Auf jedem Graben 107, d. h. oberhalb der Grabenstruktur ist eine strukturierte

Isolationsschicht 112 angeordnet, die die Gatelektrode 111 vom Sourcegebiet 105 elektrisch isoliert. Auf der strukturierten Isolationsschicht 112 ist eine

Metallschicht 113 angeordnet. Auf der Rückseite des Halbleitersubstrats 101 ist eine Drainmetallisierung 114 angeordnet.

Die Grabenstruktur weist beispielsweise 0,5 μηι bis 10 μηι tiefe Gräben auf. Die Gräben 107 weisen dabei bis auf Fertigungstoleranzen die gleiche Tiefe auf. Die Abstände zwischen den Gräben 107 sind im Wesentlichen gleich groß und liegen im Bereich zwischen 0,1 μηι und 10 μηι, wobei die Untergrenze prozessbedingt ist und die Obergrenze durch eine ansonsten mangelhafte Abschirmung des MOS- Komplexes bedingt ist. Das Gebiet seitlich zwischen den Bereichen 108 bzw. das horizontale Gebiet zwischen den Bereichen 108, d. h. einem Teil der Epitaxieschicht 103, kann eine vom restlichen Teil der Epitaxieschicht 103 abweichende Dotierung aufweisen. Dadurch kann die Leitfähigkeit zwischen den Bereichen 108 erhöht werden, sodass der Strom schneller abfließt.

Optional kann zwischen der mindestens einen Epitaxieschicht 103 und dem MOS-Kopf bzw. MOS-Komplex eine weitere Epitaxieschicht angeordnet sein.

Das erste Halbleitermaterial und das zweite Halbleitermaterial sind verschieden.

In einem Ausführungsbeispiel weisen das Halbleitersubstrat 101 und die

Epitaxieschicht 103 SiC auf. Das zweite Halbleitermaterial umfasst

polykristallines Silizium, im Weiteren auch Poly-Silizium oder Poly-Si genannt. Das Gatedielektrikum 110 umfasst S1O2 und die Gateelektrode 111 Poly-Silizium.

In einem weiteren Ausführungsbeispiel weisen das Halbleitersubstrat 101 und die Epitaxieschicht 103 GaN auf.

Figur 2 zeigt ein weiteres Beispiel des vertikalen Leistungstransistor 200. Der vertikale Leistungstransistor 200 umfasst den Aufbau des vertikalen

Leistungstransistors 100, wobei identische hintere Stellen der Bezugszeichen den gleichen Komponenten wie in Figur 1 entsprechen. Zusätzlich weist der vertikale Leistungstransistor 200 eine Schicht 215 auf, die zwischen der

Grabenoberfläche des Bereichs 208 und der Epitaxieschicht 203 angeordnet ist. Die Schicht 215 umfasst ein drittes Halbleitermaterial, das mit zweiten

Ladungsträgern dotiert ist. Das dritte Halbleitermaterial ist insbesondere p-dotiert beispielsweise durch Ionenimplantation. Die effektive Dotierstoffdosis beträgt meist mehr als 1 E13 cm ^A -3. Durch die hohe effektive Dotierstoffdosis wird die Abschirmung des MOS-Kopfs verbessert. Das dritte Halbleitermaterial umfasst beispielsweise SiC. Die Dicke der Schicht 215 liegt im Bereich zwischen 0,01 μηι und 4 μηι. Die vertikalen Leistungstransistoren 100 und 200 sind vorzugsweise MOSFETs. Sie können jedoch auch als HEMT ausgestaltet bzw. realisiert sein. Die vertikalen Leistungstransistoren 100 und 200 sind beispielsweise in

Fahrzeuginvertern, Photovoltaikinvertern, Zugantrieben oder

Hochspannungsgleichrichtern einsetzbar.

Figur 3 beschreibt ein Verfahren 300 zur Herstellung des vertikalen

Leistungstransistors gemäß Figur 2. Das Verfahren 300 startet mit einem Schritt 310, in dem mindestens eine Epitaxieschicht auf ein Halbleitersubstrat aufgebracht wird. Die Epitaxieschicht weist erste Ladungsträger auf. In einem folgenden Schritt 320 werden funktionale Schichten des vertikalen

Leistungstransistors erzeugt, indem mit Hilfe verschiedener Masken und

Implantationen Sourcegebiete, p-Kanal-Gebiete und p+ Gebiete erzeugt werden. In einem folgenden Schritt 330 wird mittels Trockenätzens eine

Grabenstruktur erzeugt. In einem folgenden Schritt 340 erfolgt die

Nachbehandlung der Grabenseitenwände, beispielsweise eine Verrundung durch hohe Temperatur oder eine Opferoxidation zur Verbesserung der Oberfläche. In einem folgenden Schritt 350 wird mittels Ionenimplantation eine Schicht zwischen der Grabenoberfläche, die den Grabenboden und Teile der Seitenwände des jeweiligen Grabens umfassen, und der Epitaxieschicht erzeugt. Der

Grabenboden und die Teile der Seitenwände des jeweiligen Grabens sind beispielsweise hoch p-dotiert. In einem folgenden Schritt 360 wird jeder Graben bis zu einer bestimmten Höhe mit einem zweiten Halbleitermaterial verfüllt. Das zweite Halbleitermaterial umfasst beispielsweise p-dotiertes polykristallines Silizium. In einem folgenden Schritt 370 wird eine Isolationsschicht auf den verfüllten Bereich des jeweiligen Grabens angeordnet, um das zweite

Halbleitermaterial vom MOS-Kopf zu isolieren. In einem folgenden Schritt 380 werden der MOS-Kopf, eine strukturierte Isolationsschicht, eine Metallschicht und die Rückseitenmetallisierung gemäß dem Stand der Technik erzeugt.

Figur 4 beschreibt ein alternatives Verfahren 400 zur Herstellung des vertikalen Leistungstransistors gemäß Figur 2. Die Schritte 410 bis 430, sowie 470 und 480 entsprechen den Schritten 310 bis 330, sowie 370 und 380 aus Figur 3. In einem auf den Schritt 430 folgenden Schritt 440 wird mittels Ionenimplantation eine Schicht zwischen der Grabenoberfläche, die den Grabenboden und die gesamten Seitenwände des jeweiligen Grabens umfassen, und der

Epitaxieschicht erzeugt. In einem folgenden Schritt 452 wird jeder Graben bis zur bestimmten Höhe mit einer Ätzmaskierung bzw. einer Hardmaske beispielsweise aus S1O2 verfüllt. In einem folgenden Schritt 454 wird mittels Trockenätzverfahren jeder Graben derart verbreitert, dass die in Schritt 440 erzeugte Schicht auf den Seitenwänden des verbleibenden nicht verfüllten Grabens entfernt wird. In einem folgenden Schritt 456 wird die Hardmaske entfernt. In einem folgenden Schritt 458 erfolgt die Nachbehandlung der Grabenseitenwände, beispielsweise eine Verrundung durch hohe Temperatur oder eine Opferoxidation zur Verbesserung der Oberfläche. In einem folgenden Schritt 362 werden die Gräben bis zur bestimmten Höhe mit einem zweiten Halbleitermaterial verfüllt, beispielsweise mittels Abscheideverfahren in Kombination mit einem Trockenätzschritt. Das zweite Halbleitermaterial ist beispielsweise Poly-Si.