Beschreibung Vertikal aufgebautes Leistungshalbleiterbauelement Die vorliegende Erfindung betrifft ein vertikal aufgebautes Leistungshalbleiterbauelement mit : -einem eine erste Hauptoberfläche und eine zur ersten Hauptoberfläche gegenüberliegende zweite Hauptoberfläche aufweisenden Halbleiterkörper des einen Leitungstyps, -einer in die erste Hauptoberfläche eingebrachten Body-Zone des anderen, zum einen Leitungstyp entgegengesetzten Lei- tungstyps, -einer in der Body-Zone vorgesehenen Zone des einen Lei- tungstyps, -einer die Zone des einen Leitungstyps und die Body-Zone kontaktierenden ersten Elektrode, -einer auf der zweiten Hauptoberfläche vorgesehenen zweiten Elektrode und -einer oberhalb der Body-Zone angeordneten und von dieser durch eine Isolierschicht getrennten Gateelektrode.

Bei Halbleiterleistungsbauelementen besteht die Anforderung, auf kleinster Fläche einen möglichst großen Strom zu trans- portieren. Zur Optimierung des Kanalweiten/Kanallängen-bzw.

-flächen-Verhältnisses werden daher Leistungshalbleiterbau- elemente aus einer Vielzahl von parallel geschalteten Zellen aufgebaut, bei denen der Strompfad jeweils in Vertikalrich- tung, also von der einen Hauptoberfläche des Halbleiterkör- pers zu der anderen Hauptoberfläche von diesem verläuft. Da- mit wirkt das gesamte, unter den jeweiligen eigentlichen Zel- len gelegene Halbleitermaterial, also hin bis zu dem auf der

anderen Hauptoberfläche gelegenen Rückseitenanschluß, als ak- tives Volumen.

Im folgenden wird davon ausgegangen, daß es sich bei dem Lei- stungshalbleiterbauelement um einen n-Kanal-Leistungs-MOS- Feldeffekttransistor handelt, bei dem sich die Source-und Gateanschlüsse auf der einen Hauptoberfläche des Halbleiter- körpers, der Chipoberseite, und der Drainanschluß auf der an- deren Hauptoberfläche des Halbleiterkörpers, der Chipunter- seite befinden.

Die folgenden Überlegungen sind aber ohne weiteres auch auf andere Leistungshalbleiterbauelemente, wie beispielsweise IGBTs (Bipolartransistor mit isoliertem Gate) usw. anwendbar.

Bei einem Leistungshalbleiterbauelement wird die an diesem liegende Spannung dadurch aufgenommen, daß sich nahegelegene p-und n-leitende Bereiche gegenseitig von beweglichen La- dungsträgern ausraumen, so daß eine Raumladungszone entsteht.

Bei dem n-Kanal-Leistungs-MOS-Feldeffekttransistor finden so in einer p-leitenden Wanne entstandene ortsfeste Ladungen ih- re"Spiegelladungen"in erster Linie in einer vertikal be- nachbarten n-leitenden Schicht, die zumeist durch Epitaxie hergestellt ist. Das Maximum des elektrischen Feldes tritt immer am pn-Ubergang zwischen der p-leitenden Wanne und dem Halbleiterkörper auf. Ein elektrischer Durchbruch wird er- reicht, wenn dieses elektrische Feld eine materialspezifische kritische Feldstärke Ec überschreitet : dann führen nämlich Multiplikationseffekte zur Erzeugung von freien Ladungsträ- gerpaaren, so daß der Sperrstrom plötzlich stark ansteigt. Da nun Ladungen bekanntlich die Quellen von jedem elektrischen Feld sind, kann dieser kritischen Feldstärke Ec gemäß der er- sten Maxwell'schen Gleichung eine äquivalente Durchbruchsflå- chenladung Qc zugeordnet werden. Für Silizium gelten bei- spielsweise Ec = 2,0... 3,0 x 105 V/cm und Qu-1,3-1,9 x 10 Ladungsträger cm~2. Die exakte Größe von Qc ist dabei ab- hangig von der Höhe der Dotierung.

Der Spannungsabbau in einem Leistungshalbleiterbauelement, der im Zellenfeld im tieferliegenden Volumen des Halbleiter- körpers erfolgt, muß auch gegen dessen Rand hin definiert werden, wobei hier ein Verlauf in Horizontalrichtung ange- strebt wird. Um dies zu erreichen, werden gewöhnlich aufwen- dige, oberflächenpositionierte Aquipotentialstrukturen ange- wandt.

Das Durchbruchsverhalten von Leistungshalbleiterbauelementen kann in statischen Messungen beurteilt werden. Wesentlich aussagekräftiger ist jedoch ein"Avalanchetest", bei dem ne- ben dem eigentlichen Durchbruch auch das Schaltverhalten aus- getestet wird. Dabei werden unterschiedliche Bereiche der si- cheren Betriebsfläche, die auch als SOA-Fläche bezeichnet wird, während eines Tests durchlaufen. Zweck derartiger Mes- sungen ist es, für Kundenanwendungen den"schlechtesten Fall" zu simulieren. Um den verschiedenen Anforderungen zu genügen, muß ein Leistungshalbleiterbauelement insbesondere die fol- genden Forderungen erfüllen : (a) Bei einem elektrischen Durchbruch fließt, verursacht durch Ladungsträgermultiplikation, ein vom äußeren Schaltkreis eingeprägter hoher Strom. Um das Lei- stungshalbleiterbauelement nicht zu zerstören, dürfen aber keine allzu hohen Stromdichten auftreten. Das heißt, der Durchbruchstrom muß sich möglichst gleich- mäßig über den Halbleiterkörper bzw. Chip verteilen.

Diese Forderung ist aber nur dann erfüllt, wenn das eigentliche Zellenfeld den größten Anteil dieses Durchbruchstromes führt. Bricht nämlich das Lei- stungshalbleiterbauelement in seiner Randstruktur bei niedrigeren Spannungen durch als das Zellenfeld, so führt dies in den meisten Fällen zu irreversiblen thermischen Schädigungen des Halbleiterkörpers bzw.

Chips. Die Sperrspannungsdifferenz zwischen dem Rand- bereich und dem Zellenfeld muß also so groß ausgelegt

werden, daß Fertigungsschwankungen den Durchbruch nicht in Richtung auf den Randbereich verschieben.

Generell läßt sich also sagen, daß die Spannungsfe- stigkeit des Randbereiches höher sein muß als dieje- nige des Zellenfeldes.

(b) Infolge von Fertigungsschwankungen setzt der elektri- sche Durchbruch niemals homogen über dem gesamten Halbleiterkörper bzw. Chip ein. Vielmehr wird der Durchbruch durch die"schwächste"Zelle definiert. Um nun zu einer Homogenisierung über das Zellenfeld zu kommen, muß die Spannung an einer solchen schwächsten Zelle mit anwachsendem Durchbruchstrom höher werden.

Denn dadurch gelangen auch andere Zellen in den Durchbruch, die nun ihrerseits wieder in der Spannung "schieben". Auf diese Weise verteilt sich der"Ava- lanchestrom"gleichmäßig über das Zellenfeld. Bei herkömmlichen Leistungshalbleiterbauelementen genügt zumeist die Erwärmung des Halbleitermaterials, um ein positiv-differentielles Strom/Spannungsverhalten zu gewährleisten. Auch dynamische Dotierungseffekte, bei welchen beispielsweise Mobilladungsträger aus dem Durchbruchstrom in ihrer Wirkung der Hintergrunddo- tierung aufzurechnen sind, können eine derartige Cha- rakteristik ermöglichen.

Jedenfalls sollte das Leistungshalbleiterbauelement im Fall eines elektrischen Durchbruches ein positiv- differentielles Strom/Spannungsverhalten haben.

(c) Bei den MOS-Transistoren gibt es bekanntlich in jeder Zelle ein"Dreischichtsystem"aus Sourcezone, Body- Zone und Drainzone, das für im Durchbruch erzeugte Löcher als parasitärer Bipolartransistor wirken kann : die Basis dieses Bipolartransistors wird dabei durch die p-leitende Wanne gebildet. Fällt nun in dieser Basis infolge des Löcherstromes eine Spannung im Be-

reich von etwa 0,7 V ab, so schaltet der Bipolartran- sistor durch und zieht ohne weitere Steuerungsmög- lichkeit mehr und mehr Strom, bis schließlich das Leistungshalbleiterbauelement zerstört ist. Dieses Verhalten wird letztlich durch die negative Tempera- tur/Widerstandskennlinie fur Bipolartransistoren be- wirkt. Derartigen Effekten kann nun durch bauliche Vorkehrungen entgegengewirkt werden : eine sehr effek- tive Möglichkeit besteht darin, Querströme an der Oberfläche zu vermeiden, also den elektrischen Durch- bruch möglichst tief und zentral unter jede Zelle zu verlegen. Mit anderen Worten, parasitäre Bipolaref- fekte sind soweit als möglich zu vermeiden.

Es ist Aufgabe der vorliegenden Erfindung, ein vertikal auf- gebautes Leistungshalbleiterbauelement zu schaffen, bei dem auf einfache Weise sichergestellt ist, daß das Auftreten ei- nes elektrischen Durchbruches zuverlässig im Zellenfeld er- folgt.

Diese Aufgabe wird bei einem vertikal aufgebauten Leistungs- halbleiterbauelement der eingangs genannten Art erfindungsge- mäß dadurch gelöst, daß -die Schichtdicke des Halbleiterkörpers zwischen einerseits dem pn-Übergang zwischen dem Halbleiterkörper und der Zone des anderen Leitungstyps und andererseits der zweiten Hauptoberfläche so gewählt ist, daß bei Anlegen einer maxi- mal zulässigen oder knapp darüber liegenden Sperrspannung zwischen der ersten und der zweiten Elektrode die im Halb- leiterkörper erzeugte Raumladungszone an die zweite Haupt- oberfläche anstößt oder diese gerade berührt, bevor die durch die angelegte Sperrspannung erzeugte Feldstärke die kritische Größe Ec erreicht.

Dieser Bemessungsvorschrift für die Schichtdicke des Halblei- terkörpers zwischen dem pn-Ubergang und der zweiten Haupto- berfläche liegen die folgenden Überlegungen zugrunde : Wird im ausgeschalteten Zustand des Leistungshalbleiterbau- elementes die beispielsweise zwischen Source und Drain anlie- gende Spannung schrittweise erhöht, so breitet sich die Raum- ladungszone ausgehend vom pn-Ubergang zwischen der p-leiten- den Wanne und der Drainzone immer weiter in den n-leitenden Bereich der Drainzone aus. Stößt nun die Raumladungszone an kristallgestörte oder nichtkristalline selbstleitende Berei- che, so werden von diesen Bereichen Elektron-Loch-Paare emit- tiert, wobei gemäß dem Potentialgefälle die Löcher durch die Raumladungszone zur ersten Hauptoberfläche bzw. Vorderseite und die Elektronen zur zweiten Hauptoberfläche bzw. Rückseite des Halbleiterkörpers abfließen. Dieser Effekt erhöht den Sperrstrom und ist eigentlich als"Parasit"anzusehen. Steigt nun allerdings der Sperrstrom mit kleiner Spannungsänderung sehr stark an, erreicht also die Raumladungszone einen sehr großflächigen kristallgestörten Bereich, so kann dies als Durchbruch genutzt werden. Genau dieser Effekt wird nun durch die vorliegende Erfindung ausgenutzt : Die Schichtdicke des Halbleiterkörpers, also letztlich die Chipdicke, wird so gewählt, daß die Raumladungszone an die metallisierte zweite Hauptoberfläche anstößt, noch bevor die kritische Feldstärke Ec im Volumen des Halbleiterkörpers er- reicht wird. Es ist aber an sich ausreichend, wenn die Raum- ladungszone die zweite Hauptoberfläche bei Erreichen der kri- tischen Feldstärke gerade berührt bzw. bei deren knappem Überschreiten an diese anstößt. Von der auf der zweiten Hauptoberfläche vorgesehenen Metallisierung der zweiten Elek- trode werden dann Löcher in das Volumen des Halbleiterkörpers emittiert, wodurch die Bedingungen für einen"Punch-Through" gegeben sind. Die den Löchern zugehörigen Elektronen gelangen dann von der Metallisierung der zweiten Hauptoberfläche über

die äußere Beschaltung zur Spannungsquelle, welche die Sperr- spannung an Source und Drain anlegt.

Mit diesem Punch-Through-Durchbruch wird zwar die Sperrspan- nung des Leistungshalbleiterbauelementes erniedrigt. Bei ge- eigneter Auslegung ergeben sich aber zahlreiche Vorteile, mit denen das Avalancheverhalten optimiert werden kann : (a) Der Durchbruch erfolgt zuverlässig und definiert auf der zweiten Hauptoberfläche bzw. Rückseite des Lei- stungshalbleiterbauelementes, also in"weiter Entfer- nung"von den oberflächennahen parasitären Bipolar- transistoren. Da die im Durchbruch erzeugten Löcher dem Potentialgradienten folgen, fließen sie senkrecht zur ersten Hauptoberfläche, also senkrecht zur Chip- vorderseite. Nahe der ersten Hauptoberfläche ist das elektrische Feld infolge der p-leitenden Wannen so verzerrt, daß sogar ein"Trichtereffekt"des elektri- schen Feldes in Richtung auf Kontaktlöcher auftritt, die in der ersten Hauptoberfläche vorgesehen sind.

Damit können oberflächennahe horizontal fließende elektrische Ströme im Bereich der ersten Hauptober- fläche praktisch vollkommen ausgeschlossen werden.

Vorkehrungen, die bei üblichen Leistungshalbleiter- bauelementen gegen den parasitären Bipolareffekt ge- wöhnlich getroffen werden müssen, können somit ent- fallen.

(b) Mittels oberflächenpositionierter Feldplatten wird die Raumladungszone gewöhnlich am Rand des Halblei- terkörpers zur ersten Hauptoberfläche bzw. Vordersei- te hin hochgezogen und mündet spätestens an einem so- genannten"Channelstopper"bzw. Kanalstopper in ein auf dieser Hauptoberfläche vorgesehenes Vordersei- tenoxid. Unter Ausnutzung des Punch-Through-Effektes wird aber der Durchbruch automatisch unter dem Zel- lenfeld festgelegt, da dort die Raumladungszone tie-

fer reicht und damit bei kleineren Spannungen vor Be- reichen unterhalb des Randes des Halbleiterkörpers bereits an die Metallisierung der zweiten Hauptober- flächeanstößt.

(c) Die Höhe der Durchbruchspannung ergibt sich vorrangig aus der Geometriegröße"Schichtdicke des Halbleiter- körpers"bzw."Chipdicke"und nicht wie bei bisheri- gen Leistungshalbleiterbauelementen aus der vom Mate- rial abhängigen kritischen Feldstärke Ec. Dies bietet vor allem Vorteile bei sogenannten Kompensationsbau- elementen, deren Durchbruchspannung in der Regel pa- rabolisch von der Ladungsbilanz im Halbleitervolumen, also auch von Fertigungsschwankungen abhängt. Mit der Ausnutzung des Punch-Through-Effektes wird hier der Durchbruch"festgeklemmt", was zu einer Abflachung der sogenannten Kompensationsparabel und damit zu ei- ner Homogenisierung der Abhängigkeit des Durchbruches vom Material führt.

Die Herstellung des erfindungsgemäßen vertikal aufgebauten Leistungshalbleiterbauelementes kann relativ einfach erfol- gen : Nach der sogenannten Vorderseitenprozessierung auf der ersten Hauptoberfläche wird der Wafer mit den einzelnen Chips bzw.

Halbleiterkörpern zunächst auf eine Waferstärke gedünnt, die gemäß der Auslegung der beabsichtigten Leistungshalbleiter- bauelemente einen Durchgriff der Raumladungszone zur Rücksei- te erlaubt. Hierfür können Dünnscheibentechnologien einge- setzt werden, wie sie nach dem derzeitigen Stand der Technik bekannt sind (vgl. T. Laska, M. Matschitsch, K. Scholtz :"Ul- trathin wafer technology for a new 600 V IGBT", ISRSD'97, Seiten 361-364).

Zwar ist das Dünnen eines Wafers mit Zusatzkosten verbunden ; diese können aber"neutralisiert"werden : bei Verwendung von

nicht gedünnten Wafern muß unterhalb des höherohmigen Halb- leitervolumens, das für den Spannungsabbau im Sperrfall dient, ein hochdotiertes Substrat positioniert sein. Dieses erfullt keine zwingende elektrische Funktion ; es dient gewis- sermaßen als Trägermaterial, das im durchgeschalteten Zustand so wenig wie möglich zum Einschaltwiderstand beitragen soll und gegebenenfalls als Feldstoppzone verwendet wird. Derarti- ge Wafer sind aber sehr teuer, da die spannungsaufnehmende Schicht durch einen aufwendigen Epitaxieprozeß auf das Trä- germaterial aufgebracht wird. Bei der Dünnscheibentechnologie wird nun ein solches niederohmiges Trägermaterial nicht mehr benötigt, so daß mit wenig aufwendigen Substratwafern gear- beitet werden kann.

Neben Bereichen der zweiten Hauptoberfläche, also den Rück- seitenbereichen, über die der Raumladungszonen-Durchgriff er- folgt und die deshalb relativ niedrig dotiert sein müssen, den sogenannten Durchgriffbereichen, müssen auch Gebiete de- finiert werden, die für einen guten Kontakt zur Metallisie- rung sorgen, also niederohmig sind. Durchgriffbereiche müssen also abwechselnd mit Anschlußbereichen vorgesehen werden.

Die Dotierungskonzentration für die Durchgriffbereiche ergibt sich aus der Dotierung des Halbleiterkörpers, also der Sub- stratdotierung, oder läßt sich auch über eine ganzflächige Rückseitenimplantation verändern. Der Einbau einer schwachen Feldstoppschicht kann gegebenenfalls von Vorteil sein, um die Sperrspannung des Leistungshalbleiterbauelementes zu erhöhen (vgl. DE 197 31 495 C2).

Zur Definition der niederohmigen Anschlußbereiche muß die zweite Hauptoberfläche strukturiert werden. Dies kann bei- spielsweise mittels Implantation über eine Photoresistmaske erfolgen. Durch entsprechende Einstellung des Flächenverhält- nisses"Anschlußbereich/Durchgriffbereich"läßt sich die Lö- cherinjektion im Punch-Through-Durchbruch und damit die Strom/Spannungscharakteristik im Durchbruch steuern. Das Ho-

mogenisierungsverhalten des Durchbruches über die zweite Hauptoberfläche läßt sich somit gezielt beeinflussen, und der Punkt in der Strom/Spannungskennlinie, ab dem sich ein nega- tiv-differentielles Verhalten ergibt, der sogenannte"Snap- Back"-Punkt läßt sich optimieren.

Oben wurde erläutert, daß die Raumladungszone bei einem Punch-Through-Durchbruch unmittelbar an die Metallisierung der zweiten Hauptoberfläche angrenzt, was bedeutet, daß die Dünnscheibentechnologie eingesetzt werden muß. Alternativ gibt es aber die Möglichkeit, die Raumladungszone auf eine p- dotierte Schicht an der zweiten Hauptoberfläche anstelle auf die Metallisierung durchgreifen zu lassen. Damit wirkt diese p-leitende Schicht als Löcherinjektor. Mit dieser Methode ist es möglich, entsprechend der Auslegung der p-leitenden Schicht zu dickeren Halbleiterkörpern bzw. Scheiben überzuge- hen. Nachteilhaft an diesem Vorgehen ist aber, daß im durch- geschalteten, nicht ausgeräumten Zustand die p-leitende Schicht als Kollektor wirkt, so daß sich der Leistungstransi- stor ähnlich wie ein IGBT verhält. Mit anderen Worten, typi- sche Kenngrößen für einen MOS-Transistor können stark beein- flußt werden.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen : Fig. 1 ein schematisches Diagramm des erfindungsgemäßen vertikal aufgebauten Leistungshalbleiterbauele- ments, Fig. 2 eine vergrößerte Darstellung des Bereiches der zweiten Hauptoberfläche bei diesem Leistungshalb- leiterbauelement, Fig. 3 den Verlauf von Äquipotentiallinien unter dem Randabschluß bei dem erfindungsgemäßen Leistungs- halbleiterbauelement,

Fig. 4 einen schematischen Schnitt durch ein Kompensati- onsbauelement und Fig. 5 einen Randabschluß für ein Komepnsationsbauele- ment.

Wie bereits eingangs erwähnt wurde, wird die Erfindung anhand eines n-Kanal-MOS-Leistungstransistors mit vertikalem Aufbau beschrieben. Die Erfindung ist jedoch nicht hierauf begrenzt.

Bei Umkehrung der Leitungstypen kann in gleicher Weise selbstverständlich auch ein p-Kanal-MOS-Transistor herge- stellt werden. Ebenso kann die Erfindung auch bei anderen Bauelementen, beispielsweise IGBTs, eingesetzt werden.

Fig. 1 zeigt einen n--leitenden Halbleiterkörper mit einer ersten Hauptoberfläche 2 und einer zweiten Hauptoberfläche 3.

Im Bereich der ersten Hauptoberfläche 2, der Vorderseite, sind p-leitende Wannen-bzw. Body-Zonen 4 eingebracht, die ihrerseits n+-leitende Source-Zonen 5 enthalten. Die Source- zonen 5 sind mit einer Source-Metallisierung 6 versehen, die im wesentlichen auf einer aus Siliziumdioxid bestehenden Iso- lierschicht 7 verläuft, in welche eine Gateelektrode 8 im Be- reich oberhalb der Body-Zone 4 eingebracht ist.

Im Bereich der zweiten Hauptoberfläche 3 sind n'-leitende An- schlußgebiete 9 vorgesehen, welche einen elektrisch guten Kontakt zu einer Rückseitenmetallisierung 11 aus beispiels- weise Aluminium herstellen, die als Drainelektrode D auf die zweite Hauptoberfläche 3 bzw. Rückseite des Halbleiterkörpers 1 aufgebracht ist. Gegebenenfalls kann noch eine n-leitende Schicht 10 im Bereich der Rückseite angeordnet werden.

Fig. 2 zeigt in einem vergrößerten Maßstab die Rückseite des Leistungshalbleiterbauelementes von Fig. l. Aus dieser Figur sind speziell die Anschlußbereiche 9 und Durchgriffbereiche 12 zu ersehen, deren Flächenverhältnis die Löcherinjektion im

Punch-Through-Durchbruch festlegt und damit eine Steuerung der Strom/Spannungscharakteristik im Durchbruch erlaubt.

Die Schichtdicke W des Halbleiterkörpers 1 zwischen einer- seits dem pn-Ubergang zwischen dem Halbleiterkörper 1 und der Body-Zone 4 und andererseits der zweiten Hauptoberfläche 3 ist so gewählt, daß bei Anliegen der Sperrspannung zwischen der Source-Metallisierung 6 und der Drainelektrode D die im Halbleiterkörper erzeugte Raumladungszone an die zweite Hauptoberfläche 3 anstößt, bevor die durch die angelegte Sperrspannung erzeugte Feldstärke die kritische Größe Ec er- reicht.

Diese kritische Größe Ec der Feldstärke ist über die Max- well'sche Gleichung V E=-4zp (1) mit der Ladungsdichte p verknüpft, so daß sich eine Beziehung zu einer kritischen Durchbruchladung qc herstellen läßt : Erfindungsgemäß soll nun die Schichtdicke so gewählt sein, daß die Raumladungszone die zweite Hauptoberfläche 3 er- reicht, bevor die Feldstärke die kritische Größe Ec annimmt.

Mit anderen Worten, das Integral von Gleichung (2) soll bei- spielsweise höchstens den Wert von 0,9 qc erreichen, so daß in dem erfindungsgemäßen vertikal aufgebauten Leistungshalb- leiterbauelement die folgende Beziehung erfüllt ist : Fig. 3 zeigt einen Randabschluß eines Leistungshalbleiterbau- elementes mit einer p+-leitenden Zone 15, einer Source-Feld-

platte 16 und einem mit einer Feldplatte 26 versehenen Chan- nel-Stopper 13, der n+-dotiert ist. Der Halbleiterkörper 1 ist wie in dem obigen Ausführungsbeispiel n--leitend. Außer- dem ist aus der Fig. 3 der Verlauf von Äquipotentiallinien 14 zu ersehen.

Wie in Fig. 3 gezeigt ist, wird bei dem erfindungsgemäßen Leistungshalbleiterbauelement der Durchbruch unterhalb des Zellenfeldes fixiert, da dort die Raumladungszone (vgl. die Äquipotentiallinien 14) tiefer reicht und damit bei kleineren Spannungen bereits an die Metallisierung auf der zweiten Hauptoberfläche 3 anstößt, bevor dies für Bereiche unterhalb des Randes zutrifft.

Fig. 4 zeigt schematisch ein Kompensationsbauelement, bei dem auf einem n+-leitenden Substrat 20 eine n-leitende epitakti- sche Schicht 21 vorgesehen ist, in welcher sich eine p-lei- tende Wanne 22, eine p+-leitende Body-Zone 23 und eine n+- leitende Source-Zone 25 befinden. Außerdem ist zur"Kompen- sation"eine p-leitende"Säule"24 vorgesehen, die beispiels- weise durch mehrere Epitaxien, verbunden mit Implantationen, hergestellt wird.

Bei diesem Leistungshalbleiterbauelement werden im aktiven Volumen unterhalb der Source-Metallisierung 6 vertikal ver- laufende p-leitende und n-leitende Gebiete, sogenannte"Säu- len", nebeneinander angeordnet. Im durchgeschalteten Zustand ergibt sich dadurch ein nicht unterbrochener niederohmiger Leitungspfad vom Sourceanschluß bzw. der Metallisierung 6 zum Drainanschluß bzw. dem n+-leitenden Substrat 20.

Jedes der beiden Ladungsgebiete oder"Säulen"darf in Hori- zontalrichtung gesehen nur einen Bruchteil der Durchbruchs- flächenladung beinhalten, so daß die horizontale Flächenla- dung kleiner als die kritische Ladung q ist. Im Sperrfall wird die Spannung von dem Leistungshalbleiterbauelement da- durch aufgenommen, daß sich die nebeneinander liegenden p-

leitenden Gebiete und n-leitenden Gebiete gegenseitig ausräu- men. Mit anderen Worten, die Ladungsträger des einen Gebietes "kompensieren"elektrisch diejenigen des entgegengesetzt ge- ladenen Gebietes. Dies bewirkt in den einzelnen Ebenen bei kleinen Spannungen ein vorwiegend horizontal gerichtetes elektrisches Feld.

Mit steigender Spannung zwischen Source und Drain wird ein anwachsender Teil des Volumens horizontal ausgeräumt, bis mindestens eine der beiden nebeneinander angeordneten"Säu- len"an Ladungsträgern vollständig verarmt ist. Das horizon- tale elektrische Feld Eh hat dann einen Maximalwert EBP. er- reicht. Bei weiterer Steigerung der Spannung beginnt die Aus- räumung des n+-leitenden Substrates 20 bzw. von tieferliegen- den ganzflächigen epitaktischen Schichten oder der p-leiten- den Wanne 22, so daß sich nunmehr ein vertikales elektrisches Feld Ev aufbaut.

Der Durchbruch ist erreicht, wenn das vertikale Feld einen Wert Esv erreicht, für den gilt : Bei entsprechenden Abmessungen der einzelnen Zellen wird selbst bei hohen Dotierungen der Säulen, was einen niedrigen Einschaltwiderstand Ron bedeutet, das horizontale Feld EBh nur relativ geringe Werte annehmen, so daß das vertikale Feld EBV in der Größenordnung von Ec liegt. Dies bedeutet, daß ein derartiges Kompensationsbauelement trotz eines niedrigen Ein- schaltwiderstandes Ron hohe Spannungen zu sperren vermag.

Auch lassen sich Kompensationsbauelemente bei geeigneter Aus- legung der Dotierverhältnisse in den Säulen so gestalten, daß zwischen Sperrspannung und Einschaltwiderstand praktisch eine lineare Abhängigkeit besteht.

Die Anwendung der vorliegenden Erfindung auf Kompensations- bauelemente eröffnet für diese besondere Vorteile : Da der Punch-Through-Durchbruch im Zellenfeld und nicht im Rand erfolgt, kann die Forderung eliminiert werden, daß der Rand mehr Spannung sperren muß als das Zellenfeld. Damit kann die Struktur des Zellenfeldes bis zu dem Rand unverandert fortgesetzt werden. Das heißt, die Implantationsöffnungen in den einzelnen epitaktischen Schichten brauchen sich zwischen dem Zellenfeld und dem Rand nicht mehr zu unterscheiden, wie dies bei bisher üblichen Kompensationsbauelementen der Fall ist.

Ein bevorzugtes Anwendungsgebiet der Erfindung sind also Kom- pensationsbauelemente, bei denen in den beispielsweise n-lei- tenden Halbleiterkörper 1 säulenartige, vertikal verlaufende und p-dotierte Kompensationsgebiete 27 (entsprechend der "Säule"24) eingelagert sind. Eine Randstruktukr hierfür mit einer Feldplatte 28 und der Channel-Stopper-Feldplatte 26 ist in Fig. 5 gezeigt.

Vorteilhaft ist bei der vorliegenden Erfindung auch der Um- stand, daß bei einem Durchbruch im Bereich der zweiten Hauptoberfläche bzw. Rückseite ausschließlich Löcher in das Halbleitervolumen injiziert werden. Diese zeigen aber ein we- sentlich schwächeres Multiplikationsvermögen als Elektronen, welche beim herkömmlichen Felddurchbruch neben den Löchern im Halbleiterkörper erzeugt würden.

Bezugszeichenliste : 1 Halbleiterkorper 2 erste Hauptoberflache 3 zweite Hauptoberfläche 4 p-leitende Body-Zone 5 Sourcezone 6 Source-Metallisierung 7 Isolierschicht 8 Gateelektrode 9 Anschlußgebiet 10 n-leitende Zone 11 Drain-Metallisierung 12 Durchgriffbereich 13 Channel-Stopper 14 Aquipotentiallinien 15 p+-leitende Zone 16 Source-Feldplatte 20 n+-leitendes Substrat 21 n-leitende epitaktische Schicht 22 p-leitende Wanne 23 p+-leitende Body-Zone 24 p-leitende Säule 25 n+-leitende Source-Zone 26 Feldplatte 27 Kompensationsgebiete 28 Feldplatte D Drainelektrode