Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
VIDEO PLAYING APPARATUS AND METHOD
Document Type and Number:
WIPO Patent Application WO/2014/101642
Kind Code:
A1
Abstract:
The present invention proposes a video playing apparatus and method. The apparatus comprises: a line buffer control unit, used to receive input first video data; a line buffer unit, used to buffer the first video data written by the line buffer control unit, where storage space of the line buffer unit is storage space of at least 2n lines; a first weighting unit, used to read the first video data in the line buffer unit, and perform first weighting processing on the first video data to acquire played second video data in the vertical direction; a point buffer unit, used to buffer the second video data written by the first weighting unit; a second weighting unit, used to read the second video data in the point buffer unit, and perform second weighting processing on the second video data to acquire played third video data in the horizontal direction; a locking unit, used to buffer the third video data written by the second weighting unit; and a clock generation unit, used to acquire an input clock of the first video data, send the input clock to the line buffer control unit for use as a write clock for the line buffer control unit, acquire a playing clock according to the input clock and a playing proportion, and send the playing clock to the line buffer unit, the point buffer unit, and the locking unit for use as a read/write clock for the line buffer unit, the point buffer unit, and the locking unit.

Inventors:
YAN WEIJIAN (CN)
LIU JUNXIU (CN)
WANG YAJUN (CN)
Application Number:
PCT/CN2013/088624
Publication Date:
July 03, 2014
Filing Date:
December 05, 2013
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
ARK PIONEER MICROELECTRONICS SHENZHEN CO LTD (CN)
International Classes:
H04N5/44; H04N7/01
Foreign References:
CN101662598A2010-03-03
US20030164897A12003-09-04
CN1960461A2007-05-09
Attorney, Agent or Firm:
TSINGYIHUA INTELLECTUAL PROPERTY LLC (CN)
北京清亦华知识产权代理事务所(普通合伙) (CN)
Download PDF:
Claims:
权利要求书

1、 一种视频縮放装置, 其特征在于, 包括:

行缓存控制单元, 用于接收输入的第一视频数据;

行缓存单元, 用于缓存所述行缓存控制单元写入的所述第一视频数据, 其中, 所 述行缓存单元的存储空间为至少 2η行的存储空间, 其中, η为縮放处理中每次插值处 理时所需的像素点数, 每行所述存储空间的大小为每行所述第一视频数据所需的存储 空间的大小;

第一加权单元, 用于读取所述行缓存单元中的所述第一视频数据, 并对所述第一 视频数据进行第一加权处理以获取垂直方向上縮放后的第二视频数据;

点缓存单元, 用于缓存所述第一加权单元写入的所述第二视频数据;

第二加权单元, 用于读取所述点缓存单元中的所述第二视频数据, 并对所述第二 视频数据进行第二加权处理以获取水平方向上縮放后的第三视频数据;

锁存单元, 用于缓存所述第二加权单元写入的所述第三视频数据; 以及 时钟产生单元, 用于获取所述第一视频数据的输入时钟, 并将所述输入时钟发送 至所述行缓存控制单元以作为所述行缓存控制单元的写时钟, 及根据所述输入时钟和 縮放比例获取縮放时钟, 并将所述縮放时钟发送至所述行缓存单元、 点缓存单元和锁 存单元以作为所述行缓存单元、 点缓存单元和锁存单元的读写时钟。

2、 根据权利要求 1所述的视频縮放装置, 其特征在于, 所述行缓存单元的存储空 间为 2η+1行的存储空间。

3、 根据权利要求 2所述的视频縮放装置, 其特征在于, 所述时钟产生单元还用于 获取所述第一视频数据的输入时钟, 并获取所述输入时钟和縮放比例的第一乘积, 并 将所述第一乘积作为所述縮放时钟;

其中, 所述縮放比例 = (所述第三视频数据的垂直行数 *所述第三视频数据的水平 像素点数) / (所述第一视频数据的垂直行数 *所述第一视频数据的水平像素点数) 。

4、 根据权利要求 3所述的视频縮放装置, 其特征在于, 还包括:

校正单元, 所述校正单元用于监测所述行缓存单元的读写状态, 并当所述读写状 态异常时进行校正。

5、 根据权利要求 4所述的视频縮放装置, 其特征在于, 还包括:

时序单元, 所述时序单元用于根据所述縮放时钟生成行读取控制信号, 所述行读 取控制信号一个周期的总长度为从所述行缓存单元中根据所述縮放比例读取一行数据 所需的时间, 其中, 如果所述行读取控制信号的低电平区间 /高电平区间为消隐区间, 则在所述高电平区间 /低电平区间内根据所述縮放比例从所述行缓存单元中读取一行有 效数据。

6、 根据权利要求 5所述的视频縮放装置, 其特征在于, 所述校正单元还用于按照 以下规则中的一种或多种进行校正:

通过调整所述时序单元以调整所述行读取控制信号一个周期的总长度; 或 通过调整所述时钟产生单元以调整所述縮放时钟的周期 /频率; 或

调整所述縮放比例。

7、 根据权利要求 6所述的视频縮放装置, 其特征在于, 所述通过调整所述时序单 元以调整所述读取控制信号一个周期的总长度具体为: 调整所述读取控制信号的消隐 区间的长度。

8、 根据权利要求 6所述的视频縮放装置, 其特征在于, 所述调整所述縮放比例具 体为: 调整垂直方向的縮放比例。

9、 根据权利要求 7或 8所述的视频縮放装置, 其特征在于, 所述校正单元具体用 于通过调整以下规则中的一种或多种进行校正:

如果读操作过快导致赶上写操作, 则调整所述时序单元以将所述行读取控制信号 中所述消隐区间对应电平信号的持续时间增加第一预设时间段, 如果写操作过快导致 赶上读操作, 则调整所述时序单元将所述行读取控制信号中所述消隐区间对应电平信 号的持续时间减少第一预设时间段; 或

如果读操作过快导致赶上写操作, 则调整所述时钟产生单元将所述縮放时钟的周 期增加第二预设时间段 /将所述縮放时钟的频率减小第二预设值, 如果写操作过快导致 赶上读操作, 则调整所述时钟产生单元将所述縮放时钟的周期减少第二预设时间段 // 将所述縮放时钟的频率增加第二预设值; 或

如果读操作过快导致赶上写操作, 则将所述縮放比例减少预设阈值以减少从所述 行缓存单元读取数据的步长, 如果写操作过快导致赶上读操作, 则将所述縮放比例增 加预设阈值以增加从所述行缓存单元读取数据的步长。

10、 根据权利要求 1至 6中任一项所述的视频縮放装置, 其特征在于, 还包括: 场滤波单元, 用于对输入所述行缓存控制单元中的所述第一视频数据进行滤波。

11、 一种视频縮放方法, 其特征在于, 包括以下步骤:

S1 : 获取输入的第一视频数据的输入时钟, 并根据所述输入时钟和縮放比例获取 縮放时钟;

S2: 判断垂直方向上的垂直縮放比例 m是否大于 n, 其中, n为縮放处理中每次插 值处理时所需的像素点数; S3: 如果是, 则进一步判断 m是否为非整数;

S31 : 如果否, 则在每次向行缓存单元中写入数据时写入 n行的所述第一视频 数据, 并舍弃 m-n行的所述第一视频数据, 其中, 所述行缓存单元的存储空间为 至少 2η行的存储空间, 其中, 每行所述存储空间的大小为每行所述第一视频数据 所需的存储空间的大小;

S32: 如果是, 则每存储 η行的所述第一视频数据后, 舍弃 Iml-n行的所述第一 视频数据, 并累计 m-n的小数部分以获取累计值, 当所述累计值达到 1时, 舍弃 lml-n+1行的所述第一视频数据, 并将所述累计数清零, 并在每存储 n行的所述第 一视频数据时重复执行所述 S32;

S4: 如果否, 则在每次向行缓存单元中写入数据时写入 n行的所述第一视频数据; S5: 对 n行的所述第一视频数据进行第一加权处理以获取垂直方向上縮放后的第 二视频数据;

S6: 对所述第二视频数据进行第二加权处理以获取水平方向上縮放后的第三视频 数据;

S7: 输出所述第三视频数据。

12、 根据权利要求 11所述的视频縮放方法, 其特征在于, 所述步骤 S1包括: 获取所述输入时钟和縮放比例的第一乘积, 并将所述第一乘积作为所述縮放时钟; 其中, 所述縮放比例 = (所述第三视频数据的垂直行数 *所述第三视频数据的水平 像素点数) / (所述第一视频数据的垂直行数 *所述第一视频数据的水平像素点数) 。

13、 根据权利要求 11所述的视频縮放方法, 其特征在于, 所述步骤 S3和 S4中的 读数据操作和 S5中的写数据操作针对不同的行地址空间同步进行。

14、 根据权利要求 13所述的视频縮放方法, 其特征在于, 还包括以下步骤: 监测所述行缓存单元的读写状态, 并当所述读写状态异常时进行校正。

15、 根据权利要求 14所述的视频縮放方法, 其特征在于, 还包括以下步骤: 根据所述縮放时钟生成行读取控制信号, 所述行读取控制信号一个周期的总长度 为从所述行缓存单元中根据所述縮放比例读取一行数据所需的时间, 其中, 如果所述 行读取控制信号的低电平区间 /高电平区间为消隐区间, 则在所述高电平区间 /低电平区 间内根据所述縮放比例从所述行缓存单元中读取一行有效数据。

16、 根据权利要求 15所述的视频縮放方法, 其特征在于, 按照以下规则中的一种 或多种进行校正:

调整所述行读取控制信号一个周期的总长度; 或

调整所述縮放时钟的周期 /频率; 或 调整所述垂直縮放比例。

17、 根据权利要求 16所述的视频縮放方法, 其特征在于, 所述调整所述读取控制 信号一个周期的总长度具体为: 调整所述读取控制信号的消隐区间的长度。

18、 根据权利要求 16所述的视频縮放方法, 其特征在于, 所述调整所述縮放比例 具体为: 调整垂直方向的縮放比例。

19、 根据权利要求 17或 18所述的视频縮放方法, 其特征在于, 按照以下规则中 的一种或多种进行校正具体包括:

如果读操作过快导致赶上写操作, 则将所述行读取控制信号中所述消隐区间对应 电平信号的持续时间增加第一预设时间段, 如果写操作过快导致赶上读操作, 则将所 述行读取控制信号中所述消隐区间对应电平信号的持续时间减少第一预设时间段; 或 如果读操作过快导致赶上写操作, 则将所述縮放时钟的周期增加第二预设时间段 / 将所述縮放时钟的频率减小第二预设值, 如果写操作过快导致赶上读操作, 则将所述 縮放时钟的周期减少第二预设时间段 /将所述縮放时钟的频率增加第二预设值; 或

如果读操作过快导致赶上写操作, 则将所述縮放比例减少预设阈值以减少从所述 行缓存单元读取数据的步长, 如果写操作过快导致赶上读操作, 则将所述縮放比例增 加预设阈值以增加从所述行缓存单元读取数据的步长。

20、 根据权利要求 11至 19中任一项所述的视频縮放方法, 其特征在于, 在步骤 S1之前还包括:

对所述第一视频数据进行垂直方向的滤波。

21、 一种存储介质, 其特征在于, 用于存储应用程序, 所述应用程序用于执行权 利要求 11至 19中任一项所述的视频縮放方法。

Description:
视频缩放装置和方法

技术领域

本发明属于视频处理技术领域, 特别涉及一种视频縮放装置和方法。 背景技术

在传统的视频縮放装置的设计中, 包括水平方向上和垂直方向上的任意比例的縮 放。 实现縮放最简单的方法是: 直接在水平方向上按比例丢弃像素点来縮小行 的长度, 或通过像素点的复制来放大行的长度; 在垂直方向上对行数据进行丢弃或复制来实现 縮放。 这种縮放过程由于没有做任何滤波处理, 因此视频图像会出现严重失真甚至变 形, 这在视频处理中是不可接受的。

采用插值处理可以解决上述视频图像失真的问 题, 在水平方向上插值处理是对连 续像素点进行加权运算, 得到新的像素点, 在实现上只需要对连续几个像素点进行存 储。 在垂直方向上插值处理是对垂直方向上连续几 行的对应像素点进行加权运算, 这 就需要几行行缓存器对相邻几行视频数据进行 存储。 但是, 仅有行缓存器是不够的, 因为在存储若干行视频数据后还需要进行加权 运算, 运算完输出一行后才能继续下一 行的运算。 这对于连续的视频数据流来说就存在一个问题 , 就是行缓存器必须等待运 算完一行视频数据输出后, 才能接受下一行的视频数据输入。 但输入是连续的, 如行 缓存器输出的速率与输入不一致, 则输入数据会丢失或错行, 从而导致视频图像失真。 由于视频数据流输入速率与显示输出速率的不 一致是必然的, 因此, 设计中必须对输 入的视频数据先进行存储。 在保持输出显示视频刷新率与输入一致, 即场频一致的情 况下, 保证不丢失数据就要对整场数据进行存储。 一场需要存几百行视频数据, 这样 就需要一大片 SDRAM ( Synchronous Dynamic Random Access Memory, 同步动态随机 存储器) 来存储, 这会占用大量的芯片面积, 导致成本的大量增加。 发明内容

本发明的目的旨在至少在一定程度上解决上述 的技术问题之一。

为此, 本发明的第一个目的在于提出一种视频縮放装 置, 该装置采用至少 2η个存 储空间的行缓存单元作为视频数据的缓存及容 错, 实现优异的视频处理效果, 并减低 了成本。

为此, 本发明的第二个目的在于提出一种视频縮放方 法。

为此, 本发明的第三个目的在于提出一种存储介质。 为了实现上述目的, 本发明第一方面实施例的视频縮放装置, 包括: 行缓存控制 单元, 用于接收输入的第一视频数据; 行缓存单元, 用于缓存所述行缓存控制单元写 入的所述第一视频数据, 其中, 所述行缓存单元的存储空间为至少 2η行的存储空间, 其中, η为縮放处理中每次插值处理时所需的像素点 , 每行所述存储空间的大小为每 行所述第一视频数据所需的存储空间的大小; 第一加权单元, 用于读取所述行缓存单 元中的所述第一视频数据, 并对所述第一视频数据进行第一加权处理以获 取垂直方向 上縮放后的第二视频数据; 点缓存单元, 用于缓存所述第一加权单元写入的所述第二 视频数据; 第二加权单元, 用于读取所述点缓存单元中的所述第二视频数 据, 并对所 述第二视频数据进行第二加权处理以获取水平 方向上縮放后的第三视频数据; 锁存单 元, 用于缓存所述第二加权单元写入的所述第三视 频数据; 以及时钟产生单元, 用于 获取所述第一视频数据的输入时钟, 并将所述输入时钟发送至所述行缓存控制单元 以 作为所述行缓存控制单元的写时钟, 及根据所述输入时钟和縮放比例获取縮放时钟 , 并将所述縮放时钟发送至所述行缓存单元、 点缓存单元和锁存单元以作为所述行缓存 单元、 点缓存单元和锁存单元的读写时钟。

本发明实施例的视频縮放装置, 采用至少 2η个存储空间的行缓存单元作为视频数 据的缓存及容错, 并按比例可调的提供可配置的縮放时钟, 在输入时钟、 输入视频数 据、 縮放时钟和输出视频数据之间实现了一种动态 平衡, 实现优异的视频縮放处理效 果; 另外, 不需要占用大量芯片面积的 SDRAM, 增加的只是与缓存整场视频数据所占 用芯片而言小得多的 2η行的行缓存单元, 大大减低了整个芯片的成本, 同时能够实现 实时任意比例的视频縮放。

在本发明的一个实施例中, 所述行缓存单元的存储空间为 2η+1行的存储空间。 在本发明的一个实施例中, 所述时钟产生单元还用于获取所述第一视频数 据的输 入时钟, 并获取所述输入时钟和縮放比例的第一乘积, 并将所述第一乘积作为所述縮 放时钟; 其中, 所述縮放比例 = (所述第三视频数据的垂直行数 *所述第三视频数据的 水平像素点数)/ (所述第一视频数据的垂直行数 *所述第一视频数据的水平像素点数)。

在本发明的一个实施例中, 还包括: 校正单元, 所述校正单元用于监测所述行缓 存单元的读写状态, 并当所述读写状态异常时进行校正。

在本发明的一个实施例中, 还包括: 时序单元, 所述时序单元用于根据所述縮放 时钟生成行读取控制信号, 所述行读取控制信号一个周期的总长度为从所 述行缓存单 元中根据所述縮放比例读取一行数据所需的时 间, 其中, 如果所述行读取控制信号的 低电平区间 /高电平区间为消隐区间, 则在所述高电平区间 /低电平区间内根据所述縮放 比例从所述行缓存单元中读取一行有效数据。 在本发明的一个实施例中, 所述校正单元还用于按照以下规则中的一种或 多种进 行校正: 通过调整所述时序单元以调整所述行读取控制 信号一个周期的总长度; 或通 过调整所述时钟产生单元以调整所述縮放时钟 的周期 /频率; 或调整所述縮放比例。

在本发明的一个实施例中, 所述通过调整所述时序单元以调整所述行读取 控制信 号一个周期的总长度的具体为: 调整所述读取控制信号的消隐区间的长度。

在本发明的一个实施例中, 所述调整所述縮放比例具体为: 调整垂直方向的縮放 比例。

在本发明的一个实施例中, 所述校正单元具体用于通过调整以下规则中的 一种或 多种进行校正: 如果读操作过快导致赶上写操作, 则调整所述时序单元以将所述行读 取控制信号中所述消隐区间对应电平信号的持 续时间增加第一预设时间段, 如果写操 作过快导致赶上读操作, 则调整所述时序单元将所述行读取控制信号中 所述消隐区间 对应电平信号的持续时间减少第一预设时间段 ; 或如果读操作过快导致赶上写操作, 则调整所述时钟产生单元将所述縮放时钟的周 期增加第二预设时间段 /将所述縮放时钟 的频率减小第二预设值, 如果写操作过快导致赶上读操作, 则调整所述时钟产生单元 将所述縮放时钟的周期减少第二预设时间段 /将所述縮放时钟的频率增加第二预设值; 或如果读操作过快导致赶上写操作, 则将所述縮放比例减少预设阈值以减少从所述 行 缓存单元读取数据的步长, 如果写操作过快导致赶上读操作, 则将所述縮放比例增加 预设阈值以增加从所述行缓存单元读取数据的 步长。

在本发明的一个实施例中, 还包括: 场滤波单元, 用于对输入所述行缓存控制单 元中的所述第一视频数据进行滤波。

为了实现上述目的, 本发明第二方面实施例的视频縮放方法, 包括以下步骤: S1 : 获取输入的第一视频数据的输入时钟, 并根据所述输入时钟和縮放比例获取縮放时钟 ;

S2: 判断垂直方向上的垂直縮放比例 m是否大于 n, 其中, n为縮放处理中每次插值处 理时所需的像素点数; S3 : 如果是, 则进一步判断 m 是否为非整数; S31 : 如果否, 则在每次向行缓存单元中写入数据时写入 n行的所述第一视频数据, 并舍弃 m-n行的 所述第一视频数据, 其中, 所述行缓存单元的存储空间为至少 2η行的存储空间, 其中, 每行所述存储空间的大小为每行所述第一视频 数据所需的存储空间的大小; S32: 如果 是, 则每存储 η行的所述第一视频数据后, 舍弃 Iml-n行的所述第一视频数据, 并累计 m-n的小数部分以获取累计值, 当所述累计值达到 1时, 舍弃 lml-n+1行的所述第一视 频数据, 并将所述累计数清零, 并在每存储 n行的所述第一视频数据时重复执行所述 S32; S4: 如果否,则在每次向行缓存单元中写入数据时 写入 n行的所述第一视频数据; S5 : 对 n行的所述第一视频数据进行第一加权处理以 取垂直方向上縮放后的第二视 频数据; S6 : 对所述第二视频数据进行第二加权处理以获取 水平方向上縮放后的第三 视频数据; S7 : 输出所述第三视频数据。

本发明实施例的视频縮放方法, 采用至少 2η个存储空间的行缓存单元作为视频数 据的缓存及容错, 并按比例可调的提供可配置的縮放时钟, 在输入时钟、 输入视频数 据、 縮放时钟和输出视频数据之间实现了一种动态 平衡, 实现优异的视频縮放处理效 果。

在本发明的一个实施例中, 所述步骤 S1包括: 获取所述输入时钟和縮放比例的第 一乘积, 并将所述第一乘积作为所述縮放时钟; 其中, 所述縮放比例 = (所述第三视频 数据的垂直行数 *所述第三视频数据的水平像素点数) I (所述第一视频数据的垂直行数 *所述第一视频数据的水平像素点数) 。

在本发明的一个实施例中,所述步骤 S3和 S4中的读数据操作和 S5中的写数据操 作针对不同的行地址空间同步进行。

在本发明的一个实施例中, 还包括以下步骤: 监测所述行缓存单元的读写状态, 并当所述读写状态异常时进行校正。

在本发明的一个实施例中, 还包括以下步骤: 根据所述縮放时钟生成行读取控制 信号, 所述行读取控制信号一个周期的总长度为从所 述行缓存单元中根据所述縮放比 例读取一行数据所需的时间, 其中, 如果所述行读取控制信号的低电平区间 /高电平区 间为消隐区间, 则在所述高电平区间 /低电平区间内根据所述縮放比例从所述行缓 单 元中读取一行有效数据。

在本发明的一个实施例中, 按照以下规则中的一种或多种进行校正: 调整所述行 读取控制信号一个周期的总长度; 或调整所述縮放时钟的周期 /频率; 或调整所述垂直 縮放比例。

在本发明的一个实施例中, 所述调整所述读取控制信号一个周期的总长度 具体为: 调整所述读取控制信号的消隐区间的长度。

在本发明的一个实施例中, 所述调整所述縮放比例具体为: 调整垂直方向的縮放 比例。

在本发明的一个实施例中, 按照以下规则中的一种或多种进行校正具体包 括: 如 果读操作过快导致赶上写操作, 则将所述行读取控制信号中所述消隐区间对应 电平信 号的持续时间增加第一预设时间段, 如果写操作过快导致赶上读操作, 则将所述行读 取控制信号中所述消隐区间对应电平信号的持 续时间减少第一预设时间段; 或如果读 操作过快导致赶上写操作, 则将所述縮放时钟的周期增加第二预设时间段 /将所述縮放 时钟的频率减小第二预设值, 如果写操作过快导致赶上读操作, 则将所述縮放时钟的 周期减少第二预设时间段 //将所述縮放时钟的频率增加第二预设值; 或如果读操作过快 导致赶上写操作, 则将所述縮放比例减少预设阈值以减少从所述 行缓存单元读取数据 的步长, 如果写操作过快导致赶上读操作, 则将所述縮放比例增加预设阈值以增加从 所述行缓存单元读取数据的步长。

在本发明的一个实施例中, 在步骤 S1之前还包括: 对所述第一视频数据进行垂直 方向的滤波。

为了实现上述目的, 本发明第三方面实施例的存储介质用于存储应 用程序, 所述 应用程序用于执行本发明第二方面实施例所述 的视频縮放方法。

本发明附加的方面和优点将在下面的描述中部 分给出, 部分将从下面的描述中变 得明显, 或通过本发明的实践了解到。 附图说明

本发明上述的和 /或附加的方面和优点从下面结合附图对实施 的描述中将变得明 显和容易理解, 其中:

图 1为现有技术的视频縮放装置的示意图;

图 2为本发明一个实施例的视频縮放装置的结构 图;

图 3为本发明实施例所用的双立方插值算法中插 点的示意图;

图 4为本发明实施例所用的双立方插值算法中插 步长的示意图;

图 5为本发明实施例的视频縮放前和縮放后的图 大小变化示意图;

图 6为第一加权单元 104和 /或第二加权单元 107的结构示意图;

图 7为本发明另一个实施例的视频縮放装置的结 框图;

图 8为本发明又一个实施例的视频縮放装置的结 框图;

图 9为本发明一个实施例的视频縮放方法的流程 。 具体实施方式

下面详细描述本发明的实施例, 所述实施例的示例在附图中示出, 其中自始至终 相同或类似的标号表示相同或类似的元件或具 有相同或类似功能的元件。 下面通过参 考附图描述的实施例是示例性的, 仅用于解释本发明, 而不能解释为对本发明的限制。

在本发明的描述中, 需要理解的是, 术语 "第一" 、 "第二"等仅用于描述目的, 而不能理解为指示或暗示相对重要性。 在本发明的描述中, 需要说明的是, 除非另有 明确的规定和限定, 术语 "相连" 、 "连接 "应做广义理解, 例如, 可以是机械连接, 也可以是电连接; 可以是直接相连, 也可以通过中间媒介间接相连。 对于本领域的普 通技术人员而言, 可以具体情况理解上述术语在本发明中的具体 含义。 此外, 在本发 明的描述中, 除非另有说明, "多个" 的含义是两个或两个以上。

流程图中或在此以其他方式描述的任何过程或 方法描述可以被理解为, 表示包括 一个或更多个用于实现特定逻辑功能或过程的 步骤的可执行指令的代码的模块、 片段 或部分, 并且本发明的优选实施方式的范围包括另外的 实现, 其中可以不按所示出或 讨论的顺序, 包括根据所涉及的功能按基本同时的方式或按 相反的顺序, 来执行功能, 这应被本发明的实施例所属技术领域的技术人 员所理解参照下面的描述和附图, 将清 楚本发明的实施例的这些和其他方面。 在这些描述和附图中, 具体公开了本发明的实 施例中的一些特定实施方式, 来表示实施本发明的实施例的原理的一些方式 , 但是应 当理解, 本发明的实施例的范围不受此限制。 相反, 本发明的实施例包括落入所附加 权利要求书的精神和内涵范围内的所有变化、 修改和等同物。

为了解决目前视频縮放处理时, 需要大片 SDRAM存储视频数据, 导致占用大量 的芯片面积, 从而成本大量增加的问题, 需要对视频数据的存储结构进行精简设置。

图 1为现有技术的视频縮放装置的示意图。 如图 1所示, 现有技术的视频縮放装 置包括: 两行 FIFO ( First Input First Output, 先入先出队列) 的缓存器 1-1、 六条行缓 存器(Linel至 Line6 ) 1-2、移位寄存器(shift register) 1-3和锁相环(PLL, Phase Locked Loop ) l-4。采用两行 FIFO的缓存器 1-1及六条行缓存器 1-2缓存实时输入的视频数据, 并配合锁相环 1-4输出的可配置的縮放时钟来完成视频縮放。 具体地,输入的视频数据 ( input) 通过 FIFO的缓存器 1-1输入至六条行缓存器 1-2, 并通过垂直方向上的加权 处理输入至移位寄存器 1-3中,并经水平方向上的加权处理输出最终縮 放后的视频数据 scaler output。 其中, clk_video表示输入时钟, clk_scale表示縮放时钟, 锁相环 1-4用 于根据输入时钟 clk_video输出可配置的縮放时钟 clk_scale。

但是, 上述方法存在以下问题: 由于总共六条行缓存器, 处理效果不佳, 无法满 足实时需求。 例如, 如果采用双立法插值, 则縮放运算时需要四行的视频数据, 在处 理完一行视频数据输出后, 最多只剩下两条行缓存的数据准备好, 因此不能满足视频 实时性的要求。

为此, 本发明的实施例提出一种视频縮放装置和方法 。 视频縮放装置采用多条缓 存器来缓存实时输入的视频数据。 下面参照附图具体描述。

图 2为本发明一个实施例的视频縮放装置的结构 图。 如图 2所示, 视频縮放装 置包括: 行缓存控制单元 102、 行缓存单元 103、 第一加权单元 104、 点缓存单元 106、 第二加权单元 107、 锁存单元 108和时钟产生单元 105。

具体地, 行缓存控制单元 102用于接收输入的第一视频数据。 例如, input表示输 入的第一视频数据。

行缓存单元 103用于缓存行缓存控制单元 102写入的第一视频数据, 其中, 行缓 存单元 103的存储空间为至少 2η行的存储空间, 其中, η为縮放处理中每次插值处理 时所需的像素点数, 每行存储空间的大小为每行第一视频数据所需 的存储空间的大小。

举例来说, 如果采用双立方法插值, 由 4个已知像素点插值计算出一个未知像素 点, 如图 3所示, 以縮放比例 5:4为例, 假设待插值像素点的位置在 0点, 待插值像 素点要由其周围 4个像素点插值计算得到。 0点的位置永远位于 Ρ2, Ρ3点之间, 0点 可以与 Ρ2点重合。 插出来的 0点的值由下式 (1 ) 决定:

0 = Pl*hl + P2*h2 + P3*h3 + P4*h4 ( 1 )

其中, P1〜P4为原始像素点, hi〜!4为对应的系数。 这里系数由查找表来决定, 每一 个对应的系数对应一个 256 X 8 bit的表,所以总共需要 4 X 256 X 8bit存储单元来存放系 数。 縮放比例即为双立方插值的步长 pace: pace =5/4 =1.25 ο 取原像素点间的单位距离 为 1, 则原像素点与插值出来的新像素点的关系如图 4所示。

在本发明的一个实施例中, 行缓存单元 103的存储空间为 2η+1行的存储空间。 在本发明的一个实施例中, 如果采用双立方法插值, 则 η等于 4, 行缓存单元 103 的存储空间为至少 8 行的存储空间。 优选地, 在本发明的另一个实施例中, 行缓存单 元 103的存储空间为 9行的存储空间。

具体地, 以 9条行缓存器为例说明本发明实施例的行缓存 元 103的工作过程, 行缓存单元 103中包括 9条行缓存器即存储空间 (Linel至 Line9) 用来顺序存储输入 的视频数据, 同时 9条中的 4条行缓存器为场方向 (即垂直方向) 的双立方插值运算 提供数据。 根据输出视频数据的时序, 需要视频数据输出时, 必然占用 4条行缓存器 来输出, 此时, 另外的 5 条行缓存器可以用来继续存储输入的视频数据 。 输入视频数 据的行频与输出视频数据的行频决定了 9条行缓存器输入、 输出时序。 在本发明的一 个实施例中, 以垂直方向作 2倍的放大为例, 输出一行视频数据的时间为输入一行视 频数据的两倍, 因此输出一行视频数据完时也必然地已经存入 了 2行视频数据至 2条 行缓存器中, 当作下一行视频数据输出时, 就可以用接下来的 4条行缓存器缓存输入 的视频数据, 其中, 包括已经存储了视频数据的 2条行缓存器。 应当理解的是, 具体 用哪 4条行缓存器还得由场方向的步长 (即縮放比例) 决定, 将在后续实施例中详细 叙述。

还应当理解的是, 上述实施例采用双立方法插值为例进行说明, 在具体实施过程 中, 还可以采用其他的插值算法, 在此不对插值算法进行限定。

另外, 行缓存控制单元 102通过提供行缓存单元 103的读写起始信号、 读写时钟 (即输入时钟) 实现对行缓存单元 103的缓存控制。

为保障行缓存单元 103 能够同时进行读写处理, 以及进行任意比例的縮放处理, 行缓存单元 103的存储空间至少为 2η行, 应当理解的是, 行缓存单元 103的存储空间 不局限于 2η行, 例如可为 2η+1行、 2η+2行。 在本发明的一个实施例中, 行缓存单元 103 的存储空间大小需要综合考虑占用面积和满足 任意比例縮放的要求, 当空间更大 时, 则对时序的要求较低, 因为可用剩余的行缓存器来做容错处理, 以保证一定的误 差允许范围, 使输入和输出更容易达到平衡。 同时针对视频数据格式中, 行消隐区和 场消隐区不传输有效显示数据的特点, 增加了输出消隐区长度可调的机制, 使得实现 平衡的调节更加灵活, 但当然, 当存储空间大于 2η时, 占用的芯片面积更大。

第一加权单元 104用于读取行缓存单元 103中的第一视频数据, 并对第一视频数 据进行第一加权处理以获取垂直方向上縮放后 的第二视频数据。

点缓存单元 106用于缓存第一加权单元写入的第二视频数据 。

第二加权单元 107用于读取点缓存单元 106中的第二视频数据, 并对第二视频数 据进行第二加权处理以获取水平方向上縮放后 的第三视频数据。

锁存单元 108用于缓存第二加权单元 107写入的第三视频数据 (output ) 。

时钟产生单元 105用于获取第一视频数据的输入时钟, 并将输入时钟发送至行缓 存控制单元 102以作为行缓存控制单元 102的写时钟, 及根据输入时钟和縮放比例获 取縮放时钟, 并将縮放时钟发送至行缓存单元 103、 点缓存单元 106 和锁存单元 108 以作为行缓存单元 103、 点缓存单元 106和锁存单元 108的读写时钟。

在本发明的一个实施例中, 时钟产生单元 105还用于获取第一视频数据的输入时 钟, 并获取输入时钟和縮放比例的第一乘积, 并将第一乘积作为縮放时钟; 其中, 縮 放比例 = (第三视频数据的垂直行数 *第三视频数据的水平像素点数) I (第一视频数据 的垂直行数 *第一视频数据的水平像素点数) 。 其中, 第三视频数据为视频縮放装置输 出的视频数据 (output ) 。 更具体地, 在本发明的一个实施例中, 时钟产生单元 105包 括两个乘法器, 或一个三输入乘法器, 例如, 实现输入时钟 clk_video与水平方向上的 水平縮放比例和垂直方向上垂直縮放比例的相 乘, 得到縮放时钟 clk_ SCa le, 具体计算 法方法如式 (2 ) 所示:

" , Hpixel' Vpixel' „ , λ

elk _ scale = x x elk _ video ( 2 )

Hpixel Vpixel

其中, Hpixel表示第一视频数据 (即输入的视频数据) 的水平像素点数, Vpixel表示 第一视频数据 (即输入的视频数据) 的垂直行数; Hpixel ' 表示第三视频数据 (即输出 的视频数据) 的水平像素点数, Vpixel ' 表示第三视频数据 (即输出的视频数据) 的垂 直行数, Hpixel和 Hpixel ' 的比值即为水平方向上的水平縮放比例, Vpixel和 Vpixel ' 的比值即为垂直方向上的垂直縮放比例, 水平縮放比例和垂直縮放比例的乘积即为縮 放比例。

另外, 时钟产生单元 105 还可通过一个按比例可调的锁相环, 实现可配置的输出 时钟, 该结构根据输入时钟 clk_ V ide 0 和可配置的縮放比例, 得到恰当的縮放时钟 clk_scale 0

如图 5 所示的示意图, 输入的视频数据经本发明实施例所述的视频縮 放装置后得 到输出的视频数据, 当然, 图 5 只是一种縮小的示意图, 输出的视频数据可为任意比 例的放大或縮小视频数据。根据公式(2)可知 当输出视频分辨率(Hpixel' X Vpixel' ) 大于输入视频分辨率 (Hpixel x Vpixel) 时, clk_scale大于 clk_video, 当输出视频分辨 率小于输入视频分辨率时, clk_scale小于 clk_video。

另外, 在本发明的一个实施例中, 时钟产生单元 105 还可通过一个按比例可调的 锁相环, 实现可配置的縮放时钟, 该结构根据输入时钟频率与输入信号分辨率均 为固 定数值, 而且输出分辨率相应于显示要求也应为已知固 定数值, 可按比例算出输出时 钟的频率 (即縮放时钟的频率) , 由于输出时钟的可配置性, 故可以得到恰当的时钟 频率值, 从而使输入与输出速率在某种程度上达到一定 的平衡。

如图 6所示为第一加权单元 104和 /或第二加权单元 107的结构示意图。 如图 6所 示, 在本发明的一个实施例中, 第一加权单元 104和 /或第二加权单元 107包括加权系 数子单元、 n个乘法器和一个加法器, 加权系数子单元输出的 n个系数 Coefl至 Coefn 和输入的 n个视频数据 P1至 Pn—一对应, 并输入至对应的 n个乘法器相乘, 得到的 n个乘积输入至加法器得到加权输出数据 Pout, 其中 n为自然数, 由縮放算法决定, 例 如采用双立方进行插值运算时, 则 n=4, 具体的加权公式如式 (3 ) :

Pout = Pl*Coefl + P2*Coef2 + P3*Coef3 + P4*Coef4 ( 3 ) 另外, 如果 n值不同, 则根据具体需要在加权系数子单元中存储不同 的系数, 加 权系数子单元可为查找表存储单元, 在此不进行具体限定。

本发明实施例的视频縮放装置, 采用至少 2η个存储空间的行缓存单元作为视频数 据的缓存及容错, 并按比例可调的提供可配置的縮放时钟, 在输入时钟、 输入视频数 据、 縮放时钟和输出视频数据之间实现了一种动态 平衡, 实现优异的视频縮放处理效 果; 另外, 不需要占用大量芯片面积的 SDRAM, 增加的只是与缓存整场视频数据所占 用芯片而言小得多的 2η行的行缓存单元, 大大减低了整个芯片的成本, 同时能够实现 实时任意比例的视频縮放。

图 7为本发明另一个实施例的视频縮放装置的结 框图。 如图 7所示, 视频縮放 装置包括:行缓存控制单元 102、行缓存单元 103、第一加权单元 104、点缓存单元 106、 第二加权单元 107、 锁存单元 108、 时钟产生单元 105、 校正单元 109和时序单元 110。 具体地, 校正单元 109用于监测行缓存单元 103的读写状态, 并当读写状态异常 时进行校正。

在本发明的一个实施例中, 2n+l行的存储空间构成存储环, 行缓存单元 103根据 第一加权处理确定一次读取存储空间的行数, 并根据縮放比例和上一次读取存储空间 的第一行位置确定下一次读取存储空间的第一 行位置。 例如, 如果第一加权处理为双 立法插值算法, 则一次一次读取存储空间的行数为 4 行; 又如, 如果縮放比例为 5/4 即 1.25, 如果上一次读取存储空间的第一行位置为第 1行, 并读取第 1行至第 4行的 视频数据, 此时可以确定下一次读取存储空间的第一行位 置为第 2行, 应当理解, 该 示例仅为方便说明行缓存单元 103 根据縮放比例确定读写过程, 并不能作为对本发明 实施例的保护范围的限定。

但是, 由于各种视频源的差别及误差, 会存在不大的一个偏离。 比如同样输出分 辨率为 800x600的计算机, 不同品牌的计算机之间会存在一个误差, 即每行的总点数、 每场的总行数可能会有 Δ的误差。 但由于监测出的分辨率一样, 所以设置的理论 Hpixel' 、 Vpixel' 一样, 这样就会出现图像的错乱现象, 因此导致行缓存单元 103的 读写异常。 这里设置点误差为 Δ Χ , 行误差为 A y, 水平实际总点数即为 Hpixel' + Δ χ, 垂直实际总行数即为 Vpixel' + A y。 在本发明的实施例中, 无需检测 Δ χ、 A y, 校正 单元 109通过调节 Hpixel' 就能达到正确的效果。

例如, 校正单元 109在一场中监测 9条行缓存器的读写状态, 当哪条行缓存器同 时出现读写操作时, 说明已经出现了读写混乱, 配置的 Hpixel ' 就得做相应的调整。 只有知道是读太快了还是写太快了, 才能做相应方向的调整。在输出时序的每行读 取 9 条行缓存器中的 4条计算得到 1行输出, 根据縮放比例 (步长) 的累加来决定读取哪 4 行缓存器的数据。 由于每场的起始位置都是一样的, 即读取 1、 2、 3、 4这 4行缓存器 的时候在写第 7 行缓存器, 监测后面当同时出现读写操作时, 是写操作赶上读操作还 是读操作赶上写操作即可判断出是读太快了还 是写太快了。

在本发明的一个实施例中, 时序单元 110用于根据縮放时钟生成行读取控制信号, 行读取控制信号一个周期的总长度为从行缓存 单元 103 中根据縮放比例读取一行数据 所需的时间, 其中, 如果行读取控制信号的低电平区间 /高电平区间为消隐区间, 则在 高电平区间 /低电平区间内根据縮放比例从行缓存单元中 取一行有效数据。

具体地, 在本发明的一个实施例中, 校正单元 109还用于按照以下规则中的一种 或多种对读写异常进行校正:

( 1 ) 通过调整时序单元 110以调整行读取控制信号一个周期的总长度。 在本发明的一个实施例中, 通过调整时序单元 110 以调整行读取控制信号一个周 期的总长度的具体为: 调整读取控制信号的消隐区间的长度。

具体地, 在本发明的一个实施例中, 如果读操作过快导致赶上写操作, 则调整时 序单元 110 以将行读取控制信号中消隐区间对应电平信号 的持续时间增加第一预设时 间段, 如果写操作过快导致赶上读操作, 则调整时序单元 110将行读取控制信号中消 隐区间对应电平信号的持续时间减少第一预设 时间段。

更具体地, 存储空间构成存储环, 读写操作同时存在存储环中, 如果读操作和写 操作维持平衡, 则读写操作不会存在冲突。 如果当读操作过快导致赶上写操作时, 则 会出现读写冲突, 即从行缓存单元 103 中读取第一视频数据进行处理以输出第三视频 数据的读操作过快导致赶上写入行缓存单元 103 的写操作, 因此, 读取数据过快导致 读取数据对应的缓存单元与写入数据对应的缓 存单元相同, 或读取数据对应的缓存单 元对应还未写入数据的缓存单元, 此时需要调整影响读取速度的因素以使读取速 度和 写入速度匹配以保持读写操作平衡, 将行读取控制信号中消隐区间对应电平信号的 持 续时间增加第一预设时间段即可降低读取速度 ; 同样地, 如果当写操作过快导致赶上 读操作时, 也会出现读写冲突, 将行读取控制信号中消隐区间对应电平信号的 持续时 间增加第一预设时间段即可减少读取一行所需 的时间, 从而加快读取速度。

其中, 第一预设时间段可为用户设置或默认设置, 通过这样的反复调整, 最终可 以使得输出时序和输入时序达到平衡。

( 2) 通过调整时钟产生单元 105以调整縮放时钟的周期 /频率。

具体地, 在本发明的一个实施例中, 如果读操作过快导致赶上写操作, 则调整时 钟产生单元 105将縮放时钟的周期增加第二预设时间段 /将縮放时钟的频率减小第二预 设值, 如果写操作过快导致赶上读操作, 则调整时钟产生单元 105 将将縮放时钟的周 期减少第二预设时间段 /将縮放时钟的频率增加第二预设值。

其中, 第二预设时间段可为用户设置或默认设置, 通过这样的反复调整, 最终可 以使得输出时序和输入时序达到平衡。

( 3 ) 调整縮放比例。

在本发明的一个实施例中, 调整縮放比例具体为: 调整垂直方向的縮放比例, 即 调整场方向的縮放比例。

具体地, 在本发明的一个实施例中, 如果读操作过快导致赶上写操作, 则将縮放 比例减少预设阈值以减少从行缓存单元 103 读取数据的步长, 如果写操作过快导致赶 上读操作, 则将縮放比例增加预设阈值以增加从行缓存单 元 103读取数据的步长, 从 而加快读操作的速度。 更具体地, 如果垂直方向上的縮放比例大于縮放处理中每 次插值处理时所需的像 素点数, 则在每次向行缓存单元 103 中写入数据时必须舍弃一部分行数的第一视频 数 据, 具体舍弃的行数为像素点数和垂直方向上的縮 放比例的差值 (具体见下述方法实 施例所述) , 因此, 可以通过调整縮放比例实现输出时序和输入时 序的平衡。

由此, 校正单元 109调整读写操作直至不会出现同时读写操作异 常时为止。 此时, 自动校正完成操作。

本发明实施例视频縮放装置, 带有自动校正功能, 当输入的视频数据格式 (行数 或点数) 与标准格式有稍许偏差时, 仍能正确地自动校正回来。

图 8为本发明又一个实施例的视频縮放装置的结 框图。 如图 8所示, 视频縮放 装置包括:场滤波单元 101、行缓存控制单元 102、行缓存单元 103、第一加权单元 104、 点缓存单元 106、 第二加权单元 107、 锁存单元 108、 时钟产生单元 105、 校正单元 109 和时序单元 110。

具体地, 场滤波单元 101用于对输入行缓存控制单元 102中的第一视频数据进行 滤波。

本发明实施例视频縮放装置, 经过场滤波单元后再进行场方向的缓存和縮放 处理 将减少视频图像的失真, 得到更好的縮放效果, 特别是当场方向 (垂直方向) 的縮小 比例大于 n的时候。

为了实现上述实施例, 本发明还提出一种视频縮放方法。

图 9为本发明一个实施例的视频縮放方法的流程 。

如图 9所示, 视频縮放方法包括以下步骤:

S101 : 获取输入的第一视频数据的输入时钟, 并根据输入时钟和縮放比例获取縮 放时钟。

具体地, 在本发明的一个实施例中, S101具体包括: 获取输入时钟和縮放比例的 第一乘积, 并将第一乘积作为所述縮放时钟; 其中, 縮放比例= (第三视频数据的垂直 行数 *第三视频数据的水平像素点数) I (第一视频数据的垂直行数 *第一视频数据的水 平像素点数) , 其中, 第三视频数据 (即输出的视频数据, 将在后续实施例中叙述) 的垂直行数与第一视频数据的垂直行数的比值 为垂直縮放比例, 第三视频数据的水平 像素点数与第一视频数据的水平像素点数的比 值为水平縮放比例。 具体地计算过程可 参考上述装置实施例所述的公式 (2) 。

S102: 判断垂直方向上的垂直縮放比例 m是否大于 n, 其中, n为縮放处理中每次 插值处理时所需的像素点数。 其中, 第一縮放比例 m的计算如下式 (3 ) ,

Vpixel' , 、

m =— (3 )

Vpixel S103 : 如果是, 则进一步判断 m是否为非整数。

S1031 : 如果为整数, 则在每次向行缓存单元中写入数据时写入 n行的第一视频数 据, 并舍弃 m-n行的第一视频数据, 其中, 行缓存单元的存储空间为至少 2η行的存储 空间, 其中, 每行存储空间的大小为每行第一视频数据所需 的存储空间的大小。

在本发明的一个实施例中, 行缓存单元的存储空间为 2η+1行的存储空间。

S1032: 如果为非整数, 则每存储 η行的第一视频数据后, 舍弃 Iml-n行的第一视频 数据, 并累计 m-n的小数部分以获取累计值, 当累计值达到 1时, 舍弃 lml-n+1行的第 一视频数据, 并将累计数清零, 并在每存储 n行的第一视频数据时重复执行 S1032。

其中, Iml表示对 m进行取整计算。

S104: 如果否, 则在每次向行缓存单元中写入数据时写入 n行的第一视频数据。 S105 : 对 n行的第一视频数据进行第一加权处理以获取 直方向上縮放后的第二 视频数据。

S106: 对第二视频数据进行第二加权处理以获取水平 方向上縮放后的第三视频数 据。

S107 : 输出第三视频数据。

本发明实施例的视频縮放方法, 采用至少 2η个存储空间的行缓存单元作为视频数 据的缓存及容错, 并按比例可调的提供可配置的縮放时钟, 在输入时钟、 输入视频数 据、 縮放时钟和输出视频数据之间实现了一种动态 平衡, 实现优异的视频縮放处理效 果。

在本发明的一个实施例中,步骤 S103和 S104中的读数据操作和 S105中的写数据 操作针对不同的行地址空间同步进行。

在本发明的一个实施例中, 还包括 (图中未示出) : 监测行缓存单元的读写状态, 并当读写状态异常时进行校正。

在本发明的一个实施例中, 2η+1行的存储空间构成存储环, 行缓存单元根据第一 加权处理确定一次读取存储空间的行数, 并根据縮放比例和上一次读取存储空间的第 一行位置确定下一次读取存储空间的第一行位 置。 例如, 如果第一加权处理为双立法 插值算法,则一次一次读取存储空间的行数为 4行;又如,如果縮放比例为 5/4即 1.25, 如果上一次读取存储空间的第一行位置为第 1行, 并读取第 1行至第 4行的视频数据, 此时可以确定下一次读取存储空间的第一行位 置为第 2行, 应当理解, 该示例仅为方 便说明行缓存单元根据縮放比例确定读写过程 , 并不能作为对本发明实施例的保护范 围的限定。

在本发明的一个实施例中, 还包括以下步骤: 根据縮放时钟生成行读取控制信号, 行读取控制信号一个周期的总长度为从行缓存 单元中根据縮放比例读取一行数据所需 的时间, 其中, 如果行读取控制信号的低电平区间 /高电平区间为消隐区间, 则在高电 平区间 /低电平区间内根据縮放比例从行缓存单元中 取一行有效数据。

具体地, 在本发明的一个实施例中, 按照以下规则中的一种或多种对读写异常进 行校正:

( 1 ) 调整行读取控制信号一个周期的总长度。

在本发明的一个实施例中, 调整行读取控制信号一个周期的总长度的具体 为: 调 整读取控制信号的消隐区间的长度。

具体地, 在本发明的一个实施例中, 如果读操作过快导致赶上写操作, 则将行读 取控制信号中消隐区间对应电平信号的持续时 间增加第一预设时间段, 如果写操作过 快导致赶上读操作, 则将行读取控制信号中消隐区间对应电平信号 的持续时间减少第 一预设时间段。

更具体地, 存储空间构成存储环, 读写操作同时存在存储环中, 如果读操作和写 操作维持平衡, 则读写操作不会存在冲突。 如果当读操作过快导致赶上写操作时, 则 会出现读写冲突, 即从行缓存单元中读取第一视频数据进行处理 以输出第三视频数据 的读操作过快导致赶上写入行缓存单元的写操 作, 因此, 读取数据过快导致读取数据 对应的缓存单元与写入数据对应的缓存单元相 同, 或读取数据对应的缓存单元对应还 未写入数据的缓存单元, 此时需要调整影响读取速度的因素以使读取速 度和写入速度 匹配以保持读写操作平衡, 将行读取控制信号中消隐区间对应电平信号的 持续时间增 加第一预设时间段即可降低读取速度; 同样地, 如果当写操作过快导致赶上读操作时, 也会出现读写冲突, 将行读取控制信号中消隐区间对应电平信号的 持续时间增加第一 预设时间段即可减少读取一行所需的时间, 从而加快读取速度。

其中, 第一预设时间段可为用户设置或默认设置, 通过这样的反复调整, 最终可 以使得输出时序和输入时序达到平衡。

( 2) 调整縮放时钟的周期 /频率。

具体地, 在本发明的一个实施例中, 在本发明的一个实施例中, 如果读操作过快 导致赶上写操作, 则将縮放时钟的周期增加第二预设时间段 /将縮放时钟的频率减小第 二预设值, 如果写操作过快导致赶上读操作, 则将将縮放时钟的周期减少第二预设时 间段 /将縮放时钟的频率增加第二预设值。

其中, 第二预设时间段可为用户设置或默认设置, 通过这样的反复调整, 最终可 以使得输出时序和输入时序达到平衡。

( 3 ) 调整縮放比例。 在本发明的一个实施例中, 调整縮放比例具体为: 调整垂直方向的縮放比例, 即 调整场方向的縮放比例。

具体地, 在本发明的一个实施例中, 如果读操作过快导致赶上写操作, 则将縮放 比例减少预设阈值以减少从行缓存单元读取数 据的步长, 如果写操作过快导致赶上读 操作, 则将縮放比例增加预设阈值以增加从行缓存单 元读取数据的步长, 从而加快读 操作的速度。

更具体地, 如果垂直方向上的縮放比例大于縮放处理中每 次插值处理时所需的像 素点数, 则在每次向行缓存单元中写入数据时必须舍弃 一部分行数的第一视频数据, 具体舍弃的行数为像素点数和垂直縮放比例的 差值, 因此, 可以通过调整縮放比例实 现输出时序和输入时序的平衡。

由此, 调整读写操作直至不会出现同时读写操作异常 时为止, 能实现自动校正功 能, 当输入的视频数据格式 (行数或点数) 与标准格式有稍许偏差时, 仍能正确地自 动校正回来。

在本发明的一个实施例中, 在步骤 S1之前还包括 (图中未示出) : 对第一视频数 据进行垂直方向的滤波。

由此, 经过滤波后再进行场方向的缓存和縮放处理将 减少视频图像的失真, 得到 更好的縮放效果, 特别是当场方向 (垂直方向) 的縮小比例大于 n的时候。

为了实现上述实施例, 本发明还提出一种存储介质, 用于存储应用程序, 应用程 序用于本发明任一项实施例所述的视频縮放方 法。

流程图中或在此以其他方式描述的任何过程或 方法描述可以被理解为, 表示包括 一个或更多个用于实现特定逻辑功能或过程的 步骤的可执行指令的代码的模块、 片段 或部分, 并且本发明的优选实施方式的范围包括另外的 实现, 其中可以不按所示出或 讨论的顺序, 包括根据所涉及的功能按基本同时的方式或按 相反的顺序, 来执行功能, 这应被本发明的实施例所属技术领域的技术人 员所理解。

在流程图中表示或在此以其他方式描述的逻辑 和 /或步骤, 例如, 可以被认为是用 于实现逻辑功能的可执行指令的定序列表, 可以具体实现在任何计算机可读介质中, 以供指令执行系统、 装置或设备 (如基于计算机的系统、 包括处理器的系统或其他可 以从指令执行系统、 装置或设备取指令并执行指令的系统) 使用, 或结合这些指令执 行系统、装置或设备而使用。就本说明书而言 , "计算机可读介质"可以是任何可以包含、 存储、 通信、 传播或传输程序以供指令执行系统、 装置或设备或结合这些指令执行系 统、 装置或设备而使用的装置。 计算机可读介质的更具体的示例 (非穷尽性列表) 包 括以下: 具有一个或多个布线的电连接部(电子装置) , 便携式计算机盘盒(磁装置), 随机存取存储器 (RAM) , 只读存储器 (ROM) , 可擦除可编辑只读存储器 (EPROM 或闪速存储器) , 光纤装置, 以及便携式光盘只读存储器 (CDROM) 。 另外, 计算机 可读介质甚至可以是可在其上打印所述程序的 纸或其他合适的介质, 因为可以例如通 过对纸或其他介质进行光学扫描, 接着进行编辑、 解译或必要时以其他合适方式进行 处理来以电子方式获得所述程序, 然后将其存储在计算机存储器中。

应当理解, 本发明的各部分可以用硬件、 软件、 固件或它们的组合来实现。 在上 述实施方式中, 多个步骤或方法可以用存储在存储器中且由合 适的指令执行系统执行 的软件或固件来实现。 例如, 如果用硬件来实现, 和在另一实施方式中一样, 可用本 领域公知的下列技术中的任一项或他们的组合 来实现: 具有用于对数据信号实现逻辑 功能的逻辑门电路的离散逻辑电路, 具有合适的组合逻辑门电路的专用集成电路, 可 编程门阵列 (PGA) , 现场可编程门阵列 (FPGA) 等。

本技术领域的普通技术人员可以理解实现上述 实施例方法携带的全部或部分步骤 是可以通过程序来指令相关的硬件完成, 所述的程序可以存储于一种计算机可读存储 介质中, 该程序在执行时, 包括方法实施例的步骤之一或其组合。

此外, 在本发明各个实施例中的各功能单元可以集成 在一个处理模块中, 也可以 是各个单元单独物理存在, 也可以两个或两个以上单元集成在一个模块中 。 上述集成 的模块既可以采用硬件的形式实现, 也可以采用软件功能模块的形式实现。 所述集成 的模块如果以软件功能模块的形式实现并作为 独立的产品销售或使用时, 也可以存储 在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器, 磁盘或光盘等。

在本说明书的描述中, 参考术语 "一个实施例" 、 "一些实施例" 、 "示例" 、 "具体示例" 、 或 "一些示例" 等的描述意指结合该实施例或示例描述的具体 特征、 结构、 材料或者特点包含于本发明的至少一个实施例 或示例中。 在本说明书中, 对上 述术语的示意性表述不一定指的是相同的实施 例或示例。 而且, 描述的具体特征、 结 构、 材料或者特点可以在任何的一个或多个实施例 或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例, 对于本领域的普通技术人员而言, 可以 理解在不脱离本发明的原理和精神的情况下可 以对这些实施例进行多种变化、 修改、 替换和变型, 本发明的范围由所附权利要求及其等同限定。