Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
薄膜トランジスタ、アレイ基板及び表示装置、並びに該薄膜トランジスタの製造方法、検査方法
Document Type and Number:
Japanese Patent JP2019503579
Kind Code:
A
Abstract:
薄膜トランジスタ、アレイ基板及び表示装置、並びに該薄膜トランジスタの製造方法、検査方法を提供する。該薄膜トランジスタ（１００）は半導体層（１２０）、少なくとも３つのソース／ドレイン電極（１３０）及びゲート電極（１１０）を含んでおり、前記半導体層（１２０）は非ドープ部（１２９）、及び前記非ドープ部（１２９）に接続されるとともに連続してなる少なくとも３つのドープ部（１２０ａ）を含み、前記ドープ部（１２０ａ）は互いに間隔を開けて設置されかつ前記非ドープ部（１２９）の周辺に分布し、前記ソース／ドレイン電極（１３０）は互いに間隔を開けて設置されかつ前記ドープ部（１２９）の各々に電気的に接続され、前記ゲート電極（１１０）は前記半導体層（１２０）に垂直な方向において前記非ドープ部（１２９）と重なるとともに少なくとも前記非ドープ部と前記ドープ部との境界部まで延びる。該薄膜トランジスタ（１００）は、それに含まれたサブ薄膜トランジスタの特性に関する比較結果の精度を向上できる。

More Like This:
WO/2015/140656SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
JPH0897428SEMICONDUCTOR DEVICE
JPH02162772SEMICONDUCTOR DEVICE
Inventors:
石 磊
Application Number:
JP2017532085A
Publication Date:
February 07, 2019
Filing Date:
November 08, 2016
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
BOE TECHNOLOGY GROUP CO.,LTD.
International Classes:
H01L29/786; G02F1/1368; G09F9/30; H01L21/336
Domestic Patent References:
JP2003188389A2003-07-04
JPH0492475A1992-03-25
JPH0225067A1990-01-26
JPH11167123A1999-06-22
JP2003302917A2003-10-24
JPH0756192A1995-03-03
Foreign References:
WO2005074578A22005-08-18
Attorney, Agent or Firm:
村山 靖彦
実広 信哉



 
Previous Patent: プラグ用絶縁カバー

Next Patent: 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法