本发明涉及一种开关电源技术， 特别是关于一种 IC 芯片输入电压范围优化 电路及优化方法。 背景技术

当 IC芯片使能端 EN接收输入电源后， IC芯片内部有一个初始化过程， 该初 始化过程结束后， 内部触发电平（即使能电平）变为高电平， IC芯片由此开始正 常工作。 在 IC 芯片正常工作期间， 如果其输入电源的电压不稳发生波动， 使能 端 EN的电平会被拉低， 导致 IC芯片停止工作。 发明内容

针对上述问题， 本发明提供了一种 IC 芯片输入电压范围优化电路及优化方 法， 以确保当输入电压在一定范围内变化时 IC芯片仍然能够正常工作。

本发明提供一种 IC芯片输入电压范围优化电路， 其中包括：

上拉单元， 其输入端电连接输入电压， 用于根据所述输入电压上拉输出端的 电压电平；

触发单元， 其电连接在所述上拉单元与 IC 芯片的使能端之间， 用于将所述 上拉单元输出的电压电平与给定的阈值电压进 行比较， 根据比较结果输出相应电 平的使能信号给 IC芯片的使能端， 以控制 IC芯片启停；

稳压单元， 其第一输入端电连接所述上拉单元的输出端， 第二输入端电连接 所述触发单元的输出端， 所述稳压单元的输出端电连接所述上拉单元的 控制端， 用于根据所述上拉单元以及触发单元输出的电 压输出相应电平的电压给所述上 拉单元， 使所述上拉单元上拉输出的电压电平大于等于 所述阈值电压， 进而使 IC 芯片启动工作， 或者使所述上拉单元保持输出的电压电平大于 等于所述阈值电 压， 进而使 IC芯片工作不受所述输入电压变化的影响。

上述上拉单元包括 P型开关晶体管、 上拉电阻和分压电阻； 所述 P型开关晶 体管的源极与所述上拉电阻的第一端电连接， 作为所述上拉单元的输入端， 接收 所述输入电压； 所述 P型开关晶体管的漏极作为所述上拉单元的输� �端， 通过所 述分压电阻电性接地； 所述 P型开关晶体管的栅极作为所述上拉单元的控� �端， 电连接所述上拉电阻的第二端。

上述触发单元包括相互串联的施密特触发器和 反相器， 所述施密特触发器的 输入端作为所述触发单元的输入端， 电连接所述上拉单元的输出端， 所述反相器 的输出端作为所述触发单元的输出端， 电连接 ic芯片的使能端。

上述稳压单元包括相互串联的第一、 第二和第三齐纳二极管， 以及第一和第 二开关晶体管； 所述第一齐纳二极管的负极电连接所述上拉单 元的控制端， 正极 电连接第二齐纳二极管的负极， 所述第二齐纳二极管的正极电连接所述第三齐 纳 二极管的负极， 所述第三齐纳二极管的正极电性接地； 所述第一开关晶体管的第 一极与第二极分别电连接在所述第三齐纳二极 管的两端， 栅极电连接所述上拉单 元的输出端； 所述第二开关元件的第一极和第二极分别电连 接在所述第二齐纳二 极管的负极与所述第三齐纳二极管的正极， 栅极电连接所述触发单元的输出端。

上述第一和第二开关晶体管为 N型开关晶体管。

上述第一和第二开关晶体管为 P型开关晶体管。

此外， 本发明还提供上述 IC芯片输入电压范围的优化方法， 包括以下步骤: 上拉单元接收输入电压， 输出相应的电压电平；

触发单元将上拉单元输出的电压电平与给定的 阈值电压进行比较， 根据比较 结果输出相应电平的使能信号给 IC芯片的使能端， 以控制 IC芯片启停；

稳压单元接收上拉单元和触发单元输出的电压 电平， 根据上拉单元和触发单 元输出的电压电平输出相应电平的电压给上拉 单元， 使上拉单元上拉输出的电压 电平大于等于阈值电压， 使 ic 芯片启动工作， 或者使上拉单元保持输出的电压 电平大于等于所述阈值电压， 使 ic芯片工作不受所述输入电压变化的影响。

与现有技术相比， 本发明提供的 ic 芯片输入电压范围优化电路及优化方法 确保当输入电压在一定范围内变化时 ic芯片仍然能够正常工作。 附图说明

附图用来提供对本发明的进一步理解， 并且构成说明书的一部分， 与本发明 的实施例共同用于解释本发明， 并不构成对本发明的限制。 在附图中： 图 1是本发明提供的 IC芯片输入电压范围优化电路的组成示意图； 图 2是本发明提供的 IC芯片输入电压范围优化电路的一个实施例的� ��路连 接示意图。 具体实 式

如图 1所示， 是本发明提供的 IC芯片输入电压范围优化电路的组成示意图， 其包括：

上拉单元 10， 其输入端 11 电连接输入电压 Vin， 用于根据输入电压 Vin上 拉输出端 12的电压电平；

触发单元 20， 其输入端 21电连接上拉单元 10的输出端 12， 输出端 22电连 接 IC芯片的使能端 EN， 用于将上拉单元 10输出的电压电平与给定的阈值电压 VT+进行比较， 且

当上拉单元 10输出的电压电平小于给定的阈值电压 VT+时， 触发单元 20输 出低电平的使能信号给 IC芯片的使能端 EN， 以使 IC芯片不能工作；

当上拉单元 10 输出的电压电平大于等于给定的阈值电压 VT+时， 触发单元 20输出高电平的使能信号给 IC芯片的使能端 EN， 以使 IC芯片启动工作；

稳压单元 30， 其第一输入端 31 电连接上拉单元 10的输出端 12， 第二输入 端 32电连接触发单元 20的输出端 22， 输出端 33电连接上拉单元 10的控制端 13， 用于根据上拉单元 10以及触发单元 20输出的电压输出相应的稳压电平给上 拉单元 10， 以

在第一阶段， 使上拉单元 10上拉输出的电压电平大于等于阈值电压 VT+， 进 而使 IC芯片启动工作；

在第二阶段， 使上拉单元 10保持输出的电压电平大于等于阈值电压 VT+， 进 而使 IC芯片工作不受输入电压 Vin变化的影响。

如图 2所示， 是本发明提供的 IC芯片输入电压范围优化电路的一个具体实 施例的电路连接示意图， 其中：

上拉单元 10， 其包括 P型开关晶体管 Q 上拉电阻 R1和分压电阻 R2。 P型 开关晶体管 Q1的源极与上拉电阻 R1的第一端电连接， 作为上拉单元 10的输入 端 11， 接收输入电压 Vin; P型开关晶体管 Q1的漏极作为上拉单元 10的输出端 12， 通过分压电阻 R2电性接地； P型开关晶体管 Q1的栅极作为上拉单元 10的控 制端 13， 电连接上拉电阻 Rl的第二端。

其中， 输入电压 Vin为 20V， 并会在一定范围内， 例如 20V〜6V的范围内发 生波动。

触发单元 20， 其包括相互串联的施密特触发器 S Trigger和反相器 N0T， 施 密特触发器 S Trigger的输入端作为触发单元 20的输入端 21， 电连接上拉单元 10的输出端 12， 反相器 NOT的输出端作为触发单元 20的输出端 22， 电连接 IC 芯片的使能端 EN。

其中， 施密特触发器 S Trigger的阈值电压 VT+为 5V， 即当输入施密特触发 器 S Trigger的电压电平小于 5V时， 施密特触发器 S Trigger输出高电平电压， 经反相器 NOT反相后， 输出低电平的使能信号给 IC芯片的使能端 EN; 当输入施 密特触发器 S Trigger的电压电平大于等于 5V时， 施密特触发器 S Trigger输 出低电平电压， 经反相器 NOT反相后， 输出高电平的使能信号给 IC芯片的使能 端 EN。

稳压单元 30， 其包括相互串联的第一、 第二和第三齐纳二极管 ZD1、 ZD2和 ZD3, 以及第一和第二 N型开关晶体管 Q2和 Q3。 其中：

第一齐纳二极管 ZD1的负极电连接上拉单元 10的控制端 13， 也即上拉电阻 R1的第二端， 第一齐纳二极管 ZD1的正极电连接第二齐纳二极管 ZD2的负极， 第 二齐纳二极管 ZD2的正极电连接第三齐纳二极管 ZD3的负极，第三齐纳二极管 ZD3 的正极电性接地。

第一 N型开关晶体管 Q2的源极电连接稳压单元 30中第三齐纳二极管 ZD3的 负极， 漏极电性接地， 栅极电连接上拉单元 10的输出端 12， 以在上拉单元 10输 出的高电平电压的作用下， 将第三齐纳二级管 ZD3的负极与地导通， 也即将第三 齐纳二级管 ZD3两端短路。

第二 N型开关晶体管 Q3的源极电连接稳压单元 30中第二齐纳二极管 ZD2的 负极， 漏极电性接地， 栅极电连接触发单元 20的输出端 22， 以在触发单元 20输 出的高电平电压的作用下， 将第二齐纳二级管 ZD2的负极与地导通， 也即将第二 和第三齐纳二级管 ZD2和 ZD3同时短路。

其中， 第一、 第二和第三齐纳二极管 ZD1、 ZD2和 ZD3的反向导通电压均为 5. IV。 第一和第二 N型开关晶体管 Q2和 Q3的功能是在各自栅极信号的控制下将 相应的齐纳二极管短路， 因此也可以采用其他具有相同或类似功能的可 控开关替 代。

下面进一步地介绍上述电路的工作原理：

在第一阶段：

1 ) 当上拉单元 10开始接收输入电压 Vin (Vin=20V) 时， 稳压单元 30中的 第一、 第二和第三齐纳二极管 ZD1、 ZD2和 ZD3均导通工作， 有电流流经上拉电 阻 Rl， 并且由于第一、 第二和第三齐纳二极管 ZD1、 ZD2和 ZD3的稳压作用， 上 拉电阻 R1第二端处的电压 （即 P型开关晶体管 Q1的栅极电压） 被控制在 15V左 右， 此时 P型开关晶体管的源极和漏极导通， 然后有 P型开关晶体管的源漏极电 流流经分压电阻 R2， 上拉单元 10输出端 12的电压开始上升， 大于零。

2) 当上拉单元 10输出端 12的电压上升时， 第一 N型开关晶体管 Q2的栅极 电压也随之升高， 源极和漏极导通， 将第三齐纳二极管 ZD3两端短路， 此时稳压 单元 30中只有第一和第二齐纳二极管 ZD1和 ZD2工作， 由于第一和第二齐纳二 极管 ZD1和 ZD2的稳压作用， 上拉电阻 R1第二端处的电压 （即 P型开关晶体管 Q1的栅极电压） 被控制在 10V左右， 因此上拉电阻 R1两端的电压压降增大， 也 即 P型开关晶体管的栅源极电压差 （小于零） 的绝对值增大， 根据 P型开关晶体 管的工作特性曲线可知， P型开关晶体管的源漏极电流会随之增大， 因此上拉单 元 10输出端 12的电压会继续上升， 只要输出的电压小于施密特触发器的阈值电 压 VT+。 在此期间施密特触发器输出高电平， 经反相器 NOT作用后输出低电平的 使能信号给 IC芯片的使能端 EN， 因此 IC芯片未开始工作。

3) 当上拉单元 10输出端 12的电压上升至大于等于施密特触发器的阈值� �� 压 VT+时， 施密特触发器输出低电平， 经反相器 NOT作用后输出高电平的使能信 号给 IC芯片的使能端 EN， 因此 IC芯片开始工作。

在第二阶段：

由于触发单元 20输出端 22为高电平电压， 从而使第二 N型开关晶体管 Q3 的源极和漏极导通， 将第二和第三齐纳二极管 ZD2和 ZD3同时短路， 此时稳压单 元 30中只有一个第一齐纳二极管 ZD1工作， 由于第一齐纳二极管 ZD1的稳压作 用， 上拉电阻 R1第二端处的电压 （即 P型开关晶体管 Q1的栅极电压） 被控制在 5V左右。 此时， 即使输入电压 Vin发生较大的波动， 例如从 20V降为 6V， 只要 输入电压 Vin大于第一齐纳二极管 ZD1 的反向导通电压 5. IV, 第一齐纳二极管 ZD1保持导通， 就有电流流经上拉电阻 Rl， P型开关晶体管 Q1就处于导通状态。 此时上拉单元 10输出端 12的电压近似于输入电压 Vin， 仍然大于等于施密特触 发器的阈值电压 VT+， 因此触发单元 20输出高电平的使能信号给 IC芯片的使能 端 EN， 使 IC芯片保持正常工作而不受输入电压波动的影� ��。 当然， 输入电压 Vin 也不能无限小， 当输入电压小于第一齐纳二极管 ZD1的反向导通电压 5. IV 时， P 型开关晶体管 Q1截止， 上拉单元 10输出端 12的电压小于斯密特触发器的阈值 电压 VT+， IC芯片会停止工作。

由上可知， 本发明提供的 IC 芯片输入电压范围优化电路能够确保当输入电 压在一定的范围内变化时 IC芯片仍然能够正常工作。

上述是本发明的 IC芯片输入电压范围优化电路用于例如液晶显� ��装置 IC芯 片稳定工作的一个实施例， 当然本发明还可以用于驱动其他型号的 IC芯片工作， 输入电压 Vin的正常电压也可以不限于 20V， 波动范围也可以不限于 20V〜6V， 相应的电路元件的选择以及其参数的设定可以 根据具体要求进行调整和改变。 例 如稳压单元中齐纳二极管的个数可以不限于三 个， 也可以选择反向导通电压各不 相同的齐纳二极管构成稳压单元。

以上所述， 仅为本发明较佳的具体实施方式， 但本发明的保护范围并不局限 于此， 任何熟悉该技术的人员在本发明所揭露的技术 范围内， 可轻易想到的变化 或替换， 都应涵盖在本发明的保护范围之内。 因此， 本发明的保护范围应该以权 利要求的保护范围为准。