In Fig. 1 ist eine Netzübergangseinheit NUE schematisch wie- dergegeben. Diese Netzübergangseinheit NUE ist beispielsweise Unterteilt in eine erste Netzeinheit NTDM dessen Datenüber- tragung auf einem Time Division Multiplex Betrieb basiert und eine zweite Netzeinheit NP eine paketorientierte Netzeinheit sowie eine die jeweilige Firmware der ersten und zweiten Netzeinheiten NTDM, NP steuernden Systemsteuereinheit SS. Die Time Division Multiplex Netzeinheit NTDM ist in eine Vielzahl von Schnittstelleneinheiten Sl,..., Sn untergliedert. Eine Schnittstelleneinheit Sn weist u. a. eine Taktrückgewinnungs- einheit CR, ein Kontrollregister KR, ein Firmwaremodul FWM, einen Taktselektor T sowie Bustreiber BT auf. Eingangsseitig wird die Taktrückgewinnungseinheit CR mit Primary Digital Carrier Signalen PDCl,..., n beaufschlagt. Als Bitraten für die Primary Digital Carrier Signale PDC können beispielsweise 2048kBit/s und 1544kBit/s auftreten. In Fig. 2 ist ein Block- diagramm einer Daten-, Alarm-und Taktrückgewinnungseinheit FALC abgebildet die als Taktrückgewinnungseinheit CR in der Netzübergangseinheit NUE einsetzbar ist. Bei dieser Taktrück- gewinnungseinheit CR wird das eine Taktfrequenz aufweisende Taktsignal aus den eingangsseitig anliegenden Primary Digital Carrier PDCn Signalen durch je ein digitales Taktrückgewin- nungsmodul CRM gewonnen und durch ein daran anschließendes

Filtermodul JA beispielsweise von einem Streckenjitter berei- nigt.

Üblicher Weise ist die Schnittstelleneinheit Sn so ausgebil- det, dass von der Taktrückgewinnungseinheit CR nur ein Takt- signal, das auch als Referenztaktsignal bezeichnet werden kann, aus dem Datenstrom ausgewählt wird. Dieses Referenz- taktsignal RCLK wird redundant jeweils über eine erste Bus- verbindung REFBUS, sowie über einer zweiten redunanten Ver- bindung zu einer eine Phase-Locked Loop Schaltungseinheit PLL aufweisenden Takterzeugungseinheit T zu einem Paketkonzentra- tor PHUB in der zweiten Einheit NP übertragen.

Das extrahierte Referenztaktsignal RCLK (n) wird durch eine Auswahllogik auf der jeweiligen Schnittstelleneinheit Sl,..., Sn vorselektiert und durch einen Bustreiber BT weiter- geleitet. Der Bustreiber BT arbeitet im open Kollektor Modus, indem nur das Low-Potential des digitalen Kanalsignals auf den Bus gelegt wird. Im Gegensatz zum standardisierten Colli- sion Detection Busverfahren, wie es im Ethernet Anwendung findet, sorgt hier eine übergeordnete Systemsteuerungseinheit SS dafür, dass zur gleichen Zeit immer nur ein Bustreiber BT in den Schnittstelleneinheiten Sl,..., Sn aktiv ist. Grund da- für ist die Notwendigkeit einer Echtzeitübertragung der ext- rahierten Takt-oder Referenztaktsignale in uneingeschränkter Bandbreite.

Die paketorientierte Netzeinheit NP weist den Paketkonzentra- tor PHUB, u. a. ein Firmwaremodul FWM und einen mit einer Pha- se-Locked Loop Einheit PLL ausgebildeten Takterzeugungsein- heit T auf. Die Firmwaremodule FWM der Netzeinheiten NTDM und NP werden von einer Systemsteuerung SS der Netzübergangs- einheit NUE angesteuert.

Ein Nachteil der bekannten Netzübergangseinheit NUE liegt im hohen Aufwand bei einer Firmwareanpassung, wenn Veränderungen

bzgl. Synchronisation in der ersten oder zweiten Netzeinheit vorzunehmen sind.

Der Erfindung liegt die Aufgabe zugrunde, eine weitere Schal- tungsanordnung und ein Verfahren zur Taktsynchronisation an- zugeben.

Die Aufgabe wird durch die Merkmale der Ansprüche 1 und 13 gelöst.

Die Erfindung bringt den Vorteil mit sich, dass eine höhere Flexibilität bei Änderungen im jeweiligen Netz oder bei Aus- baumaßnahmen der Netze gegeben ist.

Die Erfindung bringt den Vorteil mit sich, dass ein unabhän- giges Senden von Taktsignalen von mehreren Taktrückgewin- nungseinheiten auf eine erste Verbindung ohne Beteiligung ei- ner zentralen die erste und zweite Netzeinheit synchronisie- rende Steuereinheit erfolgt.

Die Erfindung bringt den Vorteil mit sich, dass eine koordinierte Impulsabstands-und Impulsbreitenkodierung eine simultane, kollisionsfreie Echtzeitübertragung mehrerer ple- siochroner Taktsignale auf einem gemeinsamen Bussignal zeit- gleich ohne Einschränkung der Bandbreite ermöglicht.

Die Erfindung bringt den Vorteil mit sich, dass die Firmware zur Ansteuerung der Schnittstelleneinheit sowie eine Synchro- nisation der Schnittstelleneinheit in der ersten Netzeinheit mit der zweiten Netzeinheit nicht mehr benötigt wird.

Die Erfindung bringt den Vorteil mit sich, dass weitere Takt- folgen zu einem späteren Zeitpunkt ohne Einstellungen oder Veränderungen der Firmware in der ersten Netzeinheit auswähl- bar sind und der Busbetrieb zwischen der ersten und zweiten Netzeinheit dabei nicht unterbrochen werden braucht.

Weitere Besonderheiten der Erfindung werden aus der nachfol- genden näheren Erläuterung zu den Figuren eines Ausführungs- beispiels anhand von schematischen Zeichnungen ersichtlich.

Es zeigen : Figur 1 ein Blockschaltbild zur Taktsynchronisation, Figur 2 ein Blockschaltbild einer Taktrückgewinnungseinheit, Figur 3 ein Blockschaltbild einer weiteren Schaltungsanord- nung zur Taktsynchronisation, Figur 4 Impulsdiagramme, Figur 5 eine Ausgestaltung eines Bussignals PWDC, Figur 6 Impulsdiagramme zur Bildung eines Sicherheitsabstandes zwischen den Taktsignalen unter- schiedlicher Kanäle, Figur 7 Einblendung von Sperrbereichen, Figur 8 Blockschaltbild eines N-Kanal-Dekoders, Figur 9 dazugehöriges Impulsdiagramm, Figur 10 ein dazugehöriger Maskenaufbau, Figur 11 ein Impulsabstands-Algorithmus bei einem 3-Kanal und Figur 12 bei einem 4-Kanal Bussignal.

Figur 3 zeigt einen schematischen Aufbau einer Schaltungsan- ordnung zur Taktsynchronisation. Diese Schaltungsanordnung einer Netzübergangseinheit NUE wird aus einer ersten Netzein- heit NTDM und einer zweiten Netzeinheit NP gebildet. Die ers- te Netzeinheit wird in eine oder mehrere Bussignalbereitstel- lungseinheiten CHl,..., CHn, untergliedert. Die zweite Netz- einheit NP weist eine Netzeinheit-Systemsteuerung NPSS sowie einen Paketkonzentrator PHUB auf, wobei in dem Paketkon- zentrator PHUB eine Firmware FWM, eine Dekodiereinheit DE mit einer Dekodersteuereinheit DS sowie eine, beispielsweise mit einer Phase-Locked Loop Schaltungseinheit PLL ausgebildete Takterzeugungseinheit T angeordnet ist. Die Bussignalbereit- stellungseinheit CH1,..., CHn kann vorzugsweise in einem HW- Modul realisiert werden und per Konfiguration den Beschaffen- heiten der Netzumgebung durch den Betreiber angepasst werden.

Redundante Schaltungseinheiten und dazugehörige Verbindungs-

wege sind nicht dargestellt. Aus den eingangsseitig an den Bussignalbereitstellungseinheiten CHl, ..., CHn anliegenden Da- tensignalen DSEl,..., DSEn werden in der Taktrückgewinnungs- einheit CR die entsprechenden Referenztaktsignale RCLK zu- rückgewonnen und jeweils an einen separat arbeitenden Kanal- koder KK1,..., KK4 weitergeleitet. Diese Referenztaktsignale können jeweils auch als Taktquelle bezeichnet werden. In ei- nem ersten Schritt wird in dem Kanalkoder aus dem jeweiligen eingangsseitig anliegenden Referenztaktsignal RCLKi durch Frequenzteilung eine Referenzfrequenz f (REF) erzeugt. In ei- nem zweiten Schritt wird die erzeugte Referenzfrequenz f (REF) mit Hilfe des Referenztaktsignals RCLK zu einem Kanalsignal KS codiert. Anhand einer Vorselektion, die im Konfigurations- register KR einstellbar ist, wird aus den einzelnen Kanalsig- nalen KS1,..., KSn über eine Summensignalbildungseinheit SB ein Bussignal PWDC gebildet und an einen Bustreiber BT wei- tergeleitet. Über die erste Verbindung REFBUS wird ein Bus- signal PWDC zur Dekodiereinheit DE der zweiten Netzeinheit NP weitergeleitet.

Diese Schaltungsanordnung gemäß Fig. 3 bringt den Vorteil mit sich, dass hier die Möglichkeit besteht, alle vorselektierten Referenztaktsignale RCLKl, ..., n aus einer einzigen Taktrück- gewinnungseinheit CR oder einzelne Referenztaktsignale von den unterschiedlichen Bussignalbereitstellungseinheiten CHl,..., CHn zu erzeugen und zur zweiten Netzeinheit NP zu ü- bertragen. Vom Betreiber können per Konfiguration Datensigna- le DSEn mit geeigneter Taktqualität ausgewählt werden.

Eine Selektion eines Referenztaktsignales RCLKn wird in der zweiten Netzeinheit NP für eine Synchronisation nach einer in der Netzeinheit-Systemsteuerung NPSS der zweiten Netzeinheit NP festlegbaren Prioritätsliste durchgeführt. Im Störfall wird mit Hilfe der Dekodersteuereinheit DS eine Umschaltung auf eine andere, eventuell auch höherpriore Taktqualität ohne Beteiligung der Schaltungseinheiten in der ersten Netzeinheit NTDM in Verbindung mit der Netzeinheit-Systemsteuerung NPSS

der zweiten Netzeinheit NP verzögerungsfrei durchgeführt. Die Netzeinheit-Systemsteuerung NPSS in der zweiten Netzeinheit NP wird vom Dekoder DE unmittelbar über Störungen, wie bei- spielsweise einen Ausfall eines Referenztaktsignals RCLKl,..., RCLKn benachrichtigt. Eine Zuordnung der ausgefal- lenen Referenztaktquelle RCLKl,..., RCLKn erfolgt in der Netz- einheit-Systemsteuerung NPSS aufgrund der hinterlegten Konfi- gurationsdaten.

Der Vorteil dieser Schaltungsanordnung und des dazugehörenden Verfahrens gemäß Fig. 3 liegt darin, dass das Firmwaremodul in der ersten Netzeinheit NTDN sowie eine Synchronisation der Selektionsvorgänge in den Schnittstelleneinheiten entfällt.

Ein weiterer Vorteil besteht darin, dass weitere Referenz- taktsignale RCLKn zu einem späteren Zeitpunkt ausgewählt wer- den können, ohne die erste Netzeinheit NTDM umzugestalten und den Busbetrieb zwischen den Netzelementen zu unterbrechen.

Dies bringt eine erhöhte Flexibilität für den Betreiber mit sich, so dass Änderungen in seiner Netzumgebung oder Ausbau- maßnahmen seiner Netze jederzeit vornehmbar sind.

Nachfolgend wird die Bildung des Bussignals PWDC in der Bus- signalbereitstellungseinheit CHn beschrieben.

Anhand der Darstellung in Fig. 4 und 5 wird die Bildung des Bussignals PWDC näher erläutert. Die einzelnen Kanalsignale KSi, KSj werden unmittelbar aus dem zurückgewonnenen Refe- renztaktsignalen RCLK durch eine Frequenzverringerung und Ko- dierung generiert, indem je Kanal mit der Periodizität der festgelegten Referenzfrequenz f (REF) eine der Gesamtanzahl der Kanäle entsprechende Anzahl von Impulsen erzeugt wird und je Kanal den Impulsen feste Impulsabstände di, dj zugewiesen werden. Diese Impulsabstände können äquidistante Abstände o- der frei gewählte Abstände sein. Die Impulsabstände werden auch als Abstandsparameter bezeichnet. Entsprechend der Dar- stellung in Fig. 5 werden die äquidistanten Impulsabstände der einzelnen Kanäle KSi, KSj unterschiedlich ausgebildet.

Innerhalb der einzelnen Kanäle sind zur Kennzeichnung des Phasenabstandes zur Bezugsquelle (steigende Flanke der Refe- renzfrequenz f (REFx) unterschiedliche Impulsbreiten gebildet.

Die Impulsbreiten können beispielsweise mit einer linearen Abstufung ausgebildet werden. Vorteilhaft ist es, wenn die Impulsbreiten der Impulse bei den Impulsfolgen zunehmend aus- gebildet werden. Durch die definierten Impulsabstände und Im- pulsbreiten ist eine eindeutige Zuordnung der Kanäle KSl,..., KSn im Bussignal PWDC gegeben.

Der Impulsbreite des Impulses Pawl,..., PWk liegt eine Quanti- sierung des Bussignals PWDC zugrunde. Die Quantisierung des Bussignals PWDC wird durch die Impulsbreite der RCLK- Referenztaktsignale bestimmt. Ein Phasenbezug der jeweiligen Referenzfrequenz f (REFx) durch die führende Flanke des ersten Impulses des Kanalsignals KSx (Bezugsquelle) ermöglicht eine Kanalselektion im Dekoder DE der zweiten Netzeinheit NP.

Die Impulse der Kanalsignale KSl,...., KSn sind im Bussignal PWDC miteinander in negativer Logik (Low-aktiv) logisch ODER- verknüpft, siehe Fig. 5. Die Abstandsparameter di, ..., dj innerhalb der einzelnen Kanäle sind so bemessen, dass zwi- schen den Impulsen der Kanalsignale KS1,. .., KSn ein noch ausreichender Sicherheitsabstand S, wie in Fig. 6 darge- stellt, zwischen den einzelnen Impulsen besteht.

Bedingt durch Jitter bzw. Wander-oder Plesynchronität verur- sachten Frequenzoffset zwischen den unabhängigen Taktquellen RCLKl,..., RCLKn kommt es zu einer leichten Phasenbewegung der aus unterschiedlichen Kanälen stammenden Impulsen der Kanal- signale KSl,..., KSn. Durch Festlegung der Abstandsparameter di, ..., dj wird erreicht, dass mindestens ein Impuls aus dem Kanalsignal KSl,..., KSn eines jeden Kanals kollisionsfrei ü- bertragen und zur Synchronisierung der zentralen PLL in der Takterzeugungseinheit T der zweiten Netzeinheit verwendet werden kann. Jeder einzelne Impuls im Kanalsignal KS1,..., KSn hat einen festgelegten Phasenbezug durch seine vordefi-

nierte Impulsbreite PW1,. .., PWn zu seiner Bezugsquelle. Die PLL kann in der Takterzeugungseinheit T somit trotz eines kollisionbedingten Wechsels der Phasenposition der selektier- ten Impulsfolge ohne Beeinträchtigung synchron arbeiten. Im Falle einer Kollision in der selektierten Impulsfolge kann die PLL mit Hilfe der Steuerlogik DS im Dekoder DE auf eine Vielzahl der redundanten Impulse im Kanalsignal zugreifen und anhand der definierten Impulsbreite eine dem kanalspezifi- schen Abstandsparameter entsprechende Phasenkorrektur durch- führen, um einen nahtlosen Übergang vorzunehmen.

Anhand einer tabellarischen Ausführung, wie in Fig. 11 und 12 wiedergegeben, sowie in den Impulsdiagrammen der Fig. 6 und 7 ist eine Bestimmung der Pulsabstände di, ..., dj für das Bus- signal PWDC mit einem 3-und 4-Kanalsystem angegeben. Die re- sultierenden Zahlen bezüglich der Phasenposition in Fig. 11 werden in Fig. 7 erläutert. Die Kanalsignale KS1, KS2, KS3 werden im Folgenden auch als Kanäle Kl, K2, K3 bezeichnet.

In eine Ausgangsposition (Phase 0) eingeordnet ist jeweils die ansteigende Flanke des ersten Impulses mit der Impuls- breite PW1 in den Kanälen Kl, K2, K3. Die Phasenposition ist in Phaseneinheiten entsprechend der Quantisierung q des Refe- renztaktsignals RCLK angegeben. Im Beispiel ist q=61ns und entspricht einer halben Periodenlänge des 8192kHz- Referenztaktsignals RCLK. Die Impulsbreiten PW1=q, PW2=2q, PW3=3q sind entsprechend einer linearen Staffelung ausgebil- det.

Ein Sperrbereich SBR sichert einen ausreichenden Sicherheits- abstand zwischen den einzelnen Impulsen unterhalb der Kanal- signale mit dem Ziel, eine Kollision mit der für die Takter- zeugungseinheit selektierten Impulsfolge rechtzeitig zu er- kennen und einen Wechsel mit Hilfe der Steuerlogik auf eine ungestörte Impulsfolge in einer neuen Phasenposition im Kanal auszulösen.

Die Distanzparameter di, d2, d3 wie auch in Fig. 6 gezeigt, die auch als Impulsabstände oder Abstandsparameter bezeichnet werden können sind im Hinblick auf die Erhaltung eines mögli- chen Referenztaktsignals ausgewählt, indem die Sperrbereiche SBR aller beteiligten Kanäle mitberücksichtigt werden. Die so entstandene Regelung für ein Schema einer Aneinanderreihung von Impulsen mit Sperrbereichen SBR kann durch nachfolgenden Algorithmus bestimmt werden (siehe Fig. 11, 12) : Bussignal mit 3-Kanälen Bussignal mit 4-Kanälen max. Pulsweite PW3 = 3*q max. Pulsweite PW4 = 4*q dl = 3* (2n+1) dl = 2* (2n+1) d2 = 4* (2n+1) d2 = 3* (2n+1) d3 = 5* (2n+1) d3 = 5* (2n+1) d4 = 7* (2n+1) In diesen Formeln ist n ein Faktor für den Sperrbereich SBR, welcher für einen ausreichenden Sicherheitsabstand zwischen den Impulsen des Bussignals PWDC sorgt. Der Faktor n hat die Phaseneinheit q. Abhängig von der Kanalanzahl und der damit zusammenhängenden maximalen Impulsbreite wird n variiert, um einen ausreichenden Sicherheitsabstand S, wie in Fig. 6 dar- gestellt, zu erhalten.

Für ein sicheres Arbeiten im Dekoder DE mit nur der zweifa- chen Taktrate soll der Sicherheitsabstand entsprechend dem Impulsdiagramm mindestens S=2*q betragen. Bei dieser Vorge- hensweise kann der Dekoder DE direkt mit der Taktfrequenz des PLL-Quarzoszilators in der Takterzeugungseinheit T von 32,768MHz arbeiten. Dies erfordert beim obigen Algorithmus einen Sperrbereich SBR von n=4*q für ein 3-Kanal-System bzw. n=5*q für ein 4-Kanal-System. Vorausgesetzt ist eine ausrei- chende Bandbreite für eine verzerrungsfreie Impulsübertragung für das Bussignal PWDC bei der gewählten Quantisierung q des Referenztaktsignals.

Nachfolgend wird der Algorithmus anhand des 3-Kanal-Systems im Fig. 7 in einem Impulsdiagramm veranschaulicht. Für die

Vereinfachung einer Optimierung wird nur die maximale Impuls- breite PW3 berücksichtigt, wobei sich dadurch für die Impulse mit geringerer Impulsbreite größere Sicherheitsabstände als erforderlich ergeben. Als Referenzposition hierzu wird auf die Ausgangsphasenposition des jeweils ersten Impulses der Kanäle Kl, K2, K3 und jeweils auf die führende Impulsflanke Bezug genommen (Phase 0). Der Sperrbereich SBR n*q wird auf die ansteigende Flanke der nachfolgenden Impulse bezogen. Der Distanzparameter dl im ersten Kanal des 3-Kanal-Systems be- trägt laut Algorithmus dl=18*q, sodass der erste Sperrbereich SBR des ersten Kanals Kl auf der Phasenpositionsachse bei 14*q anfängt und bei 22*q endet. Gleich im Anschluss daran beginnt der Sperrbereich SBR des zweiten Impulses PW2 des zweiten Kanals K2 bei 23*q, sodass zwischen den Sperrberei- chen keine Lücke entsteht. Lediglich vor dem letzten Sperrbe- reich um die ansteigende Flanke des dritten Impulses PW3 im dritten Kanal K3 entsteht aufgrund der äquidistanten Impuls- abstandsfestlegung eine Lücke von 28*q (in Fig. 7 nicht mehr dargestellt).

Entsprechend der Formel [q* (3*d3+n)]-1 beträgt die maximal erzielbare Referenzfrequenz f (REF) im 3-Kanal-System 118kHz, wenn von einer Quantisierung von q=61ns ausgegangen wird (siehe Fig. 11). Bei Anwendung von binären Teilungsverhält- nissen (2n) ergibt sich daraus eine Limitierung der im Bus- signal zu übertragende Referenzfrequenz f (REF) auf 64kHz. Un- ter den gleichen Voraussetzungen reduziert sich dieser Wert im 4-Kanal-System auf 32kHz, siehe Fig. 12. Bei höherer Ka- nalanzahl kann die äquidistante Impulsabstandsfestlegung auf- gegeben werden, um eine zu starke Limitierung der erzielbaren Referenzfrequenz entgegenzuwirken.

Ein Ausführungsbeispiel zur Kodierung und Dekodierung des Bussignals PWDC ist in den Figuren 3 und 8 sowie in den zu Fig. 8 gehörenden Impulsdiagrammen 9,10 dargestellt.

Die Erzeugung der Kanalsignale KS1, KS2,. .., KSn erfolgt im Koderteil KK der Busbereitstellungseinheit CHl,... CHn mit Hilfe von binären Synchronzählern, welche direkt von den Re- ferenztaktsignalen RCLK getaktet werden. Entsprechend der Darstellung im Fig. 3 werden die Distanz-und Pulsbreitenpa- rameter für jeden Kanal separat durch Konfigurationsdaten festgelegt und mit kombinatorischen Netzen erzeugt. Von der Taktrückgewinnungseinheit CR werden nur die dafür bestimmten Referenztaktsignale RCLKn freigeschaltet und an den Koder KK weitergeleitet. Freigeschaltete Referenztaktsignale RCLKn werden bei Qualitätsverlust von der Taktrückgewinnungseinheit CR aufgrund eines in dieser integrierten Alarmmoduls recht- zeitig abgeschaltet. Nach Zusammenführung der Kanalsignale KSl,..., KSn wird das Summensignal über tristate Bustreiber geleitet und auf den REFBUS als Bussignal PWDC übertragen.

Die Funktionsweise eines Dekoders DE in der zweiten Netzein- heit NP wird anhand eines Prinzipblockschaltbildes im Fig. 8 erläutert. Der Dekoder DE ist u. a. in drei Funktionsblöcke KSY, KSK und MST untergliedert. Diese Funktionsblöcke sind ein Kanalsynchronizer KSY, ein Kanalselektor KSK und eine Maskensteuerung MST. Alle Funktionsblöcke sind mit der Steu- ereinheit DS verbunden. Entsprechend der Kanalanzahl sind im Kanalsynchronizer KSY drei unabhängig arbeitende Kanalsepara- toren KSPl,..., KSPn angeordnet. Das Herausfiltern der Kanal- signale aus dem Bussignal erfolgt mit Hilfe eines digitalen Regelkreises in einem Kanalseparator KSP in dem Funktions- block Kanalsychronisator KSY. Hierzu werden für die korrekte Selektion und für das Halten des Synchronismusses im Kanal- synronisator Pulsbreitenfilter PWF bzw. kanalspezifische Pulsdistanzfilter PDF eingesetzt. Alle diese Funktionen wer- den als Maskenfunktion ausgeführt, so dass eine Echtzeitüber- tragung der Referenzsignale bis zur Takterzeugungseinheit T in uneingeschränkter Bandbreite im Dekoder ermöglicht wird.

Das Impulsdiagramm in Fig. 9 zeigt in der ersten Zeile die auf dem Bus übertragene Signalfolge. In den nachfolgenden Im-

pulsdiagrammen sind die Ausgangssignale der Kanalseparatoren wiedergegeben. Da die Kanalsignale zueinander nicht exakt synchron sind, erfordert die Synchronisation drei unabhängige Regelkreise für die drei Kanäle.

Eine Umschaltung zwischen den gleichzeitig zur Verfügung ste- henden, im Kanalsynchronisator KSY dekodierten Referenztakte, wird anhand einer in der Steuereinheit DS hinterlegten Prio- ritätsliste im Kanalselektormodul KSK ausgeführt. Dies ermög- licht eine schnelle HW-gesteuerte Reaktion im Störungsfall.

Die im Kanalselektormodul KSY ausgewählte Impulsfolge PW1, PW2, PW3 eines Kanalsignals Kn erhält im Maskensteuerungs- block MST eine synchron mitgeführte Maske, wodurch je Refe- renztaktperiode f (REF) nur ein kollisionsfreier Impuls an die PLL weitergeleitet wird. Entsprechend der Darstellung im Fig.

10 wird diese Maske der Pulsbreitenabstufung des Kanalsignals angepasst, wobei die Maske in mindestens zwei Bereiche, den Durchlassbereich DLB und den Kontrollbereich KLB unterglie- dert wird. Der Durchlassbereich DLB wird nach Pulsbreitenab- stufung priorisiert freigeschaltet, wenn mehrere kollisions- freie Impulse im Kanalsignal gefunden wurden. Dem schmalsten Impuls wird die höchste Priorität zugeordnet, denn die trägt unmittelbar die Phasenposition der Bezugsquelle.

Der Kontrollbereich KLB ist der äußere Teil der Maske und ist zuständig für eine Kollisionsvorhersage. Läuft ein fremder Impuls von einer beliebigen Seite in den Kontrollbereich KLB hinein, wird daraufhin der Durchlassbereich DLB der betroffe- nen Maske gesperrt und gleichzeitig die nächste kollisions- freie Maske freigeschaltet. Der Kontrollbereich KLB ist 2UI breit, wobei hier die Einheit UI ein unit intervall bedeutet und sich auf die Systemtaktperiode des Dekoders bezieht. Im Vergleich zur im Koder benutzten Quantisierungsstufe q steht wegen der zweifachen Takrate für ein UI=0, 5*q (31ns), dies entspricht einem Systemtakt von 32,768MHz.

Der im Algorithmus parametrisierte Sicherheitsbereich SBR von SBR=2*q setzt sich damit aus einem Reservebereich von 1*q (=2UI) für den Durchlassbereich DLB, sowie aus einem wei- teren 1*q (=2UI) für den Kontrollbereich KLB der Maske zusam- men. Die digitale Regelung im Kanalsynchronizer arbeitet mit einer internen Quantisierung von einem UI, sodass im Durch- laßbereich neben dem Quantisierungsjitter noch ein UI für den Restjitter am Kanalsignal reserviert bleibt. Die Quantisie- rung der Pulsbreitenmessung bzw. der Kollisionserkennung für den Kontrollbereich kann dagegen mit der doppelten Abtastrate von 0, 5UI unter Verwendung beider Schaltflanken des System- taktes erfolgen, wodurch die Sicherheit und die Dynamik der Regelung gesteigert wird.

Das Sperren und Freischalten der Masken in unterschiedlichen Phasenpositionen innerhalb eines selektierten Referenztakt- pfades erfolgt mit Hilfe einer Phasenausgleichsschaltung. In Einheiten des bekannten kanalspezifischen Distanzparameters wird hier ein Phasenausgleich bei jedem Maskenwechsel durch- geführt. Auf diese Weise treffen sich die zur Synchronisie- rung ausgewählten Impulse aus Sicht der PLL stets in der gleichen Phasenposition.

Für PLL-Module, deren Phasendetektor, z. B. eine EXOR- Schaltung, nicht mit Flankensteuerung arbeitet, wird hier auch die Pulsbreite nach Maskierung regeneriert, indem digi- tal ein Tastverhältnis von 1 : 1 eingestellt wird.

Mit der digital geregelten Maskensteuerung werden die Impulse der Referenztaktsignale ohne Zwischenbearbeitung, das heißt in Echtzeit zur PLL weitergeleitet. Die Masken dienen ledig- lich der Ausblendung der redundanten Impulse innerhalb eines Kanals.

Sämtliche Funktionen der Maskensteuerung können in Hardware ausgeführt werden, um eine optimale Dynamik für die Regelung zu erreichen. Einzelne Funktionen der Maskensteuerung können

auch durch eine entsprechende Software in das Firmwaremodul FWM des Paketkonzentrators PHUB ausgelagert werden. Die da- durch entstandene mögliche längere Reaktionszeit kann durch eine evtl. vorhandene Holdover-Funktion in der Phase-Locked Loop Schaltung PLL überbrückt werden.

Das Kanalselektormodul KSK kann auch in das Modul zur Masken- steuerung MST durch entsprechende Freischaltung der Durchlaß- masken integriert werden. Ferner kann die Bildung der Masken- bereiche, Kontroll-und Durchlaßbereich, mit dem digitalen Regelkreis des Kanalsynchronizers direkt verknüpft werden.

Die Phasenausgleichsschaltung kann in der PLL- Rückkopplungsschleife in einer gemeinsamen Hardware ausges- talteten Ausführung implementiert werden.