Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
ELEMENTARY ELECTRONIC CIRCUIT FOR STAGE OF AMPLIFICATION OR REPEAT OF ANALOG SIGNALS
Document Type and Number:
WIPO Patent Application WO/2017/055709
Kind Code:
A1
Abstract:
The invention relates to an electronic circuit (300) comprising: at least one first multi-gate transistor (301) comprising a first gate (g) and a second gate (bg) different from the first gate; and a regulation unit (303) designed to measure a variable representing the drain-source voltage (Vds) of the first transistor and to apply a polarisation potential (Vbg) as a function of said variable to the second gate (bg) of the first transistor (301).

Inventors:
AUDEBERT PATRICK (FR)
DE FOUCAULD EMERIC (FR)
LEDUC YVES (FR)
JACQUEMOD GILLES (FR)
WEI ZHAOPENG (FR)
LORENZINI PHILIPPE (FR)
Application Number:
PCT/FR2016/052394
Publication Date:
April 06, 2017
Filing Date:
September 21, 2016
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
COMMISSARIAT ENERGIE ATOMIQUE (FR)
International Classes:
H03K17/082; G05F3/20; H03K19/003
Domestic Patent References:
WO1999029040A11999-06-10
Foreign References:
US20040135621A12004-07-15
EP2141741A22010-01-06
US5103277A1992-04-07
US20040104760A12004-06-03
Attorney, Agent or Firm:
CABINET BEAUMONT (FR)
Download PDF:
Claims:
REVENDICATIONS

1. Circuit électronique (300) comportant :

au moins un premier transistor MOS multi-grilles (301) comportant une première grille (g) et une deuxième grille (bg) distincte de la première grille ; et

une unité de régulation (303) adaptée à mesurer une grandeur représentative de la tension drain-source (V^s) du premier transistor et à appliquer sur la deuxième grille (bg) du premier transistor (301) un potentiel de polarisation ( ^g) fonction de ladite grandeur,

dans lequel les variations du potentiel de polarisation

(V"bg) appliquées par l'unité de régulation (303) en fonction des variations de la tension drain-source ( ^s) du premier transistor (301) suivent une loi (f) choisie pour que, dans une plage de tensions drain-source ( ^s) dans laquelle le premier transistor (301) fonctionne en régime de saturation, la conductance de sortie du premier transistor (301) soit plus faible que lorsqu'un potentiel de polarisation (V^g) constant est appliqué sur la deuxième grille du premier transistor (301) .

2. Circuit (300) selon la revendication 1, dans lequel les variations du potentiel de polarisation (V^g) appliquées par l'unité de régulation (303) en fonction des variations de la tension drain-source ( ^s) du premier transistor (301) suivent une loi (f) choisie pour que, dans ladite plage de tensions drain- source ( ^s) dans laquelle le premier transistor (301) fonctionne en régime de saturation, la conductance de sortie du premier transistor (301) soit sensiblement indépendante de sa tension drain-source (V^s) .

3. Circuit 300 selon la revendication 1 ou 2, dans lequel les variations du potentiel de polarisation ( ^g) appliquées par l'unité de régulation (303) en fonction des variations de la tension drain-source ( ^s) du premier transistor (301) suivent une loi (f) choisie pour que, pour une tension (VgS) donnée appliquée entre la première grille (g) et la source du premier transistor (301) , le courant drain-source (Ids) ^u premier transistor (301) soit sensiblement constant dans ladite plage de tensions drain-source (V^s) dans laquelle le premier transistor (301) fonctionne en régime de saturation.

4. Circuit (300) selon l'une quelconque des revendications 1 à 3, dans lequel le premier transistor (301) comprend une région de formation de canal (c) , une région de source (s) et une région de drain (d) bordant latéralement la région de formation de canal (c) , la première grille (g) étant disposée au-dessus de la région de formation de canal (c) et étant isolée de la région de formation de canal (c) par une couche isolante (409) , et la deuxième grille (bg) étant disposée sous la région de formation de canal (c) .

5. Circuit (300) selon la revendication 4, dans lequel la deuxième grille (bg) est isolée de la région de formation de canal (c) par une couche isolante (403) .

6. Circuit (300) selon l'une quelconque des revendications 1 à 5, dans lequel le premier transistor (301) est un transistor de type FDSOI .

7. Circuit (300) selon l'une quelconque des revendications 1 à 6, dans lequel l'unité de régulation (303) comprend un deuxième transistor MOS (901) dont la grille (g) est reliée au drain (d) du premier transistor (301) , dont le drain (d) est relié à un noeud (VDD) d'application d'un premier potentiel d'alimentation par une première résistance (RI), et dont la source (s) est reliée à un noeud (GND) d'application d'un deuxième potentiel d'alimentation distinct du premier potentiel d'alimentation par une deuxième résistance (R2) .

8. Circuit (300) selon l'une quelconque des revendications 1 à 6, dans lequel l'unité de régulation (303) comprend des circuits numériques.

9. Circuit (300) selon l'une quelconque des revendications 1 à 8, comportant plusieurs premiers transistors MOS multi-grilles (301 ; 903 ; 301') comportant chacun une première grille (g) et une deuxième grille (bg) distincte de la première grille, dans lequel l'unité de régulation (303) est adaptée à mesurer, pour chaque premier transistor, une grandeur représentative de la tension drain-source du transistor, et à appliquer sur la deuxième grille (bg) de chaque premier transistor un potentiel de polarisation fonction d'une ou plusieurs desdites grandeurs .

10. Circuit (300) selon l'une quelconque des revendications 1 à 9, dans lequel l'unité de régulation (303) comprend un module de calibration adapté à déterminer la loi (f) des variations à appliquer au potentiel de polarisation (V^g) en fonction des variations de la tension drain-source (V^s) du premier transistor (301) , pour que, en régime de saturation, la conductance de sortie du premier transistor (301) soit plus faible que lorsqu'un potentiel de polarisation (V^g) constant est appliqué sur la deuxième grille du premier transistor (301) .

11. Circuit (300) selon l'une quelconque des revendications 1 à 10, dans lequel l'unité de régulation (303) comprend un module de calibration adapté à déterminer la loi (f) des variations à appliquer au potentiel de polarisation (V^g) en fonction des variations de la tension drain-source (V^s) du premier transistor (301), pour que, en régime de saturation, la conductance de sortie du premier transistor (301) soit sensiblement indépendante de sa tension drain-source (V^s) .

12. Circuit (300) selon la revendication 10 ou 11, dans lequel l'unité de régulation (303) est reconfigurable, le module de calibration étant adapté à configurer l'unité de régulation

(303) pour appliquer la loi (f) déterminée.

13. Circuit (300) selon l'une quelconque des revendications 1 à 6, dans lequel l'unité de régulation (303) comprend un troisième transistor MOS multi-grilles (921) comportant une première grille (g) et une deuxième grille (bg) distincte de la première grille, les premier (301) et troisième (921) transistors étant montés en miroir de courant, et la deuxième grille (bg) du premier transistor (301) étant connectée au drain (d) du troisième transistor (921) .

14. Circuit (300) selon la revendication 13, dans lequel la deuxième grille (bg) du troisième transistor (921) est connectée au drain (d) du premier transistor (301) .

15. Circuit d'amplification d'un signal analogique comportant au moins un circuit (300) selon l'une quelconque des revendications 1 à 12.

16. Circuit de recopie d'un courant comportant au moins un circuit (300) selon l'une quelconque des revendications 1 à 12.

17. Circuit d'amplification ou de recopie d'un signal différentiel comportant au moins un circuit (300) selon l'une quelconque des revendications 1 à 12.

Description:
CIRCUIT ELECTRONIQUE ELEMENTAIRE POUR ETAGE D 'AMPLIFICATION OU DE RECOPIE DE SIGNAUX ANALOGIQUES

Domaine

La présente demande concerne le domaine des circuits électroniques de façon générale, et concerne plus particulièrement le domaine des circuits électroniques utilisant des transistors MOS fonctionnant en régime de saturation pour amplifier ou recopier des signaux analogiques.

Exposé de 1 ' art antérieur

De nombreux circuits électroniques, par exemple des amplificateurs de tension ou des miroirs de courant, comprennent au moins un transistor MOS utilisé en régime de saturation pour amplifier ou recopier un signal analogique. Un potentiel représentatif du signal d'entrée à amplifier ou à recopier est généralement appliqué sur la grille ou sur la source du transistor, et un signal de sortie, image du signal d'entrée, est fourni sur un noeud de source ou de drain du transistor.

La figure 1 est un schéma électrique d'un exemple d'un circuit d'amplification de tension comprenant un transistor MOS Tl utilisé en régime de saturation. Dans l'exemple représenté, le transistor Tl est un transistor à canal N dont la source (s) est reliée à un noeud d'application d'un potentiel d'alimentation bas GND, par exemple la masse, et dont le drain (d) est relié à un noeud d'application d'un potentiel d'alimentation haut VDD supérieur au potentiel d'alimentation bas GND par l'intermédiaire d'une charge résistive R, par exemple une résistance ou un transistor MOS polarisé en régime de saturation.

En fonctionnement, une tension d'entrée v-j_ à amplifier

(référencée par rapport au noeud GND dans cet exemple) , est appliquée sur la grille (g) du transistor Tl. Sous réserve que la fréquence du signal v-j_ soit inférieure à la fréquence de coupure du circuit, et que l'amplitude du signal v-j_ reste limitée, le montage de la figure 1 fournit, sur le drain (d) du transistor Tl, une tension de sortie v Q (référencée par rapport au noeud GND dans cet exemple), image amplifiée de la tension v-j_ . En petits signaux, le gain en tension G v = v 0 /v-j_ du circuit est égal au produit -G m *R, G m étant la transconductance du transistor Tl polarisé en régime de saturation, et R étant la résistance de la charge R. Pour obtenir la fonction d'amplification recherchée, la tension de sortie v Q doit être comprise entre la tension drain- source ^ ssa - | - minimale pour assurer le fonctionnement en régime de saturation du transistor Tl, et la tension VDD-V , V étant la tension aux bornes de la charge R.

La figure 2 est un schéma électrique d'un exemple d'un circuit de recopie de courant, comprenant un transistor MOS Tl utilisé en régime de saturation. Dans l'exemple représenté, le transistor Tl est un transistor à canal N dont la source (s) est reliée à un noeud d'application d'un potentiel d'alimentation bas

GND, par exemple la masse. Le circuit de la figure 2 comprend en outre un transistor MOS T2, par exemple identique au transistor Tl . Les transistors Tl et T2 sont montés en miroir de courant, le transistor T2 formant la branche d'entrée du miroir, et le transistor Tl formant la branche de sortie du miroir. La source

(s) du transistor T2 est reliée à la source (s) du transistor Tl, la grille (g) du transistor T2 est reliée à la grille (g) du transistor Tl, et le drain (d) du transistor T2 est relié à la grille (g) du transistor T2. En fonctionnement, un courant d'entrée ij_ à recopier est appliqué sur le drain (d) du transistor d'entrée T2. La grille (g) du transistor T2 s' auto-polarise de façon que le transistor T2 absorbe le courant d'entrée ij_. Le transistor de sortie Tl étant polarisé à la même tension grille-source que le transistor d'entrée T2, le transistor Tl est traversé par un courant de sortie i Q sensiblement identique au courant d'entrée ij_, ou, si les transistors Tl et T2 ont des dimensions différentes, par un courant de sortie i Q proportionnel au courant d'entrée ij_.

Un problème qui se pose dans les circuits du type décrit en relation avec les figures 1 et 2, et, plus généralement, dans tout circuit utilisant un transistor MOS fonctionnant en régime de saturation pour recopier ou amplifier un signal analogique, réside dans le fait que, généralement, la conductance de sortie d'un transistor MOS est relativement élevée, et varie en fonction de la tension drain-source ou tension de sortie du transistor. Il en résulte des performances limitées, notamment en terme de gain pour les circuits d' amplification, ou en terme de précision de la copie pour les circuits de recopie de courant.

Ainsi, il existe un besoin pour un circuit élémentaire se comportant comme un transistor MOS, mais présentant, en régime de saturation, une conductance de sortie relativement faible et sensiblement indépendante de sa tension de sortie.

Pour cela, on a déjà proposé d'utiliser un montage dit cascode, constitué d'une association en série de deux transistors

MOS fonctionnant en régime de saturation, l'un des deux transistors étant monté en grille commune, c'est-à-dire recevant sur sa grille un potentiel de polarisation constant, effectuant une copie de son courant de source sur son drain, et l'autre transistor recevant sur sa grille un potentiel représentatif du signal d'entrée à amplifier ou à recopier. Un inconvénient du montage cascode réside cependant dans le fait qu'il comprend deux transistors en série, les deux transistors devant être maintenus polarisés en régime de saturation pour garantir le bon fonctionnement du circuit. Il en résulte une augmentation de la valeur minimale de la tension de sortie pour laquelle le bon fonctionnement du circuit est garanti, et donc une diminution de la plage d'excursion des signaux de sortie dans laquelle le bon fonctionnement du circuit est garanti. Ceci pose tout particulièrement problème pour des circuits réalisés dans des filières technologiques avancées, dans lesquels la tension d'alimentation VDD est relativement faible, typiquement de l'ordre de 1 à 2 volts, ce qui limite déjà significativement, en valeur haute, la plage d'excursion des signaux de sortie.

Résumé

Ainsi, un mode de réalisation prévoit un circuit électronique comportant : au moins un premier transistor MOS multi-grilles comportant une première grille et une deuxième grille distincte de la première grille ; et une unité de régulation adaptée à mesurer une grandeur représentative de la tension drain-source du premier transistor et à appliquer sur la deuxième grille du premier transistor un potentiel de polarisation fonction de ladite grandeur.

Selon un mode de réalisation, les variations du potentiel de polarisation appliquées par l'unité de régulation en fonction des variations de la tension drain-source du premier transistor suivent une loi choisie pour que, en régime de saturation, la conductance de sortie du premier transistor soit plus faible que lorsqu'un potentiel de polarisation constant est appliqué sur la deuxième grille du premier transistor.

Selon un mode de réalisation, les variations du potentiel de polarisation appliquées par l'unité de régulation en fonction des variations de la tension drain-source du premier transistor suivent une loi choisie pour que, en régime de saturation, la conductance de sortie du premier transistor soit sensiblement indépendante de sa tension drain-source.

Selon un mode de réalisation, le premier transistor comprend une région de formation de canal, une région de source et une région de drain bordant latéralement la région de formation de canal, la première grille étant disposée au-dessus de la région de formation de canal et étant isolée de la région de formation de canal par une couche isolante, et la deuxième grille étant disposée sous la région de formation de canal.

Selon un mode de réalisation, la deuxième grille est isolée de la région de formation de canal par une couche isolante.

Selon un mode de réalisation, le premier transistor est un transistor de type FDSOI .

Selon un mode de réalisation, l'unité de régulation comprend un deuxième transistor MOS dont la grille est reliée au drain du premier transistor, dont le drain est relié à un noeud d'application d'un premier potentiel d'alimentation par une première résistance, et dont la source est reliée à un noeud d'application d'un deuxième potentiel d'alimentation distinct du premier potentiel d'alimentation par une deuxième résistance.

Selon un mode de réalisation, l'unité de régulation comprend des circuits numériques.

Selon un mode de réalisation, le circuit comporte plusieurs premiers transistors MOS multi-grilles comportant chacun une première grille et une deuxième grille distincte de la première grille, dans lequel l'unité de régulation est adaptée à mesurer, pour chaque premier transistor, une grandeur représentative de la tension drain-source du transistor, et à appliquer sur la deuxième grille de chaque premier transistor un potentiel de polarisation fonction d'une ou plusieurs desdites grandeurs.

Selon un mode de réalisation, l'unité de régulation comprend un module de calibration adapté à déterminer la loi des variations à appliquer au potentiel de polarisation en fonction des variations de la tension drain-source du premier transistor, pour que, en régime de saturation, la conductance de sortie du premier transistor soit plus faible que lorsqu'un potentiel de polarisation constant est appliqué sur la deuxième grille du premier transistor.

Selon un mode de réalisation, l'unité de régulation comprend un module de calibration adapté à déterminer la loi des variations à appliquer au potentiel de polarisation en fonction des variations de la tension drain-source du premier transistor, pour que, en régime de saturation, la conductance de sortie du premier transistor soit sensiblement indépendante de sa tension drain-source.

Selon un mode de réalisation, l'unité de régulation est reconfigurable, le module de calibrâtion étant adapté à configurer l'unité de régulation pour appliquer la loi déterminée.

Un autre mode de réalisation prévoit un circuit d'amplification d'un signal analogique comportant au moins un circuit du type susmentionné.

Un autre mode de réalisation prévoit un circuit de recopie d'un courant comportant au moins un circuit du type susmentionné .

Un autre mode de réalisation prévoit un circuit d'amplification ou de recopie d'un signal différentiel comportant au moins un circuit du type susmentionné.

Brève description des dessins

Ces caractéristiques et leurs avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :

la figure 1, précédemment décrite, est un schéma électrique d'un exemple d'un circuit d'amplification de tension ;

la figure 2, précédemment décrite, est un schéma électrique d'un exemple d'un circuit de recopie de courant ;

la figure 3 est un schéma électrique simplifié d'un exemple d'un mode de réalisation d'un circuit élémentaire utilisable dans des circuits d'amplification ou de recopie de signaux analogiques ;

la figure 4 est une vue en coupe schématique d'un exemple de réalisation d'un transistor MOS du circuit de la figure 3 ;

les figures 5, 6 et 7 sont des diagrammes illustrant le fonctionnement du transistor MOS de la figure 4 ; la figure 8 est un diagramme illustrant le fonctionnement du circuit élémentaire de la figure 3 ;

les figures 6bis et 8bis sont des diagrammes correspondant respectivement aux figures 6 et 8 et illustrant le fonctionnement du circuit de la figure 3 pour un autre point de fonctionnement du transistor MOS ;

la figure 9 est un schéma électrique d'un exemple de circuit de recopie de courant comportant un circuit élémentaire du type décrit en relation avec la figure 3 ;

la figure 10 est un schéma électrique d'un exemple de circuit d'amplification de tension comportant un circuit élémentaire du type décrit en relation avec la figure 3 ;

la figure 11 est un schéma électrique d'un autre exemple d'un circuit de recopie de courant comportant un circuit élémentaire du type décrit en relation avec la figure 3 ;

la figure 12 est un schéma électrique d'un exemple d' implémentation du circuit de recopie de courant de la figure 11 la figure 13 est un schéma électrique d'un autre exemple d' implémentation du circuit de recopie de courant de la figure 11 ; et

la figure 14 est un schéma électrique d'un autre exemple d'un circuit d'amplification de tension comportant un circuit élémentaire du type décrit en relation avec la figure 3.

Description détaillée

De mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", "latéral", etc., il est fait référence à l'orientation de la vue en coupe de la figure 4, étant entendu que, dans la pratique, les éléments décrits peuvent être orientés différemment. Sauf précision contraire, les expressions "approximativement", "sensiblement", "environ", "quasiment" et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Dans la présente description, on utilise le terme "connecté" pour désigner une liaison électrique directe, sans composant électronique intermédiaire, par exemple au moyen d'une ou plusieurs pistes conductrices, et le terme "couplé" ou le terme "relié", pour désigner soit une liaison électrique directe (signifiant alors "connecté") soit une liaison via un ou plusieurs composants.

La figure 3 est un schéma électrique simplifié d'un exemple d'un mode de réalisation d'un circuit élémentaire 300 utilisable notamment dans des circuits d'amplification ou de recopie de signaux analogiques, ce circuit se comportant comme un transistor MOS, mais présentant, en régime de saturation, une conductance de sortie relativement faible et sensiblement indépendante de sa tension de sortie.

Le circuit 300 comprend un transistor MOS 301. Dans l'exemple représenté, le transistor 301 est un transistor à canal N dont la source (s) est destinée à être reliée à un noeud d'application d'un potentiel d'alimentation bas GND, par exemple la masse (par exemple un potentiel égal à 0 V) , et dont le drain (d) est destiné à être relié à un noeud d'application d'un potentiel d'alimentation haut VDD supérieur au potentiel d'alimentation bas GND, par exemple par l'intermédiaire d'une charge résistive non représentée.

Selon un aspect d'un mode de réalisation, le transistor 301 est un transistor double-grille, c'est-à-dire qu'il comporte une région de formation de canal (c) (figure 4) bordée latéralement d'une part par une région de source (s) et d'autre part par un région de drain (d) , et qu'il comporte en outre une première grille de commande (g) ou grille de face avant, disposée au-dessus de la région de formation de canal et isolée de la région de formation de canal par une couche isolante, et une deuxième grille de commande (bg) ou grille de face arrière, disposée sous la région de formation de canal. Dans un tel transistor, le courant circulant entre le drain (d) et la source (s) du transistor est fonction non seulement du potentiel appliqué sur la grille de face avant (g) du transistor, mais aussi du potentiel appliqué sur sa grille de face arrière (bg) . En particulier, la tension de seuil du transistor, c'est-à-dire la tension minimale à appliquer entre la grille de face avant (g) et la source (s) du transistor pour rendre le transistor passant, dépend du potentiel appliqué sur la grille de face arrière (bg) du transistor.

Le circuit 300 comprend une unité de régulation 303 adaptée à mesurer une grandeur représentative de la tension drain- source du transistor 301, et à appliquer sur la grille de face arrière (bg) du transistor 301 un potentiel de polarisation (référencé par rapport au noeud GND dans cet exemple) fonction de la grandeur mesurée. Dans l'exemple représenté, l'unité de régulation 303 est connectée à la source (s) et au drain (d) du transistor 301, ainsi qu'à la grille de face arrière (bg) du transistor 301, et est adaptée à mesurer la tension drain-source du transistor 301, et à appliquer sur la grille de face arrière (bg) du transistor 301 un potentiel de polarisation fonction de la tension drain-source mesurée.

La figure 4 est une vue en coupe schématique d'un exemple de réalisation du transistor MOS 301 du circuit de la figure 3. Dans cet exemple, le transistor 301 est un transistor de type SOI

(de l'anglais "Semiconductor On Insulator" - semiconducteur sur isolant) . Le transistor 301 est réalisé dans et sur une structure de type semiconducteur sur isolant comportant un empilement vertical d'un substrat de support semiconducteur 401 revêtu d'une couche 403 d'un matériau isolant, la couche 403 étant elle-même revêtue d'une couche semiconductrice 405. La face inférieure de la couche semiconductrice 405 est en contact avec la face supérieure de la couche isolante 403, et la face inférieure de la couche isolante 403 est en contact avec la face supérieure du substrat de support 401. Le transistor 301 est délimité latéralement par des tranchées d'isolement 407, par exemple remplies d'oxyde, s'étendant sensiblement verticalement depuis la face supérieure de la couche semiconductrice 405, traversant la couche semiconductrice 405 et la couche isolante 403, et se prolongeant dans le substrat de support 401, par exemple jusqu'à la face inférieure du substrat 401.

Le transistor 301 comprend, dans la couche semiconductrice 405, à l'intérieur de la région délimitée par les tranchées 407, une région de formation de canal (c) , ainsi qu'une région de source (s) et une région de drain (d) bordant latéralement la région de formation de canal (c) . Dans cet exemple, les régions de source (s) et de drain (d) et la région de formation de canal (c) s'étendent sur toute l'épaisseur de la couche 405. La région de formation de canal (c) est de type de conductivité opposé à celui des régions de source (s) et de drain (d) . A titre d'exemple, pour un transistor à canal N, la région de formation de canal (c) est dopée de type N, et les régions de source (s) et de drain (d) sont dopées de type P. Le substrat de support 401 peut être de même type de conductivité que la région de formation de canal (c) , ou de type de conductivité opposé.

Le transistor 301 comprend, au-dessus de la région de formation de canal (c) , une grille de commande (g) isolée de la région de formation de canal (c) par une couche isolante 409, par exemple une couche d'oxyde. La grille (g) correspond à la grille de face avant du transistor 301. La face inférieure de la grille (g) est en contact avec la face supérieure de la couche isolante 409, la face inférieure de la couche isolante 409 étant en contact avec la face supérieure de la région de formation de canal (c) .

Dans cet exemple, la grille de face arrière (bg) du transistor 301 est formée par la région de substrat 401 disposée sous la région de formation de canal (c) . Ainsi, la grille de face arrière (bg) est isolée de la région de formation de canal (c) par la couche 403.

Dans un mode de réalisation préféré, le transistor 301 est un transistor de type FDSOI, c'est-à-dire un transistor SOI dans lequel la région de formation de canal (c) est entièrement déplétée en l'absence de polarisation du transistor. En effet, dans un transistor FDSOI, les variations du potentiel de commande appliqué sur la grille de face arrière (bg) du transistor provoquent des variations significatives de la tension de seuil du transistor, et donc du courant circulant dans le transistor lorsque ce dernier conduit. Il en résulte, comme cela ressortira plus clairement de la suite de la description, que les transistors FDSOI sont particulièrement adaptés à la réalisation du circuit 300 de la figure 3. Plus particulièrement, les diagrammes illustratifs des figures 5, 6, 7 et 8, qui vont être décrits ci- après, sont tracés pour un transistor 301 du type généralement désigné dans la technique par le sigle UTBB-FDSOI (de l'anglais "Ultra Thin Body and Box Fully Depleted Silicon On Insulator" - transistor FDSOI à régions de corps et d'oxyde enterré ultra minces), de longueur de grille de l'ordre de 28 nm.

Les modes de réalisation décrits ne se limitent toutefois pas au cas où le transistor 301 est de type SOI ou FDSOI. Plus généralement, les modes de réalisation décrits s'appliquent à tous types de transistors MOS à deux grilles de commande disposées respectivement du côté de la face avant et du côté de la face arrière de la région de formation de canal du transistor. A titre d'exemple, les modes de réalisation décrits sont compatibles avec un transistor MOS 301 de type "bulk", comportant une région de corps semiconductrice disposée sous la région de formation de canal, dont la face supérieure est en contact avec la face inférieure de la région de formation de canal. Dans ce cas, la grille de face arrière est constituée par la région de corps du transistor, et n'est pas isolée de la région de formation de canal.

La figure 5 est un diagramme représentant une courbe C Q illustrant l'évolution du courant drain-source I^ s (en microampères, en ordonnée) du transistor 301, en fonction de sa tension drain-source V^ S (en volts, en abscisse) . La courbe CQ correspond au cas où le potentiel V^g appliqué sur la grille de face arrière (bg) du transistor 301 est nul (c'est-à-dire sensiblement égal au potentiel du noeud GND) . De plus, la courbe CQ est tracée pour une tension Vg S entre la grille de face avant (g) et la source (s) du transistor 301 constante et supérieure à la tension de seuil du transistor (c'est-à-dire que le transistor 301 est polarisé en régime de saturation) .

Comme cela apparaît sur la figure 5, le courant drain- source croît de façon continue de 0 à environ 1 μΑ pour une tension V^ s croissant de 0 à environ 1 V. La croissance de la courbe CQ est non linéaire, ce qui montre bien que la conductance de sortie du transistor 301 est dépendante de la tension de sortie V^ s du transistor. On observe en outre que la pente de la courbe CQ augmente avec la tension de sortie V^ s , ce qui montre que la conductance de sortie du transistor 301 se dégrade (augmente) lorsque la tension de sortie V^ s augmente.

La figure 6 est un diagramme représentant, comme en figure 5, l'évolution du courant drain-source (en microampères, en ordonnée) du transistor 301, en fonction de la tension drain-source V^ s (en volts, en abscisse) , de ce transistor. Sur la figure 6, ont été représentées la courbe CQ du diagramme de la figure 5, ainsi que des courbes C ] _, C2 , C3 , C4 , C5 , Cg, C7 , Cg, C9 et C]_ Q représentant l' évolution du courant 1^5 en fonction de la tension V^ s dans les mêmes conditions de polarisation de la grille de face avant (g) que dans le cas de la courbe CQ, mais avec des potentiels V^g différents appliqués sur la grille de face arrière (bg) du transistor 301. Dans l'exemple représenté, les courbes C]_, C2 , C3 , C4 , C5 , Cg, C7 , Cg, C9 et C]_ Q correspondent respectivement à des potentiels V^g de 0,1 V, 0,2 V, 0,3 V, 0,4 V, 0,5 V, 0,6 V, 0,7 V, 0,8 V, 0,9 V et 1 V.

Comme cela apparaît sur la figure 6, quel que soit le potentiel de polarisation V^g appliqué sur la grille de face arrière du transistor, le courant drain-source croît de façon continue, mais non linéaire, pour une tension V^ s croissant de 0 V à environ 1 V, avec une pente augmentant lorsque la tension de sortie V^ s augmente. De plus, dans cet exemple, pour une tension V " ds donnée, le courant drain-source est d'autant plus élevé que le potentiel V^g est élevé. En effet, on a considéré dans cet exemple un transistor 301 dans lequel une augmentation du potentiel de polarisation appliqué sur la grille de face arrière (bg) du transistor se traduit par une diminution de la tension de seuil du transistor, et donc par une augmentation du courant traversant le transistor pour une tension grille-source donnée supérieure à la tension de seuil du transistor. Dans cet exemple, la variation de la tension de seuil du transistor 301 en fonction du potentiel de polarisation appliqué sur la grille de face arrière (bg) du transistor est sensiblement linéaire.

L'unité de régulation 303 du circuit de la figure 1 est configurée pour ajuster automatiquement le potentiel V^g appliqué sur la grille de face arrière (bg) du transistor 301 en fonction de la tension V^ s ou d'une grandeur représentative de la tension V " ds' de façon que, pour une tension grille-source Vg S donnée, le courant de drain du transistor 301 soit sensiblement constant dans une plage de tensions V^ s dans laquelle le transistor fonctionne en régime de saturation. Ceci permet d'obtenir une conductance de sortie (rapport entre la variation résultante du courant et la variation correspondante de la tension V^ s ) particulièrement faible, et en particulier significativement plus faible que si le transistor 301 était utilisé seul (sans l'unité de régulation 303) .

Pour déterminer la loi f de variation du potentiel V^g en fonction de la tension de sortie V^ s , permettant d'obtenir un courant de drain sensiblement indépendant de la tension de sortie V^ s , on peut utiliser un diagramme du type représenté en figure 6, et déterminer les couples de tension V^ s et de potentiel V]3g pour lesquels le courant I^ s reste égal à une valeur cible constante Ids-targ- La valeur cible Ids-targ P eu t être choisie en fonction de la tension grille-source Vg S pour laquelle le diagramme a été tracé. La loi f de variation du potentiel V^g en fonction de la tension de sortie V^ s peut être approximée par interpolation, par exemple par interpolation linéaire, à partir des couples de valeurs déterminés.

La figure 7 est un diagramme représentant la loi Vkg=f ( ^ s ) obtenue à partir des courbes du diagramme de la figure 6 pour une valeur cible Ids-targ du courant I^s égale à 0,5 μΑ. Le potentiel V^g et la tension V^ g sont représentés, en volts, respectivement sur l'axe des ordonnées et sur l'axe des abscisses. Comme cela apparaît sur la figure 7, la loi f est une loi quasi- linéaire décroissante. Plus particulièrement, dans l'exemple représenté, le potentiel V^g à appliquer sur la grille de face arrière (bg) du transistor 301 pour maintenir un courant drain- source sensiblement constant décroît quasi-linéairement depuis une valeur haute environ égale à 0,9 V pour une tension V^ g de l'ordre de 0,2 V, jusqu'à une valeur basse sensiblement nulle pour une tension V^ g de l'ordre de 0,75 V.

La figure 8 est un diagramme illustrant le comportement du circuit 300 de la figure 3 lorsque l'unité de régulation 303 applique sur la grille de face arrière (bg) du transistor 301 un potentiel V^g variant en fonction de la tension de sortie V^ g du transistor 301 selon la loi f représentée en figure 7. Plus particulièrement, la figure 8 comprend une courbe C re g représentant l'évolution du courant drain-source I^s ( en microampères, en ordonnées) du transistor 301, en fonction de la tension drain-source V^ g (en volts, en abscisse) , du transistor. La courbe C re g est tracée pour une tension grille-source Vg S constante égale à la tension grille-source Vg S appliquée pour le tracé des diagrammes des figures 5 et 6 et pour la détermination de la loi f représentée en figure 7. A titre de comparaison, le diagramme de la figure 8 comprend en outre la même courbe C Q que les diagrammes des figures 6 et 7, représentant l'évolution du courant I^s en fonction de la tension V^ g lorsqu'un potentiel V^g nul est appliqué sur la grille de face arrière (bg) du transistor 301. De plus, le diagramme de la figure 8 comprend une droite horizontale d'équation Ids^ds-targ' représentant la valeur cible du courant utilisée pour déterminer la loi f à partir du diagramme de la figure 6.

Comme cela apparaît la figure 8, après une courte période de croissance (pendant laquelle le transistor 301 fonctionne en régime ohmique) , depuis une valeur de courant nulle pour une tension V^ s nulle, jusqu'à une valeur de courant ¾s = ¾s-targ P our une tension V^ s de l'ordre de 0,2 V, la courbe Creg se stabilise à une valeur de courant sensiblement constante, de l'ordre de Ids-targ' sur une pl a< 3 e de tensions V^ s allant de 0,2 à 1 V. Ainsi, on a bien une conductance de sortie sensiblement indépendante de la tension ^ s , et de valeur inférieure à celle du transistor 301 seul, sur la plage des tensions V^ s allant de 0,2 à 1 V. Bien entendu, en pratique, une fois la loi f déterminée et appliquée de façon automatique par l'unité de régulation 303, la tension grille-source Vg S appliquée au transistor 301 peut prendre des valeurs différentes de la valeur utilisée pour déterminer la loi f, par exemple des valeurs représentatives d'un signal d'entrée à amplifier ou à recopier au moyen du transistor 301, et le courant drain-source circulant dans le transistor peut prendre une valeur différente du courant cible Ids-targ choisi pour définir la loi f.

La loi f peut être déterminée à la conception du circuit élémentaire 300, par exemple au moyen d'un diagramme du type représenté en figure 6, ce diagramme pouvant être obtenu par simulation ou par mesure, et pouvant comprendre un nombre de courbes Cj_ (correspondant à des potentiels V^g distincts, avec i entier allant de 1 à 10 dans l'exemple de la figure 6) différent de celui de la figure 6. La loi f peut être implémentée de façon fixe dans l'unité de régulation 303, par exemple au moyen de circuits analogiques et/ou au moyen de circuits numériques. A titre de variante, la loi f peut être implémentée de façon reconfigurable dans l'unité de régulation 303, par exemple au moyen de circuits analogiques et/ou au moyen de circuits numériques. A titre d'exemple, l'unité de régulation 303 peut comprendre un module de calibration, non représenté, adapté à déterminer la loi f à appliquer pour que le transistor 301 présente une conductance de sortie sensiblement indépendante de sa tension drain-source, et à reconfigurer l'unité de régulation 303 pour appliquer la loi f déterminée. Le module de calibration est par exemple relié aux noeuds de source (s) et de drain (d) et à la grille de face arrière (bg) du transistor 301, ainsi qu'à la grille de face avant (g) du transistor 301 (par une liaison non représentée sur la figure 3) . Lors de phases de calibration, le module de calibration est par exemple adapté à acquérir une série de courbes Cj_ du type représenté en figure 6, puis, à partir de ces courbes, à déterminer la loi f de variation du potentiel V^g en fonction de la tension ^ s , permettant d'obtenir une conductance de sortie sensiblement indépendante de la tension V^ s dans une plage souhaitée d'excursion de la tension V^ s . Pour acquérir les courbes Cj_, le module de calibration peut notamment être adapté à faire varier la tension drain-source V^ s appliquée au transistor 301, et à mesurer le courant drain-source circulant dans le transistor 301. La détermination de la loi f peut être réalisée au moyen d'une unité de traitement numérique (non représentée). La prévision d'une unité de régulation 303 reconfigurable et d'un module de calibration a pour avantage de permettre d'ajuster la loi f en cas de dérive éventuelle, liée par exemple à des variations de température, au vieillissement du transistor 301, ou à tout autre facteur de dérive, par exemple une dérive d'une tension de polarisation du transistor.

La figure 6bis est un diagramme représentant à titre illustratif des courbes C 0 ' , Ci', C 2 ' , C 3 ' , C 4 ' , C 5 ' , Cg', C 7 ' , Cg ' , Cg', Cio' similaires aux courbes CQ , CI, C 2 , C3 , C4 , C5 , Cg, C7 , Cg, C 9 , C1 0 de la figure 6 mais pour une température de fonctionnement différente du transistor 301, et/ou pour un état de vieillissement différent du transistor, et/ou pour une tension de polarisation différente appliquée sur la grille de face avant du transistor 301. Comme cela apparaît sur la figure 6bis, les courbes C 0 ' , Ci', C 2 ' , C 3 ' , C 4 ' , C 5 ' , C 6 ', C 7 ' , C 8 ' , Cg', C 10 ' représentatives de l'évolution du courant en fonction de la tension ν^ 3 pour différentes valeurs du potentiel V^g n'ont plus tout à fait la même forme que les courbes CQ, C]_, C2 , C3 , C4 , C5 , Cg, C7 , Cg, Cg, C]_ Q de l'exemple de la figure 6 . Lors d'une phase de calibration, la loi f peut être mise à jour à partir de ces nouvelles courbes. La valeur cible Ids-targ' du courant I^ s utilisée pour déterminer la nouvelle loi f peut être la même que lors de la calibration initiale, ou, comme représenté en figure 6bis, une valeur cible différente. Dans l'exemple représenté, la valeur Ids-targ' est de l'ordre de 1 μΑ. La nouvelle loi f (non représentée) obtenue à partir des courbes de la figure 6bis et pour une valeur cible Ids-targ' de l'ordre de 1 μΑ est, comme dans l'exemple de la figure 7, sensiblement linéaire.

La figure 8bis est un diagramme reprenant, en trait plein, les courbes CQ, C re g et Ids-targ de ^ a figure 8, et comprenant en outre des courbes correspondantes CQ ' , C re g' et Ids- targ'' en trait interrompu, illustrant le comportement du circuit 300 de la figure 3 lorsque l'unité de régulation 303 applique sur la grille de face arrière (bg) du transistor 301 un potentiel V^g variant en fonction de la tension de sortie " d s du transistor selon la nouvelle loi f déterminée à partir des courbes de la figures 6bis. Comme cela apparaît sur la figure 8bis, après une courte période de croissance (pendant laquelle le transistor 301 fonctionne en régime ohmique) , depuis une valeur de courant Ids nulle pour une tension v " d s nulle, jusqu'à une valeur de courant Ids = ^ds-targ' P° ur une tension " d s de l'ordre de 0,3 V, la courbe Creg' se stabilise à une valeur de courant Ids sensiblement constante, de l'ordre de Ids-targ'' sur une pl a< 3 e de tensions " d s allant de 0,3 à 1 V.

La figure 9 est un schéma électrique d'un circuit de recopie de courant comportant un circuit élémentaire 300 du type décrit ci-dessus. La figure 9 détaille notamment un exemple de réalisation analogique de l'unité de régulation 303 du circuit élémentaire 300.

L'unité de régulation 303 comprend un transistor MOS 901, par exemple, mais non nécessairement, de même type de conductivité que le transistor 301, c'est-à-dire à canal N dans l'exemple représenté. Dans cet exemple, le transistor 901 est un transistor double-grille de même nature que le transistor 301. A titre d'exemple, le transistor 901 est identique au transistor 301 (aux dispersions de fabrication près) . A titre de variante, le transistor 901 peut être différent du transistor 301. Par exemple, le transistor 901 peut être un transistor simple grille (c'est-à-dire ne comportant pas de grille de face arrière). A titre de variante, le transistor 901 peut être de type de conductivité opposé au transistor 301 (c'est-à-dire à canal P dans cet exemple), et/ou avoir une géométrie différente de celle du transistor 301. L'unité de régulation 303 comprend en outre une résistance RI reliant le drain (d) du transistor 901 au noeud VDD, et une résistance R2 reliant la source (s) du transistor 901 au noeud GND. La grille de face avant (g) du transistor 901 est reliée au drain (d) du transistor 301. Dans cet exemple, la grille de face arrière (bg) du transistor 901 est reliée au noeud GND, c'est-à-dire que le transistor 901 est utilisé comme un transistor simple grille. Par ailleurs, le drain (d) du transistor 901 est relié à la grille de face arrière (bg) du transistor 301.

Le fonctionnement du circuit élémentaire 300 de la figure 9 est le suivant. La tension drain-source V^ s du transistor 301 est reportée entre la grille de face avant et la source du transistor 901. Ainsi, le courant traversant le transistor 901 dépend de la valeur de la tension drain-source V^ s du transistor

301. Ce courant entraine la croissance du potentiel de source du transistor 901 du fait de la chute de tension aux bornes de la résistance R2. Ceci limite la croissance du courant traversant le transistor 901. On peut montrer que si le produit de la transconductance gm du transistor 901 par la valeur de la résistance R2 est grand devant 1, alors le courant drain-source du transistor 901 varie sensiblement linéairement en fonction de la tension drain-source V^ s du transistor 301. Il en résulte que le potentiel du noeud de drain (d) du transistor 901 varie sensiblement linéairement en fonction de la tension drain-source ds du transistor 301. Le noeud de drain (d) du transistor 901 étant connecté à la grille de face arrière (bg) du transistor 301, le potentiel V^g appliqué sur la grille de face arrière (bg) du transistor 301 (référencé par rapport au noeud GND) varie sensiblement linéairement en fonction de la tension drain-source V^ s du transistor 301. Plus particulièrement, la loi de variation du potentiel V^g du transistor 301 en fonction de la tension V^ s du transistor 301 est une loi linéaire décroissante dont l'ordonnée à l'origine et la pente dépendent des valeurs des résistances RI et R2. Les résistances RI et R2 sont par exemple choisies pour obtenir une loi f du type représenté sur le diagramme de la figure 7. A titre de variante, les résistances RI et R2 peuvent être remplacées par des résistances ou des transistors programmables, ce qui permet de rendre l'unité de régulation 303 reconfigurable.

Le circuit de recopie de courant de la figure 9 comprend en outre un transistor MOS 903 de même type de conductivité que le transistor 301, c'est-à-dire à canal N dans l'exemple représenté. Dans cet exemple, le transistor 903 est un transistor double-grille de même nature que le transistor 301. Le transistor 903 est par exemple identique au transistor 301 (aux dispersions de fabrication près) . A titre de variante, le transistor 903 est un transistor de même longueur de grille et de même épaisseur d'isolant de grille que le transistor 301, mais de largeur de grille différente.

Les transistors 903 et 301 sont montés en miroir de courant. Le transistor 903 forme la branche d'entrée du miroir de courant et le transistor 301 forme la branche de sortie du miroir de courant. Plus particulièrement, la source (s) du transistor 903 est connectée à la source (s) du transistor 301, la grille de face avant (g) du transistor 903 est connectée à la grille de face avant (g) du transistor 301, et le drain (d) du transistor 903 est connecté à la grille de face avant (g) du transistor 903. Dans cet exemple, les sources (s) des transistors 903 et 301 sont connectées au noeud GND, et le drain (d) du transistor 903 est relié au noeud VDD par l'intermédiaire d'une source de courant 905 délivrant le courant ij_ à recopier. De plus, dans cet exemple, la grille de face arrière (bg) du transistor 903 est reliée au noeud GND.

Le fonctionnement du circuit de la figure 9 est le suivant. Lorsqu'un courant drain-source i-j_ est appliqué au transistor 903, par exemple par la source de courant 905, la grille de face avant (g) du transistor 903 s' auto-polarise de façon que le transistor 903 absorbe le courant ij_. Le transistor de sortie 301 étant polarisé à la même tension grille-source que le transistor d'entrée 903, le transistor 301 est traversé par un courant de sortie i Q sensiblement identique au courant d'entrée ij_ (ou proportionnel au courant ij_ si les transistors 903 et 301 ont des dimensions différentes) . Dans cet exemple, le noeud de drain (d) du transistor 301 constitue un noeud de sortie du circuit de recopie de courant. L'unité de régulation 303 permet que la conductance de sortie du transistor 301 soit relativement faible et soit sensiblement indépendante de la tension drain-source de ce transistor, c'est-à-dire de la tension de sortie du circuit. II en résulte que le circuit de la figure 9 permet de réaliser une recopie de grande précision du courant d'entrée ij_.

La figure 10 est un schéma électrique d'un circuit d'amplification de tension comportant un circuit élémentaire 300 du type décrit en relation avec la figure 3.

Le circuit élémentaire 300 du circuit de la figure 10 est identique au circuit élémentaire 300 du circuit de la figure 9. Dans le circuit de la figure 10, la source (s) du transistor 301 est reliée au noeud GND. A titre de variante, la source (s) du transistor 301 peut être reliée à un noeud d'application d'un potentiel de référence distinct du potentiel GND. Par exemple, la source (s) peut être reliée au noeud GND par l'intermédiaire d'une résistance (non représentée) . Le circuit de la figure 10 comprend en outre une charge résistive R, par exemple une résistance ou un ou plusieurs transistors MOS, ou encore un ou plusieurs circuits 300 du type décrit en relation avec la figure 3, reliant le drain (d) du transistor 301 au noeud VDD.

Le fonctionnement du circuit de la figure 10 est le suivant. Lorsqu'une tension d'entrée v-j_ à amplifier (référencée par rapport au noeud GND dans cet exemple) est appliquée sur la grille de face avant (g) du transistor 301, le circuit de la figure 10 fournit, sur le noeud de drain (d) du transistor 301, une tension de sortie v Q (également référencée par rapport au noeud GND dans cet exemple) image amplifiée de la tension v-j_ . En petits signaux, le gain en tension G v = v 0 /v-j_ du circuit est de l'ordre de ~G m *R ou - | -, G m étant la transconductance du transistor 301, et R ou t étant la résistance équivalente entre la résistance de la charge R et la résistance R^ s de sortie du transistor 301, placées en parallèle dans le montage équivalent petits signaux. La résistance R^ s de sortie du transistor 301 est égale à l'inverse de sa conductance de sortie (Rds = l/%ls) · En supposant R grand devant Rd s , ^ e gain en tension du circuit peut être approximé par Gv=-Gm*Rds=-Gm/gds . L'unité de régulation 303 permet que la conductance de sortie du transistor 301 soit relativement faible et sensiblement indépendante de la tension drain-source de ce transistor, c'est-à-dire de la tension de sortie du circuit. Il en résulte que le circuit de la figure 10 permet de réaliser une amplification fidèle de la tension d'entrée v-j_, avec un gain en tension élevé du fait de la diminution de la conductance de sortie du montage .

La figure 11 est un schéma électrique d'un autre exemple de circuit de recopie de courant comportant un circuit élémentaire 300 du type décrit ci-dessus. Le circuit de la figure 11 diffère du circuit de la figure 9 principalement en ce que, dans l'exemple de la figure 11, l'unité de régulation 303 du circuit 300 régule non seulement le potentiel de la grille de face arrière du transistor 301, mais régule en outre le potentiel de la grille de face arrière du transistor 903. De plus, pour réaliser la régulation, l'unité 303 peut tenir compte non seulement de la tension drain-source du transistor 301, mais aussi de la tension drain-source du transistor 903. Ceci permet d'améliorer encore la précision de recopie du courant ij_ et donc d'obtenir une conductance de sortie particulièrement faible. Sur la figure 11, l'unité de régulation 303 n'a pas été détaillée, et est schématisée par un bloc comportant une entrée inl reliée au noeud de drain du transistor 301, monitorant ou surveillant la tension drain-source du transistor 301, une entrée in2 reliée au noeud de drain du transistor 903, monitorant ou surveillant la tension drain-source du transistor 903, une sortie outl reliée à la grille de face arrière du transistor 301, régulant le potentiel appliqué sur la grille de face arrière du transistor 301, et une sortie out2 reliée à la grille de face arrière du transistor 903, régulant le potentiel appliqué sur la grille de face arrière du transistor 903. A titre d'exemple (non limitatif), les sorties outl et out2 de l'unité de régulation peuvent être confondues, c'est-à-dire que le même potentiel peut être appliqué sur la grille de face arrière du transistor 301 et sur la grille de face arrière du transistor 903. A titre de variante, seul le potentiel de la grille de face arrière du transistor 903 peut être régulé par l'unité de régulation 303. Les potentiels appliqués sur les grilles de face arrière des transistors 301 et 903 peuvent être définis par une même loi f tenant compte des signaux inl et in2 (outl=out2=f (inl, in2) ) , ou par une même loi f tenant compte uniquement du signal inl pour le transistor 301 et uniquement du signal in2 pour le transistor 903 (outl=f(inl) et out2=f (in2) ) , ou par des lois fl et f2 distinctes tenant compte respectivement du signal inl pour le transistor 301 et du signal in2 pour le transistor 903 (outl=fl (inl) et out2=f2 (in2) ) , ou par des lois fl et f2 distinctes tenant compte chacune des signaux inl et in2 (outl=f1 (inl, in2) et out2=f2 (inl, in2) ) . A titre de variante, seul le potentiel appliqué sur la grille de face arrière du transistor 301 est régulé, par une loi f tenant compte du seul signal inl (outl=f (inl) ) , ou par une loi f tenant compte des signaux inl et in2 (outl=f (inl, in2) ) . Dans une autre variante, seul le potentiel appliqué sur la grille de face arrière du transistor 903 est régulé, par une loi f tenant compte du seul signal inl (outl=f (inl) ) , ou par une loi f tenant compte des signaux inl et in2 (out2=f (inl, in2) ) . La figure 12 est un schéma électrique d'un exemple d' implémentation du circuit de la figure 11. La figure 11 détaille notamment un exemple d' implémentation analogique de l'unité de régulation 303 du circuit élémentaire 300.

Dans cet exemple, l'unité de régulation 303 (non référencée sur la figure 12) est réalisée par un simple fil (ou piste conductrice) connectant le drain du transistor 301 à la grille de face arrière (bg) du transistor 903. De plus, dans cet exemple, la grille de face arrière (bg) du transistor 301 est connectée au noeud GND. Autrement dit, dans l'exemple de la figure 12, en reprenant les notations de la figure 11, l'unité de régulation 303 a son noeud d'entrée inl connecté à son noeud de sortie out2, son noeud de sortie outl connecté au noeud GND, et son noeud d'entrée in2 non utilisé (non connecté).

Le fonctionnement du circuit élémentaire 300 de la figure 12 est le suivant. La tension appliquée sur la grille de face arrière du transistor 903 suit la tension drain-source du transistor 301 qui peut varier par exemple entre 0 et 1 V. Lorsque la tension drain-source du transistor 301 augmente, la tension de seuil du transistor 903 diminue en conséquence, d'où il résulte que la tension grille-source appliquée aux deux transistors du miroir diminue pour maintenir le courant de sortie i Q , c'est-à- dire le courant de drain du transistor 301, sensiblement identique au courant d'entrée ij_ (ou proportionnel au courant ij_ si les transistors 903 et 301 ont des dimensions différentes) .

La pente de la courbe de variation du courant de sortie i Q en fonction de la tension drain-source du transistor 301 peut être contrôlée en jouant sur la longueur de canal (ou longueur de grille) des transistors 301 et 903. A titre d'exemple, la longueur de canal des transistors 903 et 301 est choisie pour que cette pente soit sensiblement horizontale dans une plage de tensions drain-source du transistor 301, c'est-à-dire de façon que le courant i Q soit sensiblement indépendant de la tension drain- source du transistor 301 dans cette plage de fonctionnement, de façon à obtenir une conductance de sortie du transistor 301 relativement faible (par rapport à un montage ne comportant pas de régulation de grille de face arrière) .

La figure 13 est un schéma électrique illustrant une variante de réalisation du circuit de la figure 12.

Le circuit de la figure 13 diffère du circuit de la figure 12 en ce que, dans le circuit de la figure 13, la grille de face arrière (bg) du transistor 301 est connectée non pas au noeud GND mais au drain (d) du transistor 903. Autrement dit, dans cet exemple, en reprenant les notations de la figure 11, l'unité de régulation 303 a son noeud d'entrée inl connecté à son noeud de sortie out2, et son noeud d'entrée in2 connectée à son noeud de sortie outl.

Dans la variante de la figure 13, le montage des deux transistors 903 et 301 est symétrique, de sorte que les deux transistors se comportent de la même manière.

Les exemples d' implémentation des figures 12 et 13 s'appliquent dans tous les modes d'inversion modérée et faible des transistors 903 et 301. La tension de drain du transistor 301 contrôle la grille de face arrière du transistor 903 de façon à diminuer la tension de grille de face avant commune aux deux transistors lorsque la tension de drain du transistor 301 augmente, ce qui conduit à diminuer la conductance de sortie du transistor 301 par rapport à un montage ne comportant pas de régulation de grille de face arrière. En jouant sur la taille, et plus particulièrement sur la longueur de grille des transistors, il est possible de modifier la conductance de sortie et la transconductance des transistors. Il existe une longueur de grille pour laquelle la transconductance compense la conductance de sortie. Au-delà de cette longueur de grille, on peut obtenir une forte résistance négative de sortie. La figure 14 est un schéma électrique d'un autre exemple d'un circuit d'amplification de tension comportant un circuit élémentaire du type décrit en relation avec la figure 3.

Le circuit de la figure 14 est un circuit d'amplification de tension différentiel. Le circuit de la figure 14 diffère du circuit de la figure 10 essentiellement en ce que, dans le circuit de la figure 14, le circuit élémentaire 300 est de type différentiel. Plus particulièrement, dans l'exemple de la figure 14, le circuit élémentaire 300 comprend les mêmes éléments que dans l'exemple de la figure 3, et comprend en outre un transistor 301' identique ou similaire au transistor 301. La source (s) du transistor 301' est reliée à la source (s) du transistor 301 en un noeud de mode commun v mc . Le noeud de mode commun v mc est par exemple relié à une source de courant non représentée sur la figure 14 alimentant la paire de transistors différentielle. Dans l'exemple de la figure 14, l'unité de régulation 303 régule le potentiel de la grille de face arrière du transistor 301 en fonction de la tension drain-source de ce transistor, et régule le potentiel de la grille de face arrière du transistor 301' en fonction de la tension drain-source de ce transistor. Sur la figure 14, l'unité de régulation 303 n'a pas été détaillée, et est schématisée par un bloc comportant une entrée in reliée au noeud de drain du transistor 301, monitorant la tension drain-source du transistor 301, une entrée in' reliée au noeud de drain du transistor 301', monitorant la tension drain- source du transistor 301', une sortie out reliée à la grille de face arrière du transistor 301, régulant le potentiel appliqué sur la grille de face arrière du transistor 301, et une sortie out' reliée à la grille de face arrière du transistor 301', régulant le potentiel appliqué sur la grille de face arrière du transistor 301'. Plus généralement, les potentiels appliqués sur les grilles de face arrière des transistors 301 et 301' peuvent être définis par une même loi f tenant compte des signaux in et in' (out=out ' =f (in, in ' ) ) , ou par une même loi f tenant compte uniquement du signal in pour le transistor 301 et uniquement du signal in' pour le transistor 301' (out=f(in) et out ' =f (in ' ) ) , ou par des lois f et f distinctes tenant compte respectivement du signal in pour le transistor 301 et du signal in' pour le transistor 301' (out=f (in) et out'=f (in')), ou par des lois f et f distinctes tenant compte chacune des signaux in et in' (out=f (in, in ' ) et out ' =f ' (in, in ' ) ) .

Les potentiels haut v-j_+ et bas v-j_- de la tension différentielle à amplifier sont appliqués respectivement sur le noeud de grille (g) du transistor 301' et sur le noeud de grille (g) du transistor 301. Les potentiels haut v Q + et bas v Q - de la tension différentielle amplifiée de sortie du circuit sont fournis respectivement sur le noeud de drain (d) du transistor 301 et sur le noeud de drain (d) du transistor 301'. Les potentiels haut v Q + et bas v Q - de la tension différentielle amplifiée de sortie du circuit peuvent être générés par des résistances ou des transistors de charge non représentés sur la figure 14 placés respectivement entre les drains des transistors 301 et 301' et une alimentation haute. A titre d'exemple cette alimentation haute est le potentiel VDD.

On notera qu'à la différence du montage cascode, le circuit élémentaire 300 présente l'avantage de ne pas limiter, par rapport à des circuits du type décrit en relation avec les figures 1 et 2, la plage d'excursion des tensions de sortie dans laquelle le bon fonctionnement du circuit est garanti.

Des modes de réalisation particuliers ont été décrits.

Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que l'on ait décrit ci-dessus un exemple de réalisation dans lequel le transistor MOS double grille 301 du circuit élémentaire 300 est un transistor à canal N, les modes de réalisation décrits peuvent être mis en oeuvre avec un transistor à canal P. L'homme du métier saura alors adapter les exemples décrits pour obtenir le fonctionnement recherché.

De plus, bien que l'on ait décrit un exemple de réalisation dans lequel le transistor 301 présente une tension de seuil décroissant linéairement en fonction du potentiel de polarisation V^g appliqué sur sa grille de face arrière (bg) , les modes de réalisation décrits ne se limitent pas à ce cas particulier. L'homme du métier saura mettre en oeuvre le fonctionnement recherché, et notamment déterminer la loi f permettant d' obtenir une conductance de sortie sensiblement indépendante de la tension drain-source du transistor 301, dans le cas où la tension de seuil du transistor 301 augmente lorsque le potentiel V^g augmente, et/ou dans le cas où la variation de la tension de seuil du transistor 301 en fonction du potentiel V^g est non linéaire. Plus généralement, l'homme du métier saura adapter les modes de réalisation décrits à tous types de transistors multi-grilles, et notamment à des transistors ayant un nombre de grilles supérieur à deux.

En outre, les modes de réalisation décrits ne se limitent pas à l'exemple de réalisation de l'unité de régulation 303 décrit en relation avec la figure 9. En particulier, d'autres circuits analogiques adaptés à réguler automatiquement le potentiel V^g du transistor 301 en fonction de sa tension drain- source peuvent être prévus. Par ailleurs, l'unité de régulation 303 peut être réalisée sous forme numérique. A titre d'exemple, l'unité de régulation 303 peut comporter un circuit d'échantillonnage et de numérisation de la tension drain-source V^ s du transistor 301, un circuit numérique adapté à déterminer, en fonction de la valeur de la tension V^ s mesurée, en utilisant la loi f, le potentiel V^g à appliquer sur la grille de face arrière du transistor 301, et un circuit de conversion numérique- analogique permettant d'appliquer au transistor 301 le potentiel V^g déterminé. Par exemple, la loi f peut être mémorisée dans le circuit numérique de détermination du potentiel V^g, sous la forme d'une formule analytique, ou sous la forme d'une table de correspondance .

De plus, les modes de réalisation décrits ne se limitent pas au cas où l'unité de régulation 303 est directement connectée à la source et au drain du transistor 301. A titre de variante, l'unité de régulation peut mesurer non pas directement la tension drain-source V^ s du transistor 301, mais une autre grandeur représentative de la tension V^ s , et déduire de cette grandeur, en utilisant la loi f, le potentiel V^g à appliquer sur la grille de face arrière du transistor 301 (et/ou du transistor 903) .

De plus, l'unité de régulation 303 peut être partagée par plusieurs transistors 301. On suppose alors que les différents transistors 301 ont tous sensiblement la même tension drain-source V " ds' et un même potentiel V^g est appliqué sur les grilles de face arrière des différents transistors 301. Dans ce cas, l'unité de régulation 303 peut être reliée à la source (s) et au drain (d) d'un unique transistor 301, mais être reliée aux grilles de face arrière (bg) de plusieurs transistors 301 (ou 903) . Ce mode de fonctionnement est par exemple bien adapté à des applications dans lesquelles plusieurs circuits identiques ou similaires, par exemple des circuits de recopie ou d'amplification de signaux analogiques, sont reliés en parallèle.

Par ailleurs, les modes de réalisation décrits ne se limitent pas aux exemples d'applications décrits en relation avec les figures 9 et 10. Plus généralement, le circuit élémentaire 300 proposé peut être utilisé dans de nombreux circuits utilisant des transistors MOS fonctionnant en régime de saturation pour recopier ou amplifier des signaux analogiques, par exemple des amplificateurs tension-tension, des amplificateurs tension- courant, des amplificateurs courant-tension ou des amplificateurs courant-courant. En particulier, le circuit élémentaire 300 proposé peut être utilisé pour réaliser des circuits de recopie ou d'amplification de signaux analogiques différentiels. En outre, le circuit élémentaire 300 peut être utilisé pour d'autres applications que pour l'amplification et/ou la recopie de signaux analogiques.

De plus, les modes de réalisations décrits ne se limitent pas aux exemples décrits ci-dessus dans lesquels l'unité de régulation 303 comprend une ou deux entrées et une ou deux sorties. Plus généralement, l'unité de régulation peut avoir n entrées inj , ou n est un entier quelconque supérieur ou égal à 1 et j est un entier allant de 1 à n, et m sorties outk, où m est un entier quelconque supérieur ou égal à 1 et k est un entier allant de 1 à m. Chaque entrée inj reçoit un signal représentatif de la tension drain-source d'un transistors MOS double-grille. Chaque entrée inj est par exemple reliée à un noeud de drain d'un transistor MOS double grille. Le signal fourni par chaque sortie outk sert à réguler le potentiel de la grille de face arrière d'un transistor MOS double grille. Chaque sortie outk est par exemple reliée à la grille de face arrière d'un transistors MOS double grille. Le signal fourni sur chaque sortie outk peut être déterminé comme suit selon une loi fk tenant compte d'au moins un des signaux d'entrée :

outl = fl (inl, in2, inn),

out2 = f2 (inl, in2, inn), outm = fm(inl, in2, inn).

Par ailleurs, les modes de réalisation décrits ne se limitent pas aux exemples susmentionnés de méthodes de détermination de la loi f, basées sur l'acquisition d'un faisceau de courbes CQ, C ] _, C2, ··· etc., du type décrit en relation avec la figure 6, puis sur l'interpolation, à partir de ce faisceau de courbes d'une loi de régulation f du type illustré par la figure 7. Plus généralement, d'autres méthodes de détermination de la loi f peuvent être prévues, par exemple des méthodes de détermination indirectes, par exemple des méthodes basées sur la maximisation du gain lorsque le transistor est monté en amplificateur. A titre d'exemple, dans le montage de la figure 10, l'objectif que l'on cherche à atteindre en appliquant une régulation sur la grille de face arrière du transistor 301 est de maximiser le gain en tension de l'amplificateur. Sans passer par les étapes d'acquisition d'un faisceau de courbes du type représenté en figure 6 et par l'extraction d'une loi de régulation f du type représenté en figure 7, il est possible d'optimiser le choix des résistances RI et R2 du montage de façon à maximiser son gain en tension G v = v 0 /v-j_. Dans le cas où les résistances RI et R2 sont des résistances programmables, leurs valeurs peuvent être réajustées lors de phases de calibration ultérieures, pour tenir compte d'éventuelles dérives et/ou de modifications des conditions d'utilisation du montage.