Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
LED CHIP WITH DISCHARGE PROTECTION
Document Type and Number:
WIPO Patent Application WO/2009/079983
Kind Code:
A1
Abstract:
The invention relates to an LED chip comprising a device for discharge protection, a so-called ESD protection device (2). Said ESD protection device (2) is integrated into a support (3) on which the semiconductor layer sequence (1) of the LED chip is located and is based on how certain regions of the support (3) are specifically doped. The ESD protection device (2) is e.g. designed as a zener diode that is connected to the semiconductor layer sequence (1) by means of an electrical conductor structure (5).

Inventors:
SORG JOERG ERICH (DE)
GRUBER STEFAN (DE)
BOGNER GEORG (DE)
Application Number:
PCT/DE2008/002058
Publication Date:
July 02, 2009
Filing Date:
December 09, 2008
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
OSRAM OPTO SEMICONDUCTORS GMBH (DE)
SORG JOERG ERICH (DE)
GRUBER STEFAN (DE)
BOGNER GEORG (DE)
International Classes:
H01L25/075; H01L25/16; H01L27/15
Domestic Patent References:
WO2007122548A22007-11-01
Foreign References:
US20060071229A12006-04-06
EP1601019A22005-11-30
US20050242358A12005-11-03
Attorney, Agent or Firm:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH (München, DE)
Download PDF:
Claims:
- -

Patentansprüche

1. Leuchtdiodenchip mit einer Halbleiterschichtenfolge (1), die sich auf einem Träger (3) befindet, und mit einer ESD-Schutzvorrichtung (2), die den Leuchtdiodenchip vor überspannungen schützt,

- wobei die ESD-Schutzvorrichtung (2) durch die Dotierung bestimmter Bereiche des Trägers (3) erzeugt ist.

2. Leuchtdiodenchip nach Anspruch 1,

- bei dem die ESD-Schutzvorrichtung (2) als Diode ausgebildet ist.

3. Leuchtdiodenchip nach Anspruch 2 , - bei dem die ESD-Schutzvorrichtung (2) als Zener-Diode ausgebildet ist.

4. Leuchtdiodenchip nach einem der Ansprüche 1 bis 3,

- bei dem die ESD-Schutzvorrichtung (2) mittels einer elektrischen Leiterstruktur (5) mit der Halbleiterschichtenfolge (1) verbunden ist.

5. Leuchtdiodenchip nach Anspruch 4 ,

- bei dem die elektrische Leiterstruktur (5) mindestens teilweise von einer Isolierschicht (6) bedeckt ist.

6. Leuchtdiodenchip nach einem der Ansprüche 4 oder 5,

- bei dem die Halbleiterschichtenfolge (1) und das Substrat (3) zumindest teilweise von einer Isolierschicht (6) bedeckt sind, auf der sich die elektrische Leiterstruktur (5) befindet.

7. Leuchtdiodenchip nach einem der Ansprüche 4 bis 6,

- bei dem die elektrische Leiterstruktur (5) durch Sput- tern, Aufdampfen oder galvanische Abscheidung erzeugt ist.

8. Leuchtdiodenchip nach einem der vorhergehenden Ansprüche,

- bei dem die ESD-Schutzvorrichtung (2) , in einer Richtung parallel zu einer Wachstumsrichtung der Halbleiterschichtenfolge (1) , wenigstens einen n- dotierten (22) und wenigstens einen p-dotierten Teilbereich (21) aufweist.

9. Leuchtdiodenchip nach einem der vorhergehenden Ansprüche,

- bei dem wenigstens ein dotierter Teilbereich (21, 22) der ESD-Schutzvorrichtung (2) durch eine Barriereschicht

(31) von einem restlichen Teilbereich (32) des Trägers (3) abgetrennt ist.

10. Leuchtdiodenchip nach Anspruch 8 oder 9, - bei dem die dotierten Teilbereiche (21, 22) der ESD- Schutzvorrichtung (2) durch die Barriereschicht (31) von dem restlichen Teilbereich (32) des Trägers (3) vollständig abgetrennt sind und nicht in direktem elektrischen Kontakt mit diesem stehen.

11. Leuchtdiodenchip nach einem der Ansprüche 9 oder 10,

- bei dem die Barriereschicht (31) , in einer Richtung parallel zur Wachstumsrichtung der Halbleiterschichtenfolge (1) , den Träger (3) mindestens zu 20 % und höchstens zu 80 % durchdringt.

12. Leuchtdiodenchip nach einem der Ansprüche 9 bis 11,

- bei dem die Barriereschicht (31) durch einen mit

Siliziumoxid oder Siliziumnitrid gefüllten Graben (7) gebildet ist.

13. Leuchtdiodenchip nach einem der Ansprüche 9 bis 11, - bei dem der die Barriereschicht (31) bildende Graben (7) mit einen Gas gefüllt ist.

14. Leuchtdiodenchip nach einem der Ansprüche 12 oder 13,

- bei dem der Graben (7) durch tief -reaktives Ionenätzen erzeugt ist und strukturierte Wände (8) aufweist.

15. Leuchtdiodenchip nach einem der Ansprüche 9 bis 11,

- bei dem die Barriereschicht (31) durch einen pn- übergang gebildet ist.

Description:

_ _

Beschreibung

Leuchtdiodenchip mit überspannungsschutz

Optoelektronische Bauelemente können durch elektrostatische Entladung, abgekürzt ESD für den englischen Ausdruck electrostatic discharge, zerstört werden. Bei einem Leuchtdiodenchip können elektrische Wechselfelder beispielsweise auch schon beim Einbau in eine Leiterplatte oder in ein Gehäuse Schäden verursachen.

Eine zu lösende Aufgabe ist es, bei einem möglichst geringen zusätzlichen Platzbedarf einen Leuchtdiodenchip vor überspannungen zu schützen.

Es wird ein Leuchtdiodenchip angegeben, der eine Vorrichtung zum Schutz vor überspannungen aufweist. Die Vorrichtung wird im Folgenden als ESD-Schutzvorrichtung bezeichnet.

Ein Leuchtdiodenchip umfasst eine Halbleiterschichtenfolge, die sich auf einem Träger befindet. In das Trägersubstrat ist mittels Dotierung bestimmter Bereiche des Substrats eine ESD- Schutzvorrichtung integriert.

In einer Ausführungsform handelt es sich bei dem Leuchtdiodenchip um einen Dünnfilm-Leuchtdiodenchip. Hier wird die Halbleiterschichtenfolge auf ein Substrat aufgewachsen, das beispielsweise Saphir enthält. Die Seite der Halbleiterschichtenfolge, die vom Aufwachssubstrat abgewandt ist, wird mit einem weiteren Trägersubstrat verbunden. Das Aufwachssubstrat kann dann vollständig oder teilweise entfernt werden.

Die Halbleiterschichtenfolge weist zur elektrischen Kontak- tierung einen unteren und einen oberen Kontaktbereich auf . Einer oder auch beide der Kontaktbereiche können beispielsweise ein transparentes leitfähiges Oxid umfassen, das auch verkürzt als TCO-Material, für transparent conductive oxide, bezeichnet wird. In einer weiteren Ausführungsform urafasst mindestens einer der Kontaktbereiche ein Metall oder eine metallische Legierung. Geeignete Metalle sind z.B. Palladium, Platin, Nickel, Gold, Silber, Aluminium, Rhodium, Titan oder eine Legierung mit zumindest einem dieser Materialien.

Der untere Kontaktbereich ist vorzugsweise mittels eines elektrisch leitenden Materials, beispielsweise eines Lotes oder eines elektrisch leitfähigen Klebers auf dem Träger be- festigt.

In einer bevorzugten Ausführungsform umfasst das Trägersubstrat Halbleitermaterialien wie Silizium, Siliziumkarbid, Galliumarsenid, Galliumnitrid oder Germanium. Der Teilbereich des Trägers, der außerhalb der ESD-Schutzvorrichtung liegt, ist elektrisch leitfähig. Dabei kann die Leitfähigkeit durch eine p- oder eine n-Dotierung erhöht sein. Zur elektrischen Kontaktierung befindet sich vorzugsweise eine elektrische An- schlussflache auf einer der Halbleiterschichtenfolge abge- wandten Seite des Trägers. Diese Anschlussfläche kann mit einer Leiterbahnstruktur einer Leiterplatte verbunden werden.

In einer anderen Ausführungsform ist der Träger elektrisch isolierend und umfasst beispielsweise Materialien wie Alumi- niumnitrid oder Saphir. In diesem Fall kann die elektrische Kontaktierung mittels Durchkontaktierungen durch den Träger erfolgen, die ein elektrisch leitfähiges Material aufweisen.

_ _

Der obere Kontaktbereich der Halbleiterschichtenfolge wird beispielsweise mittels eines Bonddrahtes elektrisch kontaktiert. Dazu wird auf einen Teilbereich des oberen Kontaktbereichs eine metallisierte Schicht, das so genannte Bondpad aufgebracht. Das Bondpad enthält bevorzugt ein Metall oder eine metallische Legierung, besonders bevorzugt Gold.

An das Bondpad wird ein elektrisch leitendes Verbindungsmaterial befestigt. Beispielsweise wird ein Bonddraht aufgelötet, der an seinem anderen Ende mit einem Anschlussbereich auf einer Leiterplatte elektrisch verbunden werden kann.

Die ESD-Schutzvorrichtung wird vorzugsweise in den Träger integriert, indem bestimmte Teilbereiche des Trägersubstrats spezifisch dotiert werden.

Eine derartige ESD-Schutzvorrichtung schützt den Leuchtdiodenchip vor elektrischen überspannungen, schon bevor er an mögliche weitere Bauelemente, wie zum Beispiel eine Leiterplatte, angeschlossen wird, oder in ein Gehäuse eingebaut wird.

Diese Teilbereiche sind vom restlichen Trägersubstrat mittels einer Barriereschicht elektrisch isoliert. Zur Herstellung der Barriereschicht wird beispielsweise ein Graben in das

Substrat geätzt, der anschließend mit einem isolierenden Material wie Siliziumnitrid oder Siliziumdioxid aufgefüllt wird.

In einer Ausführungsform ist der ESD-Schutz als Diode ausgebildet.

_

Hierzu wird ein erster Bereich des Trägersubstrats n-dotiert, ein daran angrenzender zweiter Bereich p-dotiert. Wird diese Diode mit der Halbleiterschichtenfolge antiparallel verschaltet, so ist der Leuchtdiodenchip mindestens in Rückwärtsrich- tung vor überspannungen geschützt.

In einer bevorzugten Ausführungsform wird die Dotierung des Trägersubstrats so vorgenommen, dass eine Diode mit der Kennlinie einer Zener-Diode entsteht. Eine derartige Zener-Diode weist in Vorwärtsrichtung eine Kennlinie auf, die der einer normalen Diode entspricht. In Rückwärtsrichtung jedoch wird die Zener-Diode ab einer bestimmten Spannung niederohmig. Dadurch ist das elektronische Bauelement bei einer antiparallelen Verschaltung mit einer Zener-Diode sowohl in Vorwärts- als auch in Rückwärtsrichtung vor überspannungen geschützt.

In weiteren Ausführungsformen kann die ESD-Schutzvorrichtung die Kennlinie anderer elektronischer Bauelemente aufweisen.

In einer bevorzugten Ausführungsform wird die ESD-Schutzvorrichtung mittels einer elektrischen Leiterstruktur mit der Halbleiterschichtenfolge verbunden .

Besonders vorteilhaft sind dabei die Bereiche der ESD-Schutz- Vorrichtung und der Halbleiterschichtenfolge miteinander antiparallel verschaltet, die jeweils vom Träger abgewandt sind. Die Leiterstruktur ist beispielsweise mit dem oberen Kontaktbereich der Halbleiterschichtenfolge verbunden.

Die Leiterstruktur wird bevorzugt mittels Sputtern, Aufdampfen oder galvanischer Abscheidung erzeugt. Beispielsweise kann die elektrische Leiterstruktur aus einem Metall bestehen oder teilweise ein Metall aufweisen. Alternativ dazu kann

_ _

auch ein TCO-Material oder eine transparente elektrisch leitfähige Kunststoffschicht verwendet werden. Derartige Materialien werden vorzugsweise durch Aufdampfen, Aufdrucken, Aufsprühen oder Aufschleudern aufgebracht.

In einer weiteren Ausführungsform ist die elektrische Leiterstruktur teilweise oder vollständig von einer Isolierschicht umschlossen.

Diese Schicht befindet sich mindestens zwischen der Leiterstruktur und derjenigen Schicht der Halbleiterschichtenfolge, die nicht an den oberen Kontaktbereich der Halbleiterschichtenfolge angrenzt. So kann ein möglicher Kurzschluss dieser Bauelemente verhindert werden. Die Isolierschicht umfasst beispielsweise Siliziumnitrid.

In einer bevorzugten Ausführungsform sind die Halbleiterschichtenfolge und das Substrat mit der elektrischen Isolierschicht verkapselt .

Dadurch kann das elektronische Bauelement vor chemischen und mechanischen Einflüssen geschützt werden. Geeignete Materialien für eine derartige Isolierschicht sind beispielsweise Glas, Kunststoff oder Silikon. Das jeweilige Material kann zum Beispiel als vorgefertigte Schicht oder durch Aufdrucken, Aufsprühen oder Aufschleudern aufgebracht werden.

Die elektrische Leiterstruktur befindet sich auf dieser elektrischen Isolierschicht oder wird von dieser umschlossen.

Zur elektrischen Kontaktierung der Halbleiterschichtenfolge und der ESD-Schutzvorrichtung sind in die Isolierschicht Ausnehmungen eingebracht. Die Leiterstruktur ist durch diese

_

Ausnehmungen hindurch mit den Anschlussbereichen der ESD- Schutzvorrichtung beziehungsweise der Halbleiterschichtenfolge verbunden. Dies gilt analog auch für weitere elektrische Anschlüsse, wie zum Beispiel bei der elektrischen Kontaktierung des Bondpads mittels eines Bonddrahts.

Die Ausnehmungen in der Isolierschicht werden vorzugsweise mittels einer Laserbearbeitung eingebracht. Zur Herstellung der Leiterstruktur wird beispielsweise mittels eines PVD-Ver- fahrens, wie zum Beispiel Sputtern, eine Metallschicht auf die Isolierschicht aufgebracht. Diese Metallschicht kann mittels galvanischer Abscheidung verstärkt werden.

Alternativ kann die Leiterstruktur auch unter Verwendung ei- nes Druckverfahrens, insbesondere eines Siebdruckverfahrens, aufgebracht werden. Ferner kann das elektrisch leitfähige Material auch unter Verwendung eines Aufsprühverfahrens oder eines AufSchleuderverfahrens erzeugt werden.

Nach dem Ausbilden einer elektrischen Leiterstruktur kann diese zusätzlich mit einer elektrisch isolierenden Deckschicht bedeckt werden. Die isolierende Deckschicht ist vorzugsweise eine KunststoffSchicht , zum Beispiel eine Lackschicht .

Gemäß zumindest einer Ausführungsform des Leuchtdiodenchips weist die ESD- Schutzvorrichtung, in einer Richtung parallel zu einer Wachstumsrichtung der Halbleiterschichtenfolge, wenigstens einen n-dotierten und wenigstens einen p-dotierten Teilbereich auf. Bevorzugt umfasst die Schutzvorrichtung genau einen solchen n-dotierten und genau einen solchen p- dotierten Teilbereich. Weiterhin sind diese dotierten Teilbereiche, in einer Richtung parallel zur

_ _

Wachstutnsrichtung der Halbleiterschichtenfolge, insbesondere deckungsgleich angeordnet. Mit anderen Worten können die p- und n-dotierten Teilbereiche genau übereinander liegen.

Gemäß zumindest einer Ausführungsform des Leuchtdiodenchips ist wenigstens ein dotierter Teilbereich der ESD- Schutzvorrichtung durch die Barriereschicht von restlichen Teilbereichen des Trägers abgetrennt. Mit anderen Worten liegt kein direkter Kontakt zwischen einem Material des wenigstens einen dotierten Teilbereichs und einem Material des restlichen Teilbereichs des Trägers vor.

Gemäß zumindest einer Ausführungsform des Leuchtdiodenchips sind die dotierten Teilbereiche der ESD-Schutzvorrichtung durch die Barriereschicht vom restlichen Teilbereich des

Trägers vollständig abgetrennt und stehen nicht in direktem elektrischen Kontakt mit dem restlichen Teilbereich des Trägers. Vollständig abgetrennt bedeutet, dass kein direkter Kontakt zwischen dem Material der dotierten Teilbereiche und dem Material des restlichen Teilbereichs des Trägers besteht. Dass kein direkter elektrischer Kontakt vorliegt, bedeutet, dass zwischen den dotierten Teilbereichen und dem restlichen Teilbereich des Trägers kein unmittelbarer Stromfluss erfolgt. Ein Stromfluss etwa von den dotierten Teilbereichen zu dem restlichen Teilbereich des Trägers erfolgt also zum

Beispiel indirekt über die Halbleiterschichtenfolge oder über eine Anschlussfläche, die sich an der der Halbleiterschichtenfolge abgewandten Seite des Trägers befindet .

Gemäß zumindest einer Aus führungs form des Leuchtdiodenchips erstreckt sich die Barriereschicht , in einer Richtung paral lel zur Wachstumsrichtung der Halbleiterschichtenfolge ,

_

zu mindestens 20 % und zu höchstens 80 % in die Halbleiterschichtenfolge hinein, insbesondere von der der Halbleiterschichtenfolge zugewandten Seite des Trägers aus gesehen.

Gemäß zumindest einer Ausführungsform des Leuchtdiodenchips ist eine Haupterstreckungsrichtung der Barriereschicht parallel zur Wachstumsrichtung der Halbleiterschichtenfolge orientiert .

Gemäß zumindest einer Ausführungsform des Leuchtdiodenchips ist die Barriereschicht durch den Graben gebildet. Dieser Graben ist zum Beispiel über tief-reaktives Ionenätzen erzeugt .

Gemäß zumindest einer Ausführungsform des Leuchtdiodenchips ist der Graben mit einem dielektrischen Feststoff, insbesondere mit Siliziumoxid oder Siliziumnitrid, gefüllt.

Gemäß zumindest einer Ausführungsform des Leuchtdiodenchips ist der Graben mit einem Gas, insbesondere mit Luft, gefüllt

Gemäß zumindest einer Ausführungsform des Leuchtdiodenchips ist der Graben durch tief-reaktives Ionenätzen erzeugt und weist strukturierte Wände auf. Solche strukturierten Wände ermöglichen zum Beispiel eine bessere Haftung eines Materials, das in den Graben gefüllt ist. Bei dem Material kann es sich etwa um Siliziumoxid oder Siliziumnitrid handeln.

Gemäß zumindest einer Ausführungsform des Leuchtdiodenchips ist die Barriereschicht durch einen pn-übergang gebildet. Insbesondere weist dieser pn-übergang eine Raumladungszone

_ _

auf, die an einer Grenzfläche zwischen dem zum Beispiel p- dotierten Teilbereich der ESD-Schutzvorrichtung und dem restlichen, zum Beispiel n-dotierten Teilbereich des Trägers auftritt.

Im Folgenden werden der angegebene Halbleiterchip und vorteilhafte Ausgestaltungen anhand von schematischen und nicht maßstabsgetreuen Figuren erläutert. Es zeigen:

Figur 1 Schnittbild eines Halbleiterchips mit einer im

Träger integrierten Z-Diode,

Figur 2 Aufsicht auf den Halbleiterchip gemäß Figur 1,

Figur 3 Schnittbild eines Halbleiterchips mit einer

Barriereschicht, die den Träger nicht vollständig durchdringt ,

Figur 4 Schnittbild eines Halbleiterchips , bei dem die Barriereschicht durch einen pn-übergang gebildet ist, und

Figur 5 Schema eines Herstellungsprozesses einer als Graben gestalteten Barriereschicht eines Halbleiterchips.

Gleiche, gleichartige und gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen.

Figur 1 zeigt eine Ausführungsform des Leuchtdiodenchips mit einer ESD-Schutzvorrichtung 2. Eine Halbleiterschichtenfolge 1, die eine aktive Schicht 11 zur Erzeugung elektromagnetischer Strahlung umfasst, ist auf einem Träger 3 angeordnet. Beispielsweise ist die Schicht 12 der Halblei-

-

terschichtenfolge 1 n-dotiert und die weitere Schicht 13 p- dotiert .

Vorzugsweise ist der Leuchtdiodenchip ein Dünnfilm-Leuchtdio- denchip, bei dem ein Aufwachssubstrat für die Halbleiterschichtenfolge 1 vollständig oder teilweise entfernt wurde. Insbesondere ist der Träger 3 vom Aufwachssubstrat verschieden.

In den Träger 3 ist eine ESD-Schutzvorrichtung 2 integriert, die mittels Dotierungen zweier Teilbereiche 21, 22 des Trägers 3 erzeugt wurde. Diese ESD-Schutzvorrichtung 2 ist hier als Zener-Diode ausgeführt, wobei der erste Bereich 21 der ESD-Schutzvorrichtung 2 p-dotiert und der zweite Bereich 22 n-dotiert ist.

Eine elektrische Leiterstruktur 5 verbindet die ESD-Schutzvorrichtung 2 mit dem oberen Kontaktbereich 41 der Halbleiterschichtenfolge 1. Bei der so verwirklichten antipa- rallelen Verschaltung der Bauelemente ist der Leuchtdiodenchip sowohl in Vorwärts- als auch in Rückwärtsrichtung vor überspannungen geschützt.

Die elektrische Leiterstruktur 5 umfasst beispielsweise ein Metall, ein TCO-Material oder Kunststoff.

Die elektrische Leiterstruktur 5 ist teilweise von einer Isolierschicht 6 bedeckt, die Siliziumnitrid umfassen kann. Diese Schicht 6 befindet sich mindestens zwischen der Lei- terstruktur 5 und derjenigen Schicht 13 der Halbleiterschichtenfolge, die nicht an den oberen Kontaktbereich 41 angrenzt. Dadurch kann ein möglicher Kurzschluss dieser Bauelemente verhindert werden.

- -

In einer bevorzugten Ausführungsform sind die Halbleiterschichtenfolge 1 und das Substrat 3 mit der elektrischen Isolierschicht verkapselt. Die elektrische Leiterstruktur 5 befindet sich auf dieser Isolierschicht oder wird von dieser umschlossen.

Die ESD-Schutzvorrichtung 2 wird vom restlichen Trägersubstrat 32 durch eine Barriereschicht 31 elektrisch isoliert beziehungsweise vollständig abgetrennt, so dass ein Material der Teilbereiche 21, 22 nicht in direktem elektrischen Kontakt zum restlichen Teilbereich 32 des Trägers 3 steht. Zur Herstellung der Barriereschicht 31 wird beispielsweise in das Substrat 3 ein Graben geätzt, der anschließend mit einem isolierenden Material, beispielsweise Siliziumnitrid oder Siliziumdioxid aufgefüllt wird. Der Graben durchdringt den Träger 3, in einer Richtung parallel zu einer Wachstumsrichtung der Halbleiterschichtenfolge 1, vollständig.

Die Halbleiterschichtenfolge 1 weist zur elektrischen Kon- taktierung einen unteren 43 und einen oberen 41 Kontakt- bereich auf. Einer oder auch beide der Kontaktbereiche können beispielsweise ein transparentes leitfähiges Oxid umfassen. In einer Ausführungsform umfasst mindestens einer der Kontaktbereiche ein Metall oder eine metallische Legierung. Geeignete Metalle sind zum Beispiel Palladium, Platin, Nickel, Gold, Silber, Aluminium, Rhodium, Titan oder eine Legierung mit zumindest einem dieser Materialien.

Der untere Kontaktbereich 43 ist vorzugsweise mittels eines elektrisch leitenden Materials, beispielsweise eines Lotes

oder eines elektrisch leitfähigen Klebers auf dem Trägersubstrat 3 befestigt .

Der Träger 3 umfasst in einer bevorzugten Ausführungsform Halbleitermaterialien wie Silizium, Siliziumkarbid, Gallium- arsenid, Galliumnitrid oder Germanium. Der Teilbereich 32 des Trägers 3, der außerhalb der ESD-Schutzvorrichtung 2 liegt, ist elektrisch leitfähig. Dabei kann die Leitfähigkeit durch eine p- oder eine n-Dotierung erhöht sein. Zur elektrischen Kontaktierung weist der Träger 3 auf einer der Halbleiterschichtenfolge 1 abgewandten Seite eine elektrische Anschlussfläche 42 auf. Diese Anschlussfläche 42 kann mit einer Leiterbahnstruktur einer Leiterplatte verbunden werden.

Figur 2 zeigt eine Aufsicht auf den Halbleiterchip gemäß Figur 1. Die dem Träger 3 abgewandte Schicht 12 der Halbleiterschichtenfolge 1 belegt einen Großteil des dargestellten Bereichs . Weiterhin sind der obere elektrische Kontaktbereich 41 und die elektrische Anschlussfläche 44 zu sehen. Diese Anschlussfläche 44 kann hier als metallisierte Schicht, ein so genanntes Bondpad, ausgeführt sein, das beispielsweise Gold umfasst. An diese Anschlussfläche 44 kann eine elektrisch leitfähige Verbindung, beispielsweise ein Bonddraht aufgelötet werden, der an seinem anderen Ende mit einem weiteren Anschlussbereich auf einer Leiterplatte elektrisch verbunden werden kann.

Der Träger 3 ist in den Randbereichen der Darstellung nicht von der Halbleiterschichtenfolge 1 bedeckt und so in der Aufsicht zu erkennen. In der unteren linken Ecke der Aufsicht weist die Halbleiterschichtenfolge 1 eine Aussparung auf. Hier befindet sich die ESD-Schutzvorrichtung 2, die von der Isolierschicht 6 bedeckt ist. Die elektrische Leiterstruktur

-

5 verbindet die ESD-Schutzvorrichtung 2 durch die Isolierschicht 6 hindurch mit dem oberen Kontaktbereich 41 der Halbleiterschichtenfolge 1.

Figur 3 zeigt ein Ausführungsbeispiel des Leuchtdiodenchips analog zu Figur 1. Der Träger 3 ist hierbei n-dotiert. Die Barriereschicht 31 reicht, von einer der

Halbleiterschichtenfolge 1 zugewandten Seite des Trägers 3 aus gesehen, zu zirka 50 % in den Träger 3 hinein. Die Barriereschicht 31 ist durch einen Graben gebildet, der zum

Beispiel mit Siliziumnitrid oder mit Luft gefüllt ist. Der p- dotierte Teilbereich 21 der ESD-Schutzvorrichtung 2 ist durch die Barriereschicht 31 vom restlichen Teilbereich 32 des Trägers 3 separiert, das heißt, die Materialien der Teilbereiche 21, 32 stehen nicht in direktem Kontakt miteinander. Des Weiteren befinden sich die Teilbereiche 21, 22 der ESD-Schutzvorrichtung 2, in einer Richtung parallel zu der Wachstumsrichtung der Halbleiterschichtenfolge 1, übereinander .

Beim Ausführungsbeispiel gemäß Figur 4 ist die Barriereschicht 31 durch einen pn-übergang zwischen dem p- dotierten Teilbereich 21 und dem n-dotierten Teilbereich 22 der ESD-Schutzvorrichtung 2 sowie dem restlichen Teilbereich 32 des Trägers 3 gebildet. Die dem Träger 3 zugewandte

Schicht 13 der Halbleiterschichtenfolge 1 ist in diesem Falle bevorzugt p-dotiert, die dem Träger 3 abgewandte Schicht 12 der Halbleiterschichtenfolge ist bevorzugt n-dotiert.

Im normalen Betrieb des Leuchtdiodenchips liegt am Träger 3 zum Beispiel eine positive Spannung und am oberen Kontaktbereich 41 eine negative Spannung an. Es erfolgt also ein Stromfluss über den oberen Kontaktbereich 41, über die n-

- -

dotierte Schicht 12, über die aktive Schicht 11, über die p- dotierte Schicht 13 und über den unteren Kontaktbereich 43 sowie gegebenenfalls über den Träger 3. Da der p-dotierte Teilbereich 21 mit dem als Kathode geschalteten oberen Kontaktbereich 41 in Verbindung steht, erfolgt im normalen

Betrieb des Leuchtdiodenchips kein Stromfluss vom p-dotierten Teilbereich 21 zum n-dotierten Teilbereich 22.

Ist der Leuchtdiodenchip nicht im Betrieb, so dass keine definierte, externe Spannung angelegt ist, so kann bei Auftreten einer Spannung in Sperrrichtung der Halbleiterschichtenfolge 1 im ESD-FaIl dann ein Strom über die dotierten Teilbereiche 21, 22 abfließen, so dass eine Zerstörung des Leuchtdiodenchips vermieden ist .

Ein Herstellungsverfahren für die Barriereschicht 31 ist in Figur 5 schematisch illustriert. Gemäß Figur 5A ist auf dem Träger 3 strukturiert ein Fotolack 9 aufgebracht. Bereiche, in denen die Barriereschicht 31 gebildet werden soll, sind vom Fotolack 9 unbedeckt.

Gemäß Figur 5B erfolgt ein ätzen über tief-reaktives Ionenätzen, so dass in vom Fotolack unbedeckten Bereichen Material des Trägers 3 abgetragen wird und ein Graben 7 resultiert. Der Graben 7 weist allerdings nur eine geringe Tiefe auf.

In einem nächsten Prozessschritt, illustriert in Figur 5C, wird über dem Fotolack 9 sowie über dem Graben 7 eine Passivierung 90 aufgebracht.

- -

Wie in Figur 5D zu sehen ist, wird die Passivierung 90 in zu ätzenden Bereichen entfernt, so dass im nachfolgenden ätzschritt der Graben 7 vertieft wird.

Die Verfahrensschritte gemäß den Figuren 5C und 5D werden so oft wiederholt, bis eine gewünschte Tiefe des Grabens 7 erreicht ist, vergleiche Figur 5E.

Abschließend werden Passivierung 90 und Fotolack 9 entfernt, sodass der Träger 3 und der Graben 7 mit der gewünschten

Tiefe frei liegen. Aufgrund des iterativen ätzens des Grabens 7 weisen Wände 8 des Grabens 7 eine Strukturierung auf . Diese Strukturierung ermöglicht beispielsweise in einem optionalen, weiteren Verfahrensschritt, bei dem ein Material in den Graben 7 eingebracht wird, eine bessere Haftung dieses Materials an den Wänden 8 und somit im Graben 7.

Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2007 061 479.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.